JPH10173196A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH10173196A JPH10173196A JP8332584A JP33258496A JPH10173196A JP H10173196 A JPH10173196 A JP H10173196A JP 8332584 A JP8332584 A JP 8332584A JP 33258496 A JP33258496 A JP 33258496A JP H10173196 A JPH10173196 A JP H10173196A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- semiconductor device
- crystalline silicon
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、結晶性ケイ素膜を
活性領域とする薄膜トランジスタ（以下、ＴＦＴとい
う）等の薄膜半導体素子よりなる半導体装置およびその
製造方法に関する。特に、液晶表示装置用のアクティブ
マトリクス基板や薄膜集積回路一般、イメージセンサー
や三次元ＩＣなどに利用できる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device comprising a thin film semiconductor element such as a thin film transistor (hereinafter, referred to as a TFT) having a crystalline silicon film as an active region, and a method of manufacturing the same. In particular, it can be used for active matrix substrates for liquid crystal display devices, thin film integrated circuits in general, image sensors, three-dimensional ICs, and the like.
【０００２】[0002]
【従来の技術】近年、大型で高解像度の液晶表示装置
や、低コスト化のためドライバー回路を同一基板上に形
成したモノリシック型の液晶表示装置、薄膜集積回路、
高速で高解像度の密着型イメージセンサー、ドライバー
内蔵型サーマルヘッド、三次元ＩＣなどへの実現に向け
て、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導
体素子を形成する試みがなされている。これらの装置に
用いられる半導体素子には、薄膜状のケイ素半導体を用
いるのが一般的である。薄膜状のケイ素半導体として
は、非晶質ケイ素半導体（ａ−Ｓｉ）からなるものと結
晶性を有するケイ素半導体からなるものの２つに大別さ
れる。2. Description of the Related Art In recent years, large-sized, high-resolution liquid crystal display devices, monolithic liquid crystal display devices in which driver circuits are formed on the same substrate for cost reduction, thin film integrated circuits,
Attempts have been made to form high-performance semiconductor devices on insulating substrates such as glass and insulating films for the realization of high-speed, high-resolution contact image sensors, built-in driver thermal heads, and three-dimensional ICs. ing. In general, a thin film silicon semiconductor is used for a semiconductor element used in these devices. Thin-film silicon semiconductors are roughly classified into two types: those made of an amorphous silicon semiconductor (a-Si) and those made of a crystalline silicon semiconductor.
【０００３】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられているが、半導体膜の移動
度、導電性等の物性が結晶性を有するケイ素半導体に比
べて劣るため、今後より高速特性を得るためには、結晶
性を有するケイ素半導体からなる半導体装置の作製方法
の確立が強く求められていた。尚、結晶性を有するケイ
素半導体としては、多結晶ケイ素、微結晶ケイ素、結晶
成分を含む非晶質ケイ素等が知られている。[0003] Amorphous silicon semiconductors are most commonly used because they have a low fabrication temperature, can be relatively easily fabricated by a gas phase method, and have high mass productivity. Since physical properties such as conductivity are inferior to those of crystalline silicon semiconductors, establishment of a method for manufacturing a semiconductor device made of crystalline silicon semiconductor has been strongly demanded in order to obtain higher-speed characteristics in the future. As the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystal component, and the like are known.
【０００４】これら結晶性を有する薄膜状のケイ素半導
体を得る方法としては、 （１）成膜時に結晶性を有する膜を直接成膜する。As a method of obtaining a silicon semiconductor in the form of a thin film having crystallinity, (1) a film having crystallinity is directly formed at the time of film formation.
【０００５】（２）非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性を有せしめる。(2) An amorphous semiconductor film is formed in advance,
Crystallinity is imparted by applying heat energy.
【０００６】（３）非晶質の半導体膜を成膜しておき、
エネルギービームを照射することにより結晶性を有せし
める。(3) An amorphous semiconductor film is formed in advance,
Irradiation with an energy beam imparts crystallinity.
【０００７】といった主に３つの方法が知られている。[0007] There are mainly three known methods.
【０００８】しかしながら、上記（１）の方法では、成
膜工程と同時に結晶化が進行するので、大粒径の結晶性
ケイ素を得ることが難しく、それにはケイ素膜の厚膜化
が不可欠となる。だが、厚膜化したからといっても基本
的には膜厚と同程度の結晶粒径しか得られず、この方法
により良好な結晶性を有するケイ素膜を作製することは
原理的にまず不可能である。また、成膜温度が６００℃
以上と高いので、安価なガラス基板が使用できないとい
うコストの問題もある。However, in the above method (1), crystallization proceeds simultaneously with the film formation step, so that it is difficult to obtain crystalline silicon having a large grain size, and it is essential to increase the thickness of the silicon film. . However, even though the film thickness is increased, a crystal grain size substantially equal to the film thickness is basically obtained, and it is in principle impossible to produce a silicon film having good crystallinity by this method. It is possible. The film formation temperature is 600 ° C.
Since the above is high, there is also a cost problem that an inexpensive glass substrate cannot be used.
【０００９】上記（２）の方法は、結晶化に際し６００
℃以上の高温にて数十時間にわたる加熱処理が必要であ
るため、生産性に非常に乏しい。また、固相結晶化現象
を利用するため、結晶粒は基板面に平行に拡がり数μｍ
の粒径を持つものさえ現れるが、成長した結晶粒同士が
ぶつかり合って粒界が形成されるため、その粒界はキャ
リアに対するトラップ準位として働き、半導体膜の移動
度を低下させる大きな原因となっている。さらに、それ
ぞれの結晶粒は双晶構造を示し、一つの結晶粒内におい
ても所謂双晶欠陥と呼ばれる結晶欠陥が多量に存在して
いる。The method (2) is used for crystallization of 600
Since heat treatment for several tens of hours is required at a high temperature of not less than ℃, productivity is very poor. Also, in order to utilize the solid-phase crystallization phenomenon, the crystal grains spread in parallel to the substrate surface and are several μm
However, since the grown crystal grains collide with each other to form a grain boundary, the grain boundary acts as a trap level for carriers, which is a major cause of lowering the mobility of the semiconductor film. Has become. Further, each crystal grain has a twin structure, and a large number of crystal defects called so-called twin defects exist in one crystal grain.
【００１０】このため、現在は上記（３）の方法が主流
となっている。上記（３）の方法では溶融固化過程を利
用し結晶化するので個々の結晶粒内の結晶性は非常に良
好である。また、照射光の波長を選ぶことで、アニール
の対象であるケイ素膜のみを効率的に加熱し、下層のガ
ラス基板への熱的損傷を防ぐことができると共に、上記
（２）の方法のような長時間にわたる処理が必要でな
い。装置面でも高出力のエキシマレーザーアニール装置
などが開発され、大面積基板に対しても対応可能になり
つつある。上記（３）の方法を利用して半導体素子を作
製する方法が、特開平４−１１７２２号公報で提案され
ている。この公報では、下地膜＼ケイ素膜＼保護膜を積
層形成し、ケイ素膜の上層部分は溶融するが下層部分は
溶融しないような強度のレーザー光を照射して、ケイ素
膜を結晶化している。For this reason, the method (3) is mainly used at present. In the above method (3), the crystallization is carried out by utilizing the melt-solidification process, so that the crystallinity in each crystal grain is very good. In addition, by selecting the wavelength of the irradiation light, only the silicon film to be annealed can be efficiently heated to prevent thermal damage to the underlying glass substrate, and the method of the above (2) can be used. No long-term processing is required. A high-output excimer laser annealing apparatus and the like have also been developed in terms of equipment, and are now being able to cope with large-area substrates. A method of manufacturing a semiconductor device using the method (3) has been proposed in Japanese Patent Application Laid-Open No. Hei 4-11722. In this gazette, a base film, a silicon film, and a protective film are laminated and formed, and the silicon film is crystallized by irradiating a laser beam having such an intensity that the upper layer of the silicon film is melted but the lower layer is not melted.
【００１１】[0011]
【発明が解決しようとする課題】薄膜半導体装置に現在
要求されている特性レベルを考えると、ケイ素膜の結晶
化方法としては、上記（３）の方法が最良である。しか
しながら、ケイ素膜自体を瞬時たりとも溶融させるとい
うことは、不純物汚染に対しては大きなウイークポイン
トとなる。特にガラス基板を用いた場合には、ガラス基
板中に含まれるアルカリ金属類や、アルミ、ホウ素、ヒ
素などの不純物汚染が問題となる。このため、特開平４
−１１７２２号公報でも述べられているように、ガラス
基板を用いた際には、特に下地膜としてまず酸化ケイ素
膜を形成し、その上にケイ素膜を形成してレーザー照射
により結晶化している。高純度な石英基板の場合には、
成分がＳｉＯ2であるので従来は下地膜を必要としな
い。Considering the characteristic level currently required for the thin film semiconductor device, the above-mentioned method (3) is the best method for crystallizing a silicon film. However, melting the silicon film itself even momentarily is a great weak point against impurity contamination. In particular, when a glass substrate is used, alkali metals contained in the glass substrate and impurity contamination such as aluminum, boron, and arsenic pose a problem. For this reason, Japanese Unexamined Patent Publication No.
As described in Japanese Patent Publication No. 11722, when a glass substrate is used, a silicon oxide film is firstly formed as a base film, and a silicon film is formed thereon and crystallized by laser irradiation. In the case of a high-purity quartz substrate,
Since the component is SiO 2 , no base film is conventionally required.
【００１２】しかし、これらの方法で不純物汚染はある
程度防止できるものの、ケイ素膜がレーザー照射により
溶融した際に、ケイ素膜と接している下地ＳｉＯ2膜の
上層部分あるいは石英基板表面部分が、同時に溶融して
しまう。この結果、特にケイ素膜下層領域においては、
下地ＳｉＯ2、石英基板との成分が入り混じり、膜中に
多数の酸素原子が取り込まれる。However, although these methods can prevent impurity contamination to some extent, when the silicon film is melted by laser irradiation, the upper layer portion of the underlying SiO 2 film or the quartz substrate surface portion which is in contact with the silicon film is simultaneously melted. Resulting in. As a result, especially in the silicon film lower layer region,
Components of the base SiO 2 and the quartz substrate are mixed and many oxygen atoms are taken into the film.
【００１３】このように多数の酸素原子が混入したケイ
素膜を活性領域に用い、半導体素子を作製すると、過飽
和の酸素原子が数個集合してクラスターとなり、これが
ドナーを形成する。イオン化したドナーは、キャリアの
散乱中心ともなるため、ケイ素膜そのものの移動度を低
下させ、素子特性を悪化させる。このように、ケイ素膜
中の酸素ドナーは半導体素子に悪影響を及ぼすため、で
きる限り低減するべきものである。単結晶シリコン基板
を用いたＩＣ製造プロセスでは、酸化膜の形成工程や不
純物の拡散工程など１０００℃以上の高温処理工程があ
るため、サーマルドナーは分解してしまう。しかし、特
にガラス基板上に半導体装置を形成する場合は、１００
０℃程度の高温プロセスが無く、最後までサーマルドナ
ーが残ってしまう。When a semiconductor element is manufactured by using a silicon film containing a large number of oxygen atoms for the active region, several supersaturated oxygen atoms are aggregated to form a cluster, which forms a donor. Since the ionized donor also serves as a scattering center of carriers, it lowers the mobility of the silicon film itself and deteriorates device characteristics. As described above, the oxygen donor in the silicon film has an adverse effect on the semiconductor element, and therefore should be reduced as much as possible. In the IC manufacturing process using a single-crystal silicon substrate, a thermal donor is decomposed because of a high-temperature treatment step of 1000 ° C. or more such as an oxide film formation step and an impurity diffusion step. However, particularly when a semiconductor device is formed on a glass substrate, 100
There is no high temperature process of about 0 ° C., and the thermal donor remains until the end.
【００１４】特開平４−１１７２２号公報では、上述の
問題点に対して、ケイ素膜結晶化の際のレーザー照射
を、ケイ素膜の下層部分は溶融しないような強度（エネ
ルギー）にて行うことで、下層の下地ＳｉＯ2膜よりの
酸素原子の混入を防いでいる。しかしながら、結晶化の
際の照射エネルギーに対してケイ素膜の結晶性も向上す
るため、要求される素子特性が低い場合には有効である
が、より高性能な半導体装置に対する要求に対してはフ
ォローできない。その点で根本的な解決策とはなってお
らず、当面の妥協策としての意味合いが強い。In Japanese Patent Application Laid-Open No. 4-11722, in order to solve the above-mentioned problem, the laser irradiation at the time of crystallization of the silicon film is performed with such an intensity (energy) that the lower layer of the silicon film is not melted. This prevents oxygen atoms from being mixed in from the underlying SiO 2 film. However, since the crystallinity of the silicon film is also improved with respect to the irradiation energy at the time of crystallization, it is effective when the required element characteristics are low. Can not. In that respect, it is not a fundamental solution and has a strong implication as an immediate compromise.
【００１５】実際に、本発明者らが、特開平４−１１７
２２号公報により提示されている範囲の結晶化エネルギ
ーにて、ＴＦＴを作製して評価したところ、液晶表示装
置のドライバー回路などの薄膜集積回路を構成する半導
体素子としては、十分な性能のものが全く得られないこ
とがわかった。したがって、本発明者らは、より高性能
な半導体装置を得るため、前記公報で述べられている範
囲外のエネルギー、すなわち、より大きなエネルギーで
のレーザー照射を行い、ＴＦＴの特性向上を試みた。こ
のとき、前記公報で述べられているような酸素ドナーが
原因と思われる移動度の低下は見られず、ケイ素膜結晶
化時のレーザー照射エネルギーを大きくしていくにした
がい、逆に移動度が向上した。[0015] In fact, the present inventors disclosed in Japanese Patent Laid-Open No. 4-117.
When TFTs were fabricated and evaluated using crystallization energies in the range disclosed in Japanese Patent Publication No. 22, a semiconductor element constituting a thin film integrated circuit such as a driver circuit of a liquid crystal display device had a sufficient performance. It turned out that it could not be obtained at all. Therefore, the present inventors have attempted to improve the characteristics of the TFT by performing laser irradiation with energy outside the range described in the above-mentioned publication, that is, higher energy, in order to obtain a semiconductor device with higher performance. At this time, there was no decrease in the mobility, which is considered to be caused by the oxygen donor as described in the above-mentioned publication, and the mobility was conversely increased as the laser irradiation energy during crystallization of the silicon film was increased. Improved.
【００１６】しかし、ここで新たな問題が生じた。照射
エネルギーを大きくし、半導体膜の移動度が向上するに
したがい、トランジスタ特性がマイナス側にシフトする
現象が現れた。この現象は、特開平４−１１７２２号公
報で提示されているような低エネルギー照射で結晶化を
行った場合には、全く見られなかった現象であり、ケイ
素膜結晶化のためのエネルギーをある一定値以上にした
ときに初めて顕在化する。このときのケイ素膜を調べた
ところ、結晶化のための照射エネルギーを大きくするに
したがい、その結晶性は向上するのであるが、ケイ素膜
自身がＮ型化していることがわかった。ＴＦＴの活性領
域がＮ型化すると、閾値電圧ＶTHがマイナス方向にず
れ、オフ動作領域でのリーク電流が増大する。しかし、
トレードオフの関係で活性領域の結晶性が向上するので
オン特性は向上し、電流駆動能力は増すといった上記の
矛盾した現象が見られた訳である。このため、より結晶
性を向上させるために、さらなる照射エネルギービーム
の出力アップを行うことはできず、ケイ素膜のＮ型化防
止のため、比較的低エネルギーでビーム照射を行わざる
を得ない。よって、要求される素子特性を満足するだけ
の十分な高品質結晶性ケイ素膜、そして高性能半導体装
置を実現することができなかった。However, a new problem has arisen here. As the irradiation energy was increased and the mobility of the semiconductor film was improved, a phenomenon in which the transistor characteristics shifted to the negative side appeared. This phenomenon was not observed at all when crystallization was performed by low-energy irradiation as disclosed in Japanese Patent Application Laid-Open No. 4-11722. It becomes apparent only when the value exceeds a certain value. Examination of the silicon film at this time revealed that as the irradiation energy for crystallization increased, the crystallinity improved, but the silicon film itself became N-type. When the active region of the TFT becomes N-type, the threshold voltage V TH shifts in the negative direction, and the leak current in the off operation region increases. But,
This is because the above-mentioned contradictory phenomena such as improvement of the on-characteristics and an increase in the current driving capability due to the improvement of the crystallinity of the active region due to the trade-off relationship were observed. Therefore, in order to further improve the crystallinity, the output of the irradiation energy beam cannot be further increased, and the beam irradiation must be performed at a relatively low energy in order to prevent the silicon film from becoming N-type. Therefore, a high-quality crystalline silicon film sufficient to satisfy the required element characteristics and a high-performance semiconductor device could not be realized.
【００１７】さらに、エネルギービーム照射による結晶
化工程の残る課題として、得られる結晶性ケイ素膜の膜
質（結晶性）不均一性がある。すなわち、光源として、
基板上のケイ素膜を一括照射できるだけの高出力のもの
が無く、小面積のビームを順次走査することで対応して
いるのが一般的である。したがって、当然のことなが
ら、順次走査に伴う結晶性の不均一性が存在し、それが
素子特性にそのまま反映され、素子間の特性ばらつきを
生じさせる原因となる。このとき、本来の活性領域結晶
性に起因する素子間特性ばらつきにプラスして、活性領
域のＮ型化によるばらつきが加算される訳である。その
結果、ＴＦＴにおいては、特に閾値電圧ＶTHが安定せず
に素子間で大きくばらつくことになる。このＴＦＴを画
素スイッチング素子としたアクティブマトリクス型液晶
表示装置においては、結晶化のためのエネルギービーム
順次走査に起因するばらつきが、活性領域のＮ型化によ
り強調されるため、表示（コントラスト）むらが不良と
して現れていた。Further, as a remaining problem of the crystallization step by energy beam irradiation, there is nonuniformity of film quality (crystallinity) of the obtained crystalline silicon film. That is, as a light source,
In general, there is no high-output device capable of simultaneously irradiating the silicon film on the substrate, and the beam is generally scanned by sequentially scanning a small-area beam. Therefore, there is naturally a non-uniformity in crystallinity due to the sequential scanning, which is directly reflected in the element characteristics and causes a characteristic variation between the elements. At this time, the variation due to the N-type of the active region is added in addition to the characteristic variation between the elements due to the crystallinity of the active region. As a result, in the TFT, particularly, the threshold voltage V TH is not stabilized and greatly varies between elements. In an active matrix type liquid crystal display device using this TFT as a pixel switching element, variation due to energy beam sequential scanning for crystallization is emphasized by making the active region N-type, so that display (contrast) unevenness is caused. Appeared as bad.
【００１８】本発明は、上述のような問題点に鑑みて創
出されたものであり、絶縁表面を有する基板上に、高性
能で高安定性、且つ高信頼性を有する半導体装置を提供
することを目的としたものである。また、複数の結晶性
ケイ素ＴＦＴを有するアクティブマトリクス基板などの
半導体装置においては、上述の順次走査により結晶化さ
れる際の素子特性ばらつきを低減し、低コスト化が図れ
る簡便なプロセスにて、均一性が良好な半導体装置を実
現するものである。The present invention has been made in view of the above problems, and provides a semiconductor device having high performance, high stability, and high reliability on a substrate having an insulating surface. It is intended for. Further, in a semiconductor device such as an active matrix substrate having a plurality of crystalline silicon TFTs, uniformity can be reduced by a simple process that can reduce the variation in element characteristics when crystallized by the above-described sequential scanning and reduce cost. This realizes a semiconductor device having good performance.
【００１９】[0019]
【課題を解決するための手段】本発明は、より大型でよ
り高解像度のアクティブマトリクス液晶表示装置や、同
一基板上に駆動用のドライバを作り込むドライバモノリ
シック型アクティブマトリクス液晶表示装置、高速で高
解像度の密着イメージセンサ、ドライバー内蔵型サーマ
ルヘッド、三次元ＩＣなどを実現するために、エネルギ
ービーム順次走査により結晶化された結晶性ケイ素を活
性領域に用いた際に生じる、素子特性の不安定性および
不均一性の問題点を解決するものである。具体的には、
本発明は以下の特徴を有する。SUMMARY OF THE INVENTION The present invention provides an active matrix liquid crystal display device having a larger size and higher resolution, a driver monolithic type active matrix liquid crystal display device having a driver for driving on the same substrate, and a high speed and high resolution. The instability of device characteristics and instability caused by using crystalline silicon crystallized by energy beam sequential scanning for the active region to realize a high-resolution contact image sensor, thermal head with built-in driver, three-dimensional IC, etc. This is to solve the problem of non-uniformity. In particular,
The present invention has the following features.
【００２０】（１）基板上に構成され、絶縁性を有する
下地膜と接して成る、結晶性を有するケイ素膜を活性領
域として構成された薄膜半導体装置において、該活性領
域は、エネルギービーム照射による溶融固化過程にて結
晶化された結晶性ケイ素膜であり、前記下地膜は、組成
的に酸素を含まない絶縁膜であることを特徴とする。(1) In a thin film semiconductor device having a crystalline silicon film as an active region formed on a substrate and in contact with an insulating base film, the active region is formed by irradiation with an energy beam. It is a crystalline silicon film crystallized in a melt-solidification process, wherein the underlayer is an insulating film that does not contain oxygen in composition.
【００２１】（２）前記（１）記載の下地膜は、膜中の
酸素濃度が１５％以下となる絶縁膜であることを特徴と
する。(2) The base film according to (1) is an insulating film in which the oxygen concentration in the film is 15% or less.
【００２２】（３）基板上に構成され、絶縁性を有する
下地膜と接して成る、結晶性を有するケイ素膜に構成さ
れた複数の薄膜トランジスタよりなる半導体装置におい
て、該複数の薄膜トランジスタのチャネル領域は、パル
スレーザー光の順次走査照射により結晶化された結晶性
ケイ素膜よりなり、該チャネル領域と接して下層に形成
された下地膜は、組成的に酸素を含まない絶縁膜である
ことを特徴とする。(3) In a semiconductor device including a plurality of thin film transistors formed on a crystalline silicon film and formed on a substrate and in contact with an insulating base film, the channel regions of the plurality of thin film transistors are A base film formed of a crystalline silicon film crystallized by sequential scanning irradiation of pulsed laser light and formed in a lower layer in contact with the channel region is an insulating film that does not contain oxygen in composition. I do.
【００２３】（４）前記（３）記載の下地膜は、膜中の
酸素濃度が１５％以下となる絶縁膜であることを特徴と
する。(4) The base film according to (3) is an insulating film in which the oxygen concentration in the film is 15% or less.
【００２４】（５）前記複数の薄膜トランジスタは、画
素電極を有するアクティブマトリクス基板にて、各画素
電極に接続されてなる画素スイッチング用の薄膜トラン
ジスタであることを特徴とする。(5) The plurality of thin film transistors are pixel switching thin film transistors connected to each pixel electrode on an active matrix substrate having pixel electrodes.
【００２５】（６）前記下地膜の主成分が、ＳｉＮXで
あることを特徴とする。(6) The base film is mainly composed of SiN x .
【００２６】（７）前記ＳｉＮXに含まれるＮＨ基の膜
中濃度が、６×１０21個／ｃｍ3以下であることを特徴
とする。(7) The concentration of the NH group contained in the SiN x in the film is not more than 6 × 10 21 / cm 3 .
【００２７】（８）基板上に、組成的に酸素を含まない
絶縁膜よりなる下地膜を形成する工程と、該絶縁膜上に
ケイ素膜を形成する工程と、該ケイ素膜にエネルギービ
ームを照射し、溶融固化過程において結晶化させる工程
と、該ケイ素膜を活性領域に用いて、薄膜半導体装置を
完成させる工程と、を少なくとも有することを特徴とす
る。(8) A step of forming a base film made of an insulating film compositionally free of oxygen on a substrate, a step of forming a silicon film on the insulating film, and irradiating the silicon film with an energy beam And a step of crystallizing in the melt-solidification process, and a step of using the silicon film as an active region to complete a thin-film semiconductor device.
【００２８】（９）前記下地膜の形成を、膜中の酸素濃
度が１５％以下となるようにして行うことを特徴とす
る。(9) The base film is formed so that the oxygen concentration in the film is 15% or less.
【００２９】（１０）前記下地膜は、スパッタリング法
により形成されたＳｉＮX膜であることを特徴とする。(10) The base film is a SiN x film formed by a sputtering method.
【００３０】（１１）前記下地膜は、ＣＶＤ法により形
成され、その後の加熱処理により緻密化されたＳｉＮX
であることを特徴とする。[0030] (11) the underlayer is formed by a CVD method, SiN X, which is densified by subsequent heat treatment
It is characterized by being.
【００３１】ここで、前記加熱処理時の基板加熱温度
は、５００℃以上であることが好ましい。Here, the substrate heating temperature during the heat treatment is preferably 500 ° C. or higher.
【００３２】（１２）前記下地膜上に非晶質ケイ素膜を
形成し、加熱することにより固相状態において結晶化さ
せる工程と、該結晶化されたケイ素膜に対し、エネルギ
ービームを照射して溶融固化させることで、該ケイ素膜
を再結晶化する工程と、を少なくとも有することを特徴
とする。(12) A step of forming an amorphous silicon film on the underlayer film and crystallizing it in a solid phase by heating, and irradiating the crystallized silicon film with an energy beam. Melting and solidifying the silicon film to recrystallize the silicon film.
【００３３】（１３）前記非晶質ケイ素膜を加熱するこ
とにより固相状態において結晶化させる工程は、該非晶
質ケイ素膜に、その結晶化を助長する触媒元素を導入し
た後、行われることを特徴とする。(13) The step of crystallizing the amorphous silicon film in a solid state by heating the amorphous silicon film is performed after introducing a catalytic element which promotes the crystallization into the amorphous silicon film. It is characterized by.
【００３４】（１４）前記エネルギービームは、波長４
００ｎｍ以下のエキシマレーザー光であって、ケイ素膜
に照射されるエネルギー密度が２５０〜４００ｍＪ／ｃ
ｍ2のパルスレーザーであることを特徴とする。(14) The energy beam has a wavelength of 4
An excimer laser beam of not more than 00 nm, wherein the energy density applied to the silicon film is 250 to 400 mJ / c
It is a pulse laser of m 2 .
【００３５】（１５）前記非晶質ケイ素膜を加熱するこ
とにより固相状態において結晶化させる工程は、該非晶
質ケイ素膜に、その結晶化を助長する触媒元素を選択的
に導入し、加熱処理により、該触媒元素が選択的に導入
された領域から、その周辺部へと横方向に結晶成長させ
ることにより行われることを特徴とする。(15) The step of heating the amorphous silicon film to crystallize it in a solid state comprises selectively introducing a catalytic element that promotes the crystallization into the amorphous silicon film, The process is characterized in that the crystal is laterally grown from a region into which the catalyst element is selectively introduced to a peripheral portion thereof.
【００３６】前記触媒元素として、Ｎｉ元素を用いるこ
とが好ましい。It is preferable to use Ni as the catalyst element.
【００３７】また、前記ケイ素膜を結晶化するためのエ
ネルギービームとして、波長４００ｎｍ以下のエキシマ
レーザー光を用いることが好ましい。It is preferable to use excimer laser light having a wavelength of 400 nm or less as an energy beam for crystallizing the silicon film.
【００３８】（１６）前記エネルギービームはエキシマ
レーザー光であって、そのビーム形状が照射面（ケイ素
膜表面）において長尺形状となるように設計されてお
り、該ビーム形状の長尺方向に対して垂直方向に順次走
査することで、複数の半導体素子の活性領域を同時に結
晶化することを特徴とする。(16) The energy beam is an excimer laser beam, the beam shape of which is designed to be long on the irradiation surface (silicon film surface). The active regions of a plurality of semiconductor elements are simultaneously crystallized by sequentially scanning in the vertical direction.
【００３９】以下に上記特徴による作用を説明する。The operation of the above feature will be described below.
【００４０】本発明者らが、レーザー照射により溶融結
晶化された結晶性ケイ素膜の抵抗値、キャリア濃度を調
べたところ、下地膜による依存性が大きいことがわかっ
た。より深く調べると、図４に示すように、下地膜の酸
素濃度により結晶性ケイ素膜の抵抗値（キャリア濃度）
が変化するのがわかった。このときのキャリアタイプを
ホール効果測定にて調べると明らかにＮタイプであり、
Ｎタイプキャリアの発生原因は、ケイ素膜へのレーザー
光照射のため下地膜より溶出しケイ素膜中に拡散した酸
素クラスターによるサーマルドナーであることが判明し
た。すなわち、下地膜から来る酸素ドナーは、特開平４
−１１７２２号公報で述べられているケイ素膜そのもの
の移動度の低下現象よりもむしろ、薄膜トランジスタに
おいて閾値電圧ＶTHをマイナス方向にシフトさせ、オフ
動作領域でのリーク電流を増大させるといった非常に大
きな悪影響を及ぼしていることがわかった。The present inventors examined the resistance value and carrier concentration of the crystalline silicon film melt-crystallized by laser irradiation, and found that the dependence was largely dependent on the underlying film. A closer examination shows that the resistance (carrier concentration) of the crystalline silicon film depends on the oxygen concentration of the underlying film, as shown in FIG.
Was found to change. When the carrier type at this time is examined by Hall effect measurement, it is clearly N type,
The cause of the generation of N-type carriers was found to be thermal donors due to oxygen clusters eluted from the underlying film and diffused into the silicon film due to laser light irradiation on the silicon film. That is, the oxygen donor coming from the underlayer is disclosed in
Rather than the phenomenon of lowering the mobility of the silicon film itself described in Japanese Patent Application Laid-Open No. 11722, a very large adverse effect such as shifting the threshold voltage V TH in the negative direction in the thin film transistor and increasing the leakage current in the off-operation region. It was found that it was exerting.
【００４１】特に、基板上に複数のＴＦＴを有する液晶
表示用アクティブマトリクス基板のような半導体装置で
は、上記の酸素ドナーはＴＦＴ特性をばらつかせる大き
な原因ともなる。すなわち、酸素ドナーを発生させる一
次原因は、ケイ素膜の溶融固化による結晶化工程であ
り、上述のように課題として、得られる結晶性ケイ素膜
の膜質（結晶性）不均一性がある。特に、ケイ素膜中に
取り込まれる上記酸素ドナーの数は、結晶化工程に大き
く依存し、より高エネルギーが与えられ結晶化された局
所領域では、酸素ドナー濃度が相対的に高くなるため、
本来の素子間の特性ばらつきにプラスして、酸素ドナー
によるばらつきが加算される。その結果、特に閾値電圧
ＶTHが大きくばらつき、ＴＦＴを画素スイッチング素子
としたアクティブマトリクス型液晶表示装置において
は、結晶化のためのエネルギービーム順次走査に起因す
る素子間特性ばらつきが強調されるため、表示（コント
ラスト）むらが不良として現れることがわかった。In particular, in a semiconductor device such as an active matrix substrate for a liquid crystal display having a plurality of TFTs on a substrate, the above-mentioned oxygen donor causes a large variation in TFT characteristics. That is, the primary cause of the generation of oxygen donors is a crystallization step by melting and solidifying the silicon film. As described above, the problem is the non-uniformity of film quality (crystallinity) of the obtained crystalline silicon film. In particular, the number of the oxygen donors incorporated into the silicon film largely depends on the crystallization step, and in a local region where higher energy is given and crystallized, the oxygen donor concentration becomes relatively high,
In addition to the original characteristic variation between elements, variation due to oxygen donors is added. As a result, in particular, the threshold voltage V TH greatly fluctuates, and in an active matrix type liquid crystal display device using a TFT as a pixel switching element, inter-element characteristic fluctuation due to energy beam sequential scanning for crystallization is emphasized. It was found that display (contrast) unevenness appeared as a defect.
【００４２】本発明の大まかな主旨は、エネルギービー
ム照射による溶融固化過程にて結晶化された結晶性ケイ
素膜を活性領域とする薄膜半導体装置で、該活性領域と
接して下層に形成された下地膜を、組成的に酸素を含ま
ない絶縁膜で構成することである。このような構成でＴ
ＦＴなどの半導体装置を作成すると、素子特性を向上す
るためにエネルギー密度が２５０〜４００ｍＪ／ｃｍ2
にエネルギービームの出力アップを図っても、活性領域
のケイ素膜はＮ型化せず、素子特性も非常に安定する。
したがって、ケイ素膜に十分なエネルギーを与え結晶化
することができるため、活性領域の結晶性が大きく向上
し、電流駆動能力を電界移動度で８０〜２００ｃｍ2／
Ｖｓに飛躍的に向上できる。ＴＦＴにおいては閾値電圧
ＶTHのマイナスシフト、オフ動作時のリーク電流の増大
などの弊害を生じず、従来両立できなかった高性能で且
つ高信頼性、高安定性の半導体装置を実現することがで
きる。The broad gist of the present invention is a thin film semiconductor device having a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation as an active region. In other words, the ground film is composed of an insulating film that does not contain oxygen in composition. With such a configuration, T
When a semiconductor device such as FT is manufactured, the energy density is 250 to 400 mJ / cm 2 in order to improve element characteristics.
Even if the output of the energy beam is increased, the silicon film in the active region does not become N-type, and the element characteristics are very stable.
Therefore, sufficient energy can be given to the silicon film to crystallize the silicon film, so that the crystallinity of the active region is greatly improved, and the current driving capability is 80 to 200 cm 2 / electric field mobility.
Vs can be dramatically improved. The TFT does not cause adverse effects such as a negative shift of the threshold voltage V TH and an increase in a leakage current at the time of an OFF operation, and realizes a high-performance, high-reliability, and high-stability semiconductor device which has been incompatible with conventional TFTs. it can.
【００４３】また、下地膜としては、上述のように組成
的に全く酸素を含まない絶縁膜で構成することが一番い
いのであるが、実際には酸素の混入が少なからず見られ
る。下地膜中に混入している酸素濃度としては、原子濃
度で１５％以下であることが望ましい。図４に、下地膜
の膜中酸素濃度に対するケイ素膜の抵抗値の関係を示
す。横軸が酸素濃度で、縦軸がケイ素膜抵抗値である。
ケイ素膜の結晶化には、波長３０８ｎｍのＸｅＣｌエキ
シマレーザーを用い、ケイ素膜の結晶性がほぼ飽和する
ような程度の高パワー（〜４００ｍＪ／ｃｍ2）で結晶
化を行った。図４から、下地膜の酸素濃度が上がるにつ
れ、ケイ素膜の抵抗値は減少することがわかる。酸素濃
度が低い領域においては、ケイ素膜の抵抗値はほぼ飽和
しており、その境界としては酸素濃度が約１５％の点で
あることがわかる。よって、下地膜の酸素濃度が１５％
以下０までであれば、ケイ素膜の抵抗値はほぼ飽和し、
一定である。これは、イントリンシックに近い状態とな
り、膜中のキャリア濃度が極めて少なくなっていること
を意味している。The base film is best formed of an insulating film which does not contain oxygen at all in composition as described above. However, in fact, a small amount of oxygen is observed. The concentration of oxygen mixed in the base film is desirably 15% or less in atomic concentration. FIG. 4 shows the relationship between the oxygen concentration in the underlying film and the resistance value of the silicon film. The horizontal axis is the oxygen concentration, and the vertical axis is the silicon film resistance value.
The silicon film was crystallized using a XeCl excimer laser having a wavelength of 308 nm with a high power (up to 400 mJ / cm 2 ) such that the crystallinity of the silicon film was almost saturated. FIG. 4 shows that the resistance value of the silicon film decreases as the oxygen concentration of the base film increases. In the region where the oxygen concentration is low, the resistance value of the silicon film is almost saturated, and it can be seen that the boundary is the point where the oxygen concentration is about 15%. Therefore, the oxygen concentration of the underlying film is 15%.
Below 0, the resistance of the silicon film is almost saturated,
It is constant. This means that the state is close to intrinsic, and the carrier concentration in the film is extremely low.
【００４４】本発明は、特に、複数のＴＦＴを有する半
導体装置において有効である。すなわち、パルスレーザ
ー光の順次走査照射により結晶化された結晶性ケイ素膜
によりチャネル領域が形成された複数個のＴＦＴにおい
ては、上述のように、パルスレーザー光の順次走査照射
に起因する結晶性ばらつきが存在するが、これにプラス
して、下地膜よりケイ素膜中に混入した酸素ドナーによ
るばらつきが加算されるからである。したがって、本発
明を複数個のＴＦＴを有する半導体装置に適用し、チャ
ネル領域下層の下地膜を組成的に酸素を含まない絶縁膜
で構成することにより、高性能で且つ信頼性の高いＴＦ
Ｔが得られるだけでなく、ＴＦＴの素子間での特性ばら
つきが大きく低減できる。このときも、下地膜中に混入
している酸素濃度としては、原子濃度で１５％以下であ
ることが望ましい。The present invention is particularly effective in a semiconductor device having a plurality of TFTs. That is, in a plurality of TFTs in which a channel region is formed by a crystalline silicon film crystallized by pulsed laser beam sequential scanning irradiation, as described above, crystallinity variations due to pulsed laser beam sequential scanning irradiation are caused. This is because, in addition to this, variations due to oxygen donors mixed into the silicon film from the base film are added. Therefore, the present invention is applied to a semiconductor device having a plurality of TFTs, and the base film below the channel region is composed of an insulating film that does not contain oxygen in composition.
Not only can T be obtained, but also characteristic variations among TFT elements can be greatly reduced. Also at this time, it is desirable that the concentration of oxygen mixed into the base film be 15% or less in atomic concentration.
【００４５】さらに本発明の適用装置としては、数１０
万個以上の非常に多数のＴＦＴをマトリクスに配置する
半導体装置、特に液晶表示用のアクティブマトリクス基
板に対して有効である。液晶表示用のアクティブマトリ
クス基板は、各画素電極に接続されてなる画素スイッチ
ング用ＴＦＴにて構成されているが、その特性がばらつ
くと表示むら（コントラストむら）を引き起こす。人間
の目は非常にシビアであり、微妙なＴＦＴ特性の違いが
あったとしても、表示むらとして識別される。したがっ
て、素子間のＴＦＴ特性の均一性は、非常に高いレベル
が要求される。本発明は、このような高い均一性が求め
られる複数のＴＦＴ素子に対して非常に有効であり、液
晶表示装置で従来見られていたパルスレーザー光の順次
走査照射に起因する縞状のコントラストむらを大きく低
減することができた。Further, as an application apparatus of the present invention,
This is effective for a semiconductor device in which a very large number of TFTs of 10,000 or more are arranged in a matrix, particularly for an active matrix substrate for a liquid crystal display. The active matrix substrate for liquid crystal display is composed of pixel switching TFTs connected to each pixel electrode, but if the characteristics vary, display unevenness (contrast unevenness) is caused. Human eyes are very severe, and even if there is a slight difference in TFT characteristics, they are identified as display unevenness. Therefore, a very high level of uniformity of TFT characteristics between elements is required. The present invention is very effective for a plurality of TFT elements requiring such high uniformity, and has a striped contrast unevenness caused by the sequential scanning irradiation of the pulsed laser beam conventionally used in the liquid crystal display device. Was significantly reduced.
【００４６】前記下地膜の主成分としては、ＳｉＮ
X（窒化ケイ素）膜であることが最も望ましい。なぜな
ら、活性領域となるケイ素膜と同組成を主成分とし、窒
素は酸素ほど活性ではなく反応性が低い。したがって、
活性領域ケイ素膜に対する悪影響を最小限に抑えること
ができる。また、ＳｉＮXは、そのＸ比にもよるが、一
般に酸化ケイ素膜よりも融点が５００℃近く高い。した
がって、エネルギービーム照射により上層のケイ素膜が
溶融した際、酸化ケイ素膜に比べて溶融しにくく、窒素
がケイ素膜中に取り込まれることはほとんど無い。The main component of the underlayer is SiN
Most preferably, it is an X (silicon nitride) film. This is because nitrogen has the same composition as that of the silicon film to be the active region, and nitrogen is not as active as oxygen and has low reactivity. Therefore,
Adverse effects on the active region silicon film can be minimized. Further, although depending on the X ratio, SiN x generally has a melting point higher by about 500 ° C. than that of a silicon oxide film. Therefore, when the upper silicon film is melted by the energy beam irradiation, it is harder to melt than the silicon oxide film, and nitrogen is hardly taken into the silicon film.
【００４７】また、ＳｉＮX膜に含まれるＮＨ基の膜中
濃度としては、６×１０21個／ｃｍ3以下０であること
が望ましい。図５に、ＮＨ基のＳｉＮX膜中濃度と、そ
の上に形成されレーザー照射により結晶化されたケイ素
膜の抵抗値との関係を示す。横軸はＮＨ基のＳｉＮX膜
中濃度、縦軸はケイ素膜の抵抗値を表す。図５からわか
るように、ＮＨ基の膜中濃度が６×１０21個／ｃｍ3以
上になれば急激にケイ素膜の抵抗値が低下する。この理
由は不明であるが、本発明者らはＮＨ基が固定電荷を形
成し、ケイ素膜中にキャリアを誘起するのではないかと
考えている。The concentration of NH groups contained in the SiN x film in the film is desirably not more than 6 × 10 21 / cm 3 or less. FIG. 5 shows the relationship between the concentration of NH groups in the SiN x film and the resistance value of the silicon film formed thereon and crystallized by laser irradiation. The horizontal axis represents the concentration of NH groups in the SiN x film, and the vertical axis represents the resistance value of the silicon film. As can be seen from FIG. 5, when the concentration of NH groups in the film becomes 6 × 10 21 / cm 3 or more, the resistance value of the silicon film sharply decreases. The reason for this is unknown, but the present inventors believe that the NH group forms a fixed charge and induces carriers in the silicon film.
【００４８】このようなＮＨ基の膜中濃度を有するＳｉ
ＮX膜の形成方法としては、スパッタリング法を用いる
ことが望ましい。スパッタリング法は、量産性に富み大
型基板も対応可能である。また、緻密で理想比（Ｓｉ3
Ｎ4）に近いＳｉＮX膜が得られる。また、その他の方法
として、ＣＶＤ法により形成した後、加熱処理を施して
もよい。ＣＶＤ法では、一般にシラン（ＳｉＨ4）とア
ンモニア（ＮＨ3）ガスを用いるのでＮＨ基の濃度は高
くなるが、これを加熱処理することでＮＨ基を大きく低
減できる。但し、このときの基板加熱温度としては、Ｎ
−Ｈの結合エネルギーに相当する熱処理が必要であり、
具体的には５００℃以上である必要がある。ＣＶＤ法は
不純物の面では、スパッタリング法よりも有利であり、
純度の高いＳｉＮX膜が得られる。Si having such an NH group concentration in the film
As a method for forming the N x film, it is desirable to use a sputtering method. The sputtering method is high in mass productivity and can handle large substrates. In addition, dense and ideal ratio (Si 3
A SiN x film close to N 4 ) is obtained. As another method, a heat treatment may be performed after formation by a CVD method. In the CVD method, silane (SiH 4 ) and ammonia (NH 3 ) gas are generally used, so that the concentration of the NH group is increased. However, by heating this, the NH group can be greatly reduced. However, the substrate heating temperature at this time is N
Heat treatment corresponding to the binding energy of -H is required,
Specifically, the temperature needs to be 500 ° C. or higher. The CVD method is more advantageous than the sputtering method in terms of impurities,
A high purity SiN x film is obtained.
【００４９】本発明は、半導体装置の高性能化と高信頼
性、安定性、素子間均一性の両立を目的とするが、より
その効果を高めるために、本発明による下地膜上にまず
非晶質ケイ素膜を形成し、加熱することにより固相状態
において結晶化させ、その後、エネルギービーム照射し
溶融固化させることで、ケイ素膜を再結晶化する方法が
より有効である。非晶質ケイ素膜を加熱処理により固相
結晶化した結晶性ケイ素膜は、結晶性が悪く、そのまま
ではＴＦＴのチャネル領域としては不適であるが、均一
性が良好なため、溶融固化結晶化時の種結晶を作ってお
くという意味で有効である。次に、この結晶性ケイ素膜
にエネルギービームを照射した場合には、その結晶情報
をある程度は残した状態で再結晶化され、固相結晶化に
よる良好な均一性が反映される。また、種結晶から再結
晶化されるため、非晶質ケイ素膜を直接エネルギービー
ム照射により結晶化する場合よりも、個々の結晶粒径を
より大きくすることができ、半導体装置の高性能化が行
える。The purpose of the present invention is to improve the performance of a semiconductor device and at the same time to achieve high reliability, stability, and uniformity between devices. A more effective method is to form a crystalline silicon film, crystallize it in a solid phase by heating, and then irradiate with an energy beam to melt and solidify, thereby recrystallizing the silicon film. A crystalline silicon film obtained by solid-phase crystallization of an amorphous silicon film by heat treatment has poor crystallinity and is unsuitable as it is as a TFT channel region, but has good uniformity. This is effective in that a seed crystal is prepared. Next, when the crystalline silicon film is irradiated with an energy beam, the crystalline silicon film is recrystallized while leaving its crystal information to some extent, and a good uniformity due to solid-phase crystallization is reflected. In addition, since the amorphous silicon film is recrystallized from the seed crystal, individual crystal grain sizes can be made larger than in the case where the amorphous silicon film is directly crystallized by energy beam irradiation. I can do it.
【００５０】前記固相結晶化工程は、非晶質ケイ素膜
に、その結晶化を助長する触媒元素を導入した後、行わ
れることが望ましい。この方法により、加熱温度の低温
化および処理時間の短縮、そして結晶性の向上が図れ
る。具体的には、非晶質ケイ素膜の表面にニッケルやパ
ラジウム等の金属元素を微量に導入させ、しかる後に加
熱することで、５５０℃、４時間程度の処理時間で結晶
化が終了する。これに対し、通常の触媒元素を用いない
固相結晶化には、６００℃以上で数十時間にわたる熱処
理が必要である。また、触媒元素により結晶化した結晶
性ケイ素膜は、通常の固相成長法で結晶化した結晶性ケ
イ素膜の一つの粒内が双晶構造であるのに対して、その
粒内は何本もの柱状結晶ネットワークで構成されてお
り、それぞれの柱状結晶内部はほぼ単結晶状態となって
いる。The solid phase crystallization step is desirably performed after introducing a catalytic element for promoting crystallization into the amorphous silicon film. According to this method, the heating temperature can be reduced, the processing time can be reduced, and the crystallinity can be improved. Specifically, by introducing a trace amount of a metal element such as nickel or palladium onto the surface of the amorphous silicon film and then heating, the crystallization is completed in about 550 ° C. for about 4 hours. In contrast, heat treatment at 600 ° C. or more for several tens of hours is required for ordinary solid-phase crystallization without using a catalyst element. In addition, the crystalline silicon film crystallized by the catalytic element has a twin structure in one grain of the crystalline silicon film crystallized by the ordinary solid phase growth method. Each of the columnar crystals is substantially in a single crystal state.
【００５１】この触媒元素により結晶化された結晶性ケ
イ素膜は、エネルギービーム照射による再結晶化工程と
非常に相性が良い。エネルギービーム照射による再結晶
化工程では、最初の結晶性がある程度反映され、通常の
固相結晶化による結晶性ケイ素膜では、双晶構造を反映
して、結晶欠陥の多い結晶性ケイ素膜となる。これに対
して、触媒元素による固相結晶化ケイ素膜の場合は、エ
ネルギービーム照射による再結晶化によって、それぞれ
の柱状結晶が結合し、広範囲にわたって非常に結晶性が
良好な結晶性ケイ素膜が得られる。The crystalline silicon film crystallized by this catalytic element is very compatible with the recrystallization step by energy beam irradiation. In the recrystallization step by energy beam irradiation, the initial crystallinity is reflected to some extent, and the crystalline silicon film by ordinary solid phase crystallization becomes a crystalline silicon film with many crystal defects, reflecting the twin structure . On the other hand, in the case of a solid-phase crystallized silicon film using a catalytic element, the columnar crystals are combined by recrystallization by irradiation with an energy beam, and a crystalline silicon film having very good crystallinity over a wide range is obtained. Can be
【００５２】さらに、非晶質ケイ素膜の一部に選択的に
触媒元素を導入し加熱することで、まず選択的に触媒元
素が導入された領域のみが結晶化し、その後、その導入
領域から横方向（基板と平行な方向）に結晶成長を行わ
せることができる。この横方向結晶成長領域の内部で
は、成長方向がほぼ一方向に揃った柱状結晶がひしめき
合っており、触媒元素が直接導入されランダムに結晶核
の発生が起こった領域に比べて、結晶性が良好な領域と
なっている。よって、この横方向結晶成長領域の結晶性
ケイ素膜を、ＴＦＴのチャネル領域など半導体素子の能
動領域に用いることにより、より半導体装置の高性能化
が行える。Further, by selectively introducing a catalyst element into a part of the amorphous silicon film and heating, only the region where the catalyst element is selectively introduced is first crystallized, and then the region is laterally shifted from the introduced region. Crystal growth can be performed in a direction (a direction parallel to the substrate). Inside this lateral crystal growth region, columnar crystals whose growth directions are almost aligned in one direction are tied together, and the crystallinity is better than the region where the catalyst element is directly introduced and crystal nuclei are generated randomly. Area. Therefore, by using the crystalline silicon film in the lateral crystal growth region as an active region of a semiconductor element such as a channel region of a TFT, the performance of a semiconductor device can be further improved.
【００５３】本発明に利用できる触媒元素の種類として
は、Ｎｉ、Ｃｏ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉ
ｎ、Ｓｎ、Ａｌ、Ｓｂを利用することができるが、それ
らの中でも、特にＮｉを用いた場合に最も顕著な効果を
得ることができる。この理由については、未だよくわか
っていないが、一応次のようなモデルを考えている。触
媒元素は単独では作用せず、ケイ素膜と結合しシリサイ
ド化することで結晶成長に作用する。そのときの結晶構
造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作
用し、非晶質ケイ素膜の結晶化を促すといったモデルで
ある。Ｎｉは２つのＳｉとＮｉＳｉ2のシリサイドを形
成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結
晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類
似したものである。しかも、ＮｉＳｉ2はその格子定数
が５．４０６Åであり、結晶シリコンのダイヤモンド構
造での格子定数５．４３０Åに非常に近い値をもつ。よ
って、ＮｉＳｉ2は、非晶質ケイ素膜を結晶化させるた
めの鋳型としては最高のものであり、本発明における触
媒元素としては、特にＮｉを用いるのが最も望ましい。The types of catalyst elements that can be used in the present invention include Ni, Co, Pd, Pt, Cu, Ag, Au, and I.
n, Sn, Al, and Sb can be used. Among them, the most remarkable effect can be obtained particularly when Ni is used. The reason for this has not been fully understood, but we are considering the following model. The catalyst element does not act alone, but acts on crystal growth by bonding to the silicon film to form silicide. This is a model in which the crystal structure at that time acts like a kind of template when the amorphous silicon film is crystallized, and promotes the crystallization of the amorphous silicon film. Ni forms silicide of two Si and NiSi2. NiSi 2 exhibits a fluorite-type crystal structure, which is very similar to the diamond structure of single crystal silicon. Moreover, NiSi 2 has a lattice constant of 5.406 °, which is very close to the lattice constant of 5.430 ° in the crystalline silicon diamond structure. Therefore, NiSi 2 is the best as a template for crystallizing an amorphous silicon film, and Ni is most preferably used as a catalyst element in the present invention.
【００５４】本発明におけるケイ素膜を結晶化するため
のエネルギービームとしては、波長４００ｎｍ以下のエ
キシマレーザー光を用いることが望ましい。波長が４０
０ｎｍ以下であれば、ケイ素膜がその波長域に対して大
きな吸収係数を持つため、そのエネルギーを効率的にケ
イ素膜に与えられ、良好な結晶性ケイ素膜が得られると
ともに、下層のガラス基板などへの熱的ダメージも比較
的小さくて済む。また、エキシマレーザー光であれば、
発振出力が高く、安定性が高いため、そのビームサイズ
をある程度拡げることができ、大面積基板のケイ素膜の
アニール手段としては最も適している。It is desirable to use an excimer laser beam having a wavelength of 400 nm or less as an energy beam for crystallizing a silicon film in the present invention. Wavelength 40
When the thickness is 0 nm or less, since the silicon film has a large absorption coefficient in the wavelength region, the energy is efficiently given to the silicon film, and a good crystalline silicon film is obtained, and a lower glass substrate or the like is obtained. The thermal damage to the target is relatively small. In the case of excimer laser light,
Since the oscillation output is high and the stability is high, the beam size can be expanded to some extent, and it is most suitable as a means for annealing a silicon film on a large-area substrate.
【００５５】さらに、前記エキシマレーザー光は、その
ビーム形状が照射面において長尺形状となるように設計
されたものを用い、ビーム形状の長尺方向に対して垂直
方向に順次走査することで、複数の半導体素子の活性領
域を同時に結晶化することが望ましい。なぜなら、走査
照射においては、走査方向に対して垂直方向の均一性は
比較的良好なため、その方向へとビームサイズを拡げる
ことで、大型基板などに対して、より均一な処理が可能
となり、該工程の処理効率も高くなるからである。Further, the excimer laser beam is designed so that its beam shape is elongated on the irradiation surface, and is sequentially scanned in a direction perpendicular to the elongated direction of the beam shape. It is desirable to simultaneously crystallize the active regions of a plurality of semiconductor elements. Because, in the scanning irradiation, the uniformity in the direction perpendicular to the scanning direction is relatively good, so by expanding the beam size in that direction, more uniform processing can be performed on a large substrate or the like, This is because the processing efficiency of this step is also increased.
【００５６】[0056]
（実施例１）本発明を用いた第１の実施例について説明
する。本実施例では、本発明を利用し、ガラス基板上に
液晶表示装置用のアクティブマトリクス基板を作製する
際の工程について説明を行う。このアクティブマトリク
ス基板においては、各画素をスイッチングするための素
子としてＮ型ＴＦＴが形成される。(Embodiment 1) A first embodiment using the present invention will be described. In this embodiment, steps of manufacturing an active matrix substrate for a liquid crystal display device over a glass substrate by using the present invention will be described. In this active matrix substrate, an N-type TFT is formed as an element for switching each pixel.
【００５７】図１は本実施例のアクティブマトリクス基
板において、任意のＴＦＴの作製工程を示す断面図であ
り、（Ａ）→（Ｅ）の順にしたがって作製工程が順次進
行する。図１（Ｅ）に示すのが、本実施例にて作製した
アクティブマトリクス基板での画素ＴＦＴ１２１の完成
図である。実際には、画素ＴＦＴ１２１と同様の工程に
て、複数個の画素ＴＦＴが基板上に同時形成される。FIG. 1 is a cross-sectional view showing a process for fabricating an arbitrary TFT on the active matrix substrate of the present embodiment, and the fabricating process proceeds sequentially in the order of (A) → (E). FIG. 1E shows a completed view of the pixel TFT 121 on the active matrix substrate manufactured in this embodiment. Actually, a plurality of pixel TFTs are simultaneously formed on the substrate in the same process as the pixel TFT 121.
【００５８】まず、図１（Ａ）に示すように、ガラス基
板１０１上に例えばスパッタリング法によって厚さ３０
０ｎｍ程度の窒化ケイ素からなる下地膜１０２を形成す
る。本実施例では、このときのスパッタリング条件とし
て、単結晶シリコンをターゲットとし窒素ガス中にて、
所謂反応性スパッタリング法にてＳｉＮX膜を形成し
た。基板加熱温度は２００℃とした。このときのＳｉＮ
X膜中の混入酸素による膜中酸素濃度は０．１％以下、
ＮＨ基の膜中濃度は２×１０20個／ｃｍ3程度であっ
た。First, as shown in FIG. 1A, a thickness of 30 mm is formed on a glass substrate 101 by, for example, a sputtering method.
A base film 102 of about 0 nm made of silicon nitride is formed. In the present embodiment, as sputtering conditions at this time, in a nitrogen gas with single crystal silicon as a target,
An SiN x film was formed by a so-called reactive sputtering method. The substrate heating temperature was 200 ° C. SiN at this time
The oxygen concentration in the film due to oxygen mixed in the X film is 0.1% or less,
The concentration of NH groups in the film was about 2 × 10 20 / cm 3 .
【００５９】次に、減圧ＣＶＤ法やプラズマＣＶＤ法な
どによって、厚さ２０〜１００ｎｍ、例えば３０ｎｍの
非晶質ケイ素（ａ−Ｓｉ）膜１０３を成膜する。プラズ
マＣＶＤ法により前記ａ−Ｓｉ膜１０３を成膜した場合
には、その膜中に多量の水素を含有し、後のレーザー照
射時の膜剥がれの原因となるため、ここで４５０℃程度
の温度で数時間熱処理を行い、膜中の水素を放出してお
く必要がある。Next, an amorphous silicon (a-Si) film 103 having a thickness of 20 to 100 nm, for example, 30 nm is formed by a low pressure CVD method or a plasma CVD method. When the a-Si film 103 is formed by a plasma CVD method, a large amount of hydrogen is contained in the film, which causes peeling of the film during laser irradiation. It is necessary to perform a heat treatment for several hours to release hydrogen in the film.
【００６０】その後、図１（Ｂ）に示すように、レーザ
ー光１０７を照射し、ａ−Ｓｉ膜１０３を結晶化する。
このときのレーザー光としては、ＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用い
た。レーザー光１０７の照射条件は、照射時に基板を２
００〜５００℃、例えば４００℃に加熱し、エネルギー
密度２５０〜４００ｍＪ／ｃｍ2、例えば３５０ｍＪ／
ｃｍ2とした。レーザー光１０７は、基板表面における
ビームサイズが１５０ｍｍ×１ｍｍの長尺矩形状となる
ように、ホモジナイザーによって成型されており、その
長辺方向に対して垂直方向に順次走査した。このときの
順次走査に伴うビームのオーバーラップ量は、９０％と
設定したため、ａ−Ｓｉ膜１０３の任意の一点に対し
て、それぞれ１０回レーザー照射されることになる。こ
の工程により、ａ−Ｓｉ膜１０３はその融点以上に加熱
され、溶融し固化することで良好な結晶性を有する結晶
性ケイ素膜１０３ａとなる。Thereafter, as shown in FIG. 1B, the laser beam 107 is irradiated to crystallize the a-Si film 103.
At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. The irradiation conditions of the laser beam 107 are as follows.
It is heated to 00 to 500 ° C., for example, 400 ° C., and has an energy density of 250 to 400 mJ / cm 2 , for example, 350 mJ /
cm 2 . The laser beam 107 is formed by a homogenizer so that the beam size on the substrate surface becomes a long rectangular shape of 150 mm × 1 mm, and the laser beam 107 is sequentially scanned in a direction perpendicular to the long side direction. At this time, the overlap amount of the beam accompanying the sequential scanning is set to 90%, so that any one point of the a-Si film 103 is irradiated with the laser beam ten times. By this step, the a-Si film 103 is heated to a temperature equal to or higher than its melting point, melted and solidified, and becomes a crystalline silicon film 103a having good crystallinity.
【００６１】次に、前記結晶性ケイ素膜１０３ａの不要
な部分を除去することで、図１（Ｃ）に示すような素子
間分離を行って、後にＴＦＴの活性領域（ソース領域、
ドレイン領域、チャネル領域）を構成する島状の結晶性
ケイ素膜１０８を形成する。Next, by removing unnecessary portions of the crystalline silicon film 103a, isolation between elements is performed as shown in FIG. 1C, and the active region (source region,
An island-shaped crystalline silicon film 108 constituting the drain region and the channel region) is formed.
【００６２】引き続いて、図１（Ｄ）に示すように、活
性領域となる上記島状の結晶性ケイ素膜１０８を覆うよ
うに厚さ２０〜１５０ｎｍ、ここでは１００ｎｍの酸化
ケイ素膜をゲート絶縁膜１０９として成膜する。酸化ケ
イ素膜の形成には、ここではＴＥＯＳ（Ｔｅｔｒａ Ｅ
ｔｈｏｘｙ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料と
し、酸素とともに基板温度１５０〜６００℃、好ましく
は３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・
堆積した。あるいはＴＥＯＳを原料としてオゾンガスと
ともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基
板温度を３５０〜６００℃、好ましくは４００〜５５０
℃として形成してもよい。Subsequently, as shown in FIG. 1D, a silicon oxide film having a thickness of 20 to 150 nm, here 100 nm, is covered with a gate insulating film so as to cover the island-shaped crystalline silicon film 108 serving as an active region. A film 109 is formed. For the formation of the silicon oxide film, TEOS (Tetra E
(Ortho Silicate) and oxygen together with oxygen at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C., by RF plasma CVD.
Deposited. Alternatively, the substrate temperature is set to 350 to 600 ° C., preferably 400 to 550 by TEOS as a raw material together with ozone gas by a low pressure CVD method or a normal pressure CVD method.
C. may be formed.
【００６３】引き続いて、スパッタリング法によって、
厚さ３００〜６００ｎｍ、例えば４００ｎｍのアルミニ
ウムを成膜する。そして、アルミニウム膜をパターニン
グして、ゲート電極１１０を形成する。さらに、このア
ルミニウムの電極の表面を陽極酸化して、表面に酸化物
層１１１を形成する。この状態が図１（Ｄ）に相当す
る。陽極酸化は、酒石酸が１〜５％含まれたエチレング
リコール溶液中で行い、最初一定電流で２２０Ｖまで電
圧を上げ、その状態で１時間保持して終了させる。得ら
れた酸化物層１１１の厚さは２００ｎｍである。なお、
この酸化物層１１１は、後のイオンドーピング工程にお
いて、オフセットゲート領域を形成する厚さとなるの
で、オフセットゲート領域の長さを上記陽極酸化工程で
決めることができる。Subsequently, by a sputtering method,
An aluminum film having a thickness of 300 to 600 nm, for example, 400 nm is formed. Then, the gate electrode 110 is formed by patterning the aluminum film. Further, the surface of the aluminum electrode is anodized to form an oxide layer 111 on the surface. This state corresponds to FIG. The anodization is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%, and the voltage is first increased to 220 V at a constant current, and the state is maintained for 1 hour to complete the process. The thickness of the obtained oxide layer 111 is 200 nm. In addition,
Since the oxide layer 111 has a thickness for forming an offset gate region in a later ion doping process, the length of the offset gate region can be determined in the anodic oxidation process.
【００６４】次に、イオンドーピング法によって、ゲー
ト電極１１０とその周囲の酸化物層１１１をマスクとし
て活性領域に不純物（リン）を注入する。ドーピングガ
スとして、フォスフィン（ＰＨ3）を用い、加速電圧を
６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量を１×１０
15〜８×１０15ｃｍ-2、例えば２×１０15ｃｍ-2とす
る。この工程により、不純物が注入された領域は後にＴ
ＦＴのソース領域１１４とドレイン領域１１５となり、
ゲート電極１１０およびその周囲の酸化物層１１１にマ
スクされ不純物が注入されない領域は、後にＴＦＴのチ
ャネル領域１１３となる。Next, an impurity (phosphorus) is implanted into the active region by ion doping using the gate electrode 110 and the surrounding oxide layer 111 as a mask. Phosphine (PH 3 ) is used as the doping gas, the acceleration voltage is 60 to 90 kV, for example, 80 kV, and the dose is 1 × 10 4
15 to 8 × 10 15 cm −2 , for example, 2 × 10 15 cm −2 . By this step, the region into which the impurities are implanted becomes
A source region 114 and a drain region 115 of the FT,
A region which is masked by the gate electrode 110 and the surrounding oxide layer 111 and into which impurities are not implanted becomes a channel region 113 of the TFT later.
【００６５】その後、図１（Ｄ）に示すように、レーザ
ー光１１２の照射によってアニールを行い、イオン注入
した不純物の活性化を行うと同時に、上記の不純物導入
工程で結晶性が劣化した部分の結晶性を改善させる。こ
の際、使用するレーザーとしてはＸｅＣｌエキシマレー
ザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用
い、エネルギー密度１５０〜４００ｍＪ／ｃｍ2、好ま
しくは２００〜２５０ｍＪ／ｃｍ2で照射を行った。こ
うして形成されたＮ型不純物（リン）が注入されたソー
ス領域１１４、ドレイン領域１１５のシート抵抗は、２
００〜８００Ω／□であった。Then, as shown in FIG. 1D, annealing is performed by irradiation with a laser beam 112 to activate the ion-implanted impurities and, at the same time, to remove the portions having deteriorated crystallinity in the impurity introduction step. Improves crystallinity. In this case, the laser used with an XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec), the energy density of 150~400mJ / cm 2, preferably irradiation was performed at 200~250mJ / cm 2. The sheet resistance of the source region 114 and the drain region 115 into which the N-type impurity (phosphorus) thus formed is implanted is 2
It was 00 to 800 Ω / □.
【００６６】そして、図１（Ｅ）に示すように、厚さ６
００ｎｍ程度の酸化ケイ素膜を層間絶縁膜１１６として
形成する。この酸化ケイ素膜は、ＴＥＯＳを原料とし
て、これと酸素とのプラズマＣＶＤ法、もしくはオゾン
との減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって形成す
れば、段差被覆性に優れた良好な層間絶縁膜が得られ
る。Then, as shown in FIG.
A silicon oxide film of about 00 nm is formed as the interlayer insulating film 116. If this silicon oxide film is formed using TEOS as a raw material by a plasma CVD method with oxygen and a reduced pressure CVD method or a normal pressure CVD method with ozone, a good interlayer insulating film having excellent step coverage can be obtained. Can be
【００６７】次に、層間絶縁膜１１６にコンタクトホー
ルを形成して、ソース電極１１７と画素電極１２０を形
成する。ソース電極１１７は、金属材料、例えば、窒化
チタンとアルミニウムの二層膜によって形成する。窒化
チタン膜は、アルミニウムが半導体層に拡散するのを防
止する目的のバリア膜として設けられる。画素電極１２
０はＩＴＯなど透明導電膜により形成される。Next, a contact hole is formed in the interlayer insulating film 116, and a source electrode 117 and a pixel electrode 120 are formed. The source electrode 117 is formed of a metal material, for example, a two-layer film of titanium nitride and aluminum. The titanium nitride film is provided as a barrier film for preventing aluminum from diffusing into the semiconductor layer. Pixel electrode 12
0 is formed of a transparent conductive film such as ITO.
【００６８】そして最後に、１気圧の水素雰囲気で３５
０℃、１時間程度のアニールを行い、図１（Ｅ）に示す
Ｎ型の画素ＴＦＴ１２１を完成させる。前記アニール処
理により、画素ＴＦＴ１２１の活性領域／ゲート絶縁膜
の界面へ水素原子を供給し、ＴＦＴ特性を劣化させる不
対結合手を低減する効果がある。なお、さらに画素ＴＦ
Ｔ１２１を保護する目的で、必要な箇所のみＳｉＨ4と
ＮＨ3を原料ガスとしたプラズマＣＶＤ法により形成さ
れた窒化ケイ素膜でカバーしてもよい。Finally, in a hydrogen atmosphere of 1 atm.
Annealing is performed at 0 ° C. for about 1 hour to complete the N-type pixel TFT 121 shown in FIG. The annealing process supplies hydrogen atoms to the interface between the active region of the pixel TFT 121 and the gate insulating film, and has the effect of reducing dangling bonds that degrade TFT characteristics. Note that the pixel TF
For the purpose of protecting T121, only necessary portions may be covered with a silicon nitride film formed by a plasma CVD method using SiH 4 and NH 3 as source gases.
【００６９】以上の実施例にしたがって作製した各ＴＦ
Ｔは、パネル内において、電界効果移動度で８０〜１０
０ｃｍ2／Ｖｓ、閾値電圧２．５〜３Ｖという良好な特
性を示した。特に、パネル内でのＴＦＴ閾値電圧のばら
つきは、上記のように最大最小差で０．５Ｖ程度と非常
に良好な均一性を示した。その結果、本実施例にて作製
したアクティブマトリクス基板を用い、液晶表示パネル
を作製し、全面表示を行った結果、ＴＦＴ特性の不均一
性に起因する表示むらは大きく低減され、高表示品位の
液晶表示装置が実現できた。Each TF produced according to the above embodiment
T is a field effect mobility of 80 to 10 in the panel.
Good characteristics such as 0 cm 2 / Vs and a threshold voltage of 2.5 to 3 V were exhibited. In particular, the variation of the TFT threshold voltage in the panel showed a very good uniformity of about 0.5 V at the maximum and minimum difference as described above. As a result, a liquid crystal display panel was manufactured using the active matrix substrate manufactured in this example, and the entire display was performed. As a result, display unevenness due to non-uniformity of TFT characteristics was greatly reduced, and high display quality was obtained. A liquid crystal display device was realized.
【００７０】（実施例２）本発明を用いた第２の実施例
について説明する。本実施例では、アクティブマトリク
ス型液晶表示装置の周辺駆動回路や、一般の薄膜集積回
路を形成するＮチャネル型ＴＦＴとＰチャネル型ＴＦＴ
を相補型に構成したＣＭＯＳ構造の回路をガラス基板上
に作製する工程について、説明を行う。(Embodiment 2) A second embodiment of the present invention will be described. In this embodiment, an N-channel TFT and a P-channel TFT forming a peripheral driving circuit of an active matrix type liquid crystal display device and a general thin film integrated circuit are used.
A process of fabricating a CMOS circuit having a complementary structure on a glass substrate will be described.
【００７１】図２は、本実施例で説明するＴＦＴの作製
工程の概要を示す平面図である。図３は、図２のＡ−
Ａ'で切った断面図であり、（Ａ）→（Ｆ）の順にした
がって工程が順次進行する。図３（Ｆ）に示すのが、本
実施例によるＣＭＯＳ回路の完成図であり、Ｎ型ＴＦＴ
２２２とＰ型ＴＦＴ２２３により構成される。FIG. 2 is a plan view showing an outline of a manufacturing process of the TFT described in this embodiment. FIG. 3 is a cross-sectional view of FIG.
It is sectional drawing cut | disconnected by A ', and a process advances sequentially according to (A)-> (F). FIG. 3F shows a completed view of the CMOS circuit according to the present embodiment, in which an N-type TFT is shown.
222 and a P-type TFT 223.
【００７２】まず、図３（Ａ）に示すように、ガラス基
板２０１上にプラズマＣＶＤ法によって厚さ３００ｎｍ
程度の窒化ケイ素からなる下地膜２０２を形成する。こ
のときの成膜条件としては、材料ガスとして用いるシラ
ン（ＳｉＨ4）、アンモニア（ＮＨ3）、窒素を０．５〜
１．５Ｔｏｒｒの減圧雰囲気に設定し、基板温度３００
〜３５０℃にてＲＦプラズマにより分解堆積させた。そ
の後、不活性ガス雰囲気中にて、基板温度５００〜６０
０℃、例えば５８０℃で数時間アニール処理を行った。
このようにして得られた該ＳｉＮX膜２０２中の混入酸
素による膜中酸素濃度は１％程度、ＮＨ基の膜中濃度は
２×１０21個／ｃｍ3程度であった。First, as shown in FIG. 3A, a 300 nm-thick
A base film 202 made of silicon nitride is formed. The film formation conditions at this time are as follows: silane (SiH 4 ), ammonia (NH 3 ), and nitrogen used as material gases are 0.5 to
Set to 1.5 Torr reduced pressure atmosphere, substrate temperature 300
Decomposed and deposited by RF plasma at ~ 350 ° C. Thereafter, the substrate temperature is set to 500 to 60 in an inert gas atmosphere.
Annealing treatment was performed at 0 ° C., for example, 580 ° C. for several hours.
The oxygen concentration in the thus obtained SiN x film 202 due to the oxygen mixed in the film 202 was about 1%, and the NH group concentration in the film was about 2 × 10 21 / cm 3 .
【００７３】次に、減圧ＣＶＤ法あるいはプラズマＣＶ
Ｄ法によって、厚さ２０〜１００ｎｍ、例えば５０ｎｍ
の真性（Ｉ型）の非晶質ケイ素膜（ａ−Ｓｉ膜）２０３
を成膜する。Next, a low pressure CVD method or a plasma CV
According to the D method, the thickness is 20 to 100 nm, for example, 50 nm.
Intrinsic (I-type) amorphous silicon film (a-Si film) 203
Is formed.
【００７４】次に、ａ−Ｓｉ膜２０３上に感光性樹脂
（フォトレジスト）を塗布し、露光・現像してマスク２
０４とする。フォトレジストマスク２０４のスルーホー
ルにより、領域２００においてスリット状にａ−Ｓｉ膜
２０３が露呈される。即ち、図３（Ａ）の状態を上面か
ら見ると、図２のように領域２００でａ−Ｓｉ膜２０３
が露呈しており、他の部分はフォトレジストによりマス
クされている状態となっている。Next, a photosensitive resin (photoresist) is applied on the a-Si film 203, and is exposed and developed to form a mask 2
04. The a-Si film 203 is exposed in a slit shape in the region 200 by the through hole of the photoresist mask 204. That is, when the state of FIG. 3A is viewed from above, the a-Si film 203 is formed in the region 200 as shown in FIG.
Are exposed, and other portions are masked by the photoresist.
【００７５】次に、図３（Ａ）に示すように、基板２０
１表面にニッケルを触媒元素２０５として薄膜蒸着す
る。本実施例では、蒸着ソースと基板間の距離を通常よ
り大きくして、蒸着レートを低下させることで、ニッケ
ルよりなる触媒元素２０５の厚さが１〜２ｎｍ程度とな
るように制御した。このときの基板２０１上における触
媒元素２０５によるニッケルの面密度を実際に測定する
と、１×１０13ａｔｏｍｓ／ｃｍ2程度であった。そし
て、フォトレジストマスク２０４を除去することで、マ
スク２０４上のニッケル薄膜２０５がリフトオフされ、
領域２００のａ−Ｓｉ膜２０３において、選択的にニッ
ケルのような触媒元素２０５の微量添加が行われたこと
になる。そして、これを不活性雰囲気下、例えば加熱温
度５５０℃で１６時間アニールして結晶化させる。Next, as shown in FIG.
A thin film is deposited on one surface using nickel as a catalyst element 205. In this embodiment, the thickness of the catalyst element 205 made of nickel is controlled to be about 1 to 2 nm by increasing the distance between the deposition source and the substrate to be larger than usual and reducing the deposition rate. At this time, when the surface density of nickel by the catalytic element 205 on the substrate 201 was actually measured, it was about 1 × 10 13 atoms / cm 2 . Then, by removing the photoresist mask 204, the nickel thin film 205 on the mask 204 is lifted off,
This means that a small amount of the catalytic element 205 such as nickel is selectively added to the a-Si film 203 in the region 200. Then, this is annealed in an inert atmosphere, for example, at a heating temperature of 550 ° C. for 16 hours to be crystallized.
【００７６】この際、領域２００においては、ａ−Ｓｉ
膜２０３表面に添加されたニッケルを核として基板２０
１に対して垂直方向にケイ素膜２０３の結晶化が起こ
り、結晶性ケイ素膜２０３ｂが形成される。そして、領
域２００の周辺領域では、図２及び図３（Ｂ）におい
て、矢印２０６で示すように、領域２００から横方向
（基板と平行な方向）に結晶成長が行われ、横方向結晶
成長した結晶性ケイ素膜２０３ｃが形成される。また、
それ以外の２０３の領域は、そのまま非晶質ケイ素膜領
域２０３ｄとして残る。この横方向結晶成長した結晶性
ケイ素膜２０３ｃ中のニッケル濃度は５×１０16ａｔｏ
ｍｓ／ｃｍ3程度であった。なお、上記結晶成長に際
し、矢印２０６で示される基板と平行な方向の結晶成長
の距離は、８０μｍ程度であった。At this time, in the region 200, a-Si
The substrate 20 is formed by using nickel added to the surface of the film 203 as a nucleus.
Crystallization of the silicon film 203 occurs in a direction perpendicular to the direction 1, and a crystalline silicon film 203b is formed. In the peripheral region of the region 200, crystal growth is performed in the lateral direction (in a direction parallel to the substrate) from the region 200 as shown by an arrow 206 in FIGS. A crystalline silicon film 203c is formed. Also,
The other region 203 remains as it is as the amorphous silicon film region 203d. The nickel concentration in the laterally grown crystalline silicon film 203c is 5 × 10 16 at.
ms / cm 3 . In the above crystal growth, the distance of crystal growth in the direction parallel to the substrate indicated by arrow 206 was about 80 μm.
【００７７】その後、図３（Ｃ）に示すように、レーザ
ー光２０７を照射し、ケイ素膜２０３の再結晶化を行
う。このときのレーザー光としては、ＸｅＣｌエキシマ
レーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を
用いた。レーザー光２０７の照射条件は、照射時に基板
を２００〜５００℃、例えば４００℃に加熱し、エネル
ギー密度２５０〜４００ｍＪ／ｃｍ2、例えば３５０ｍ
Ｊ／ｃｍ2とした。レーザー光２０７は、基板面に対し
て順次走査され、ケイ素膜２０３の任意の一点に対し
て、それぞれ１０回レーザー照射されるように走査ピッ
チを設定した。この工程により、結晶性ケイ素領域２０
３ｂおよび２０３ｃはその融点以上に加熱され、溶融し
固化することで、一部を種結晶として再結合し、さらに
良好な結晶性となる。また、ａ−Ｓｉ領域２０３ｄは、
結晶化され結晶性ケイ素膜２０３ａとなる。After that, as shown in FIG. 3C, laser light 207 is irradiated to recrystallize the silicon film 203. At this time, a XeCl excimer laser (wavelength 308 nm, pulse width 40 nsec) was used as the laser light. The irradiation condition of the laser beam 207 is such that the substrate is heated to 200 to 500 ° C., for example, 400 ° C. at the time of irradiation, and the energy density is 250 to 400 mJ / cm 2 , for example, 350 m.
J / cm 2 . The laser beam 207 was sequentially scanned on the substrate surface, and the scanning pitch was set so that an arbitrary point on the silicon film 203 was irradiated with laser 10 times each. By this step, the crystalline silicon region 20
3b and 203c are heated above their melting points, melted and solidified, and are partially recombined as seed crystals to further improve crystallinity. The a-Si region 203d is
It is crystallized to form a crystalline silicon film 203a.
【００７８】その後、図３（Ｄ）に示すように、結晶性
ケイ素膜２０３ｃ'領域が、後のＴＦＴの活性領域（ソ
ース領域、ドレイン領域、チャネル領域）を構成する島
状の結晶性ケイ素膜２０８ｎ、２０８ｐとなるように、
それ以外の結晶性ケイ素膜をエッチング除去して素子間
分離を行う。Thereafter, as shown in FIG. 3D, the crystalline silicon film 203c 'is formed into an island-shaped crystalline silicon film constituting an active region (a source region, a drain region, and a channel region) of a later TFT. 208n and 208p,
The other crystalline silicon film is removed by etching to separate elements.
【００７９】次に、島状の結晶性ケイ素膜２０８ｎ、２
０８ｐを覆うように厚さ２０〜１５０ｎｍ、ここでは１
００ｎｍの酸化ケイ素膜をゲート絶縁膜２０９として成
膜する。酸化ケイ素膜の形成には、ここではＴＥＯＳ
（Ｔｅｔｒａ ＥｔｈｏｘｙＯｒｔｈｏ Ｓｉｌｉｃａ
ｔｅ）を原料とし、酸素とともに基板温度１５０〜６０
０℃、好ましくは３００〜４００℃で、ＲＦプラズマＣ
ＶＤ法で分解・堆積した。成膜後、ゲート絶縁膜２０９
自身のバルク特性および島状の結晶性ケイ素膜２０８
ｎ、２０８ｐ＼ゲート絶縁膜２０９の界面特性を向上す
るために、不活性ガス雰囲気下で５００〜６００℃で数
時間のアニールを行った。Next, the island-shaped crystalline silicon films 208n, 2n
08p to a thickness of 20 to 150 nm, here 1
A 00 nm silicon oxide film is formed as the gate insulating film 209. Here, TEOS is used for forming the silicon oxide film.
(Tetra Ethoxy Ortho Silica
te) as a raw material and a substrate temperature of 150 to 60 together with oxygen.
RF plasma C at 0 ° C., preferably 300-400 ° C.
Decomposed and deposited by VD method. After the film formation, the gate insulating film 209 is formed.
Own bulk properties and island-like crystalline silicon film 208
In order to improve the interface characteristics of the gate insulating film 209, annealing was performed at 500 to 600 ° C. for several hours in an inert gas atmosphere.
【００８０】次に、図３（Ｅ）に示すように、スパッタ
リング法によって厚さ４００〜８００ｎｍ、例えば５０
０ｎｍのアルミニウム（０．１〜２％のシリコンを含
む）を成膜し、アルミニウム膜をパターニングして、ゲ
ート電極２１０ｎ、２１０ｐを形成する。Next, as shown in FIG. 3E, a thickness of 400 to 800 nm, for example, 50
A 0 nm aluminum (including 0.1 to 2% silicon) film is formed and the aluminum film is patterned to form gate electrodes 210n and 210p.
【００８１】次に、イオンドーピング法によって、活性
領域となる島状の結晶性ケイ素膜２０８ｎ、２０８ｐに
ゲート電極２１０ｎ、２１０ｐをマスクとして不純物
（リン、およびホウ素）を注入する。ドーピングガスと
して、フォスフィン（ＰＨ3）およびジボラン（Ｂ
2Ｈ6）を用い、前者の場合は、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、後者の場合は、４０ｋＶ〜８０ｋ
Ｖ、例えば６５ｋＶとし、ドーズ量は１×１０15〜８×
１０15ｃｍ-2、例えばリンを２×１０15ｃｍ-2、ホウ素
を５×１０15ｃｍ-2とする。この工程により、ゲート電
極２１０ｎ、２１０ｐにマスクされ不純物が注入されな
い領域は後にＴＦＴのチャネル領域２１３ｎ、２１３ｐ
となる。ドーピングに際しては、ドーピングが不要な領
域をフォトレジストで覆うことによって、それぞれの元
素を選択的にドーピングを行う。この結果、Ｎ型の不純
物を注入したソース領域２１４ｎとドレイン領域２１５
ｎ、Ｐ型の不純物を注入したソース領域２１４ｐとドレ
イン領域２１５ｐが形成され、図３（Ｅ）及び（Ｆ）に
示すように、Ｎ型ＴＦＴ２２２とＰ型ＴＦＴ２２３とを
形成することができる。この状態を基板上方より見ると
図２のようになっており、ここで活性領域を構成する島
状の結晶性ケイ素膜２０８ｎおよび２０８ｐにおいて、
矢印２０６で示した結晶成長方向キャリアの移動方向
（ソース→ドレイン方向）は平行となるように配置して
ある。このような配置を採ることで、さらに高移動度を
有するＴＦＴが得られる。Next, impurities (phosphorus and boron) are implanted into the island-shaped crystalline silicon films 208n and 208p serving as active regions by using the gate electrodes 210n and 210p as a mask by an ion doping method. Phosphine (PH 3 ) and diborane (B
2 H 6 ), and in the former case, the accelerating voltage is 60 to 90 k.
V, for example, 80 kV, and in the latter case, 40 kV to 80 kV
V, for example, 65 kV, and the dose amount is 1 × 10 15 to 8 ×
10 15 cm -2 , for example, phosphorus is 2 × 10 15 cm -2 and boron is 5 × 10 15 cm -2 . By this step, the regions which are masked by the gate electrodes 210n and 210p and into which impurities are not implanted are later formed into the channel regions 213n and 213p of the TFT.
Becomes At the time of doping, each element is selectively doped by covering a region not requiring doping with a photoresist. As a result, the source region 214n and the drain region 215 into which N-type impurities are implanted.
A source region 214p and a drain region 215p into which n and P-type impurities are implanted are formed, and an N-type TFT 222 and a P-type TFT 223 can be formed as shown in FIGS. This state is viewed from above the substrate, as shown in FIG. 2. Here, in the island-shaped crystalline silicon films 208n and 208p constituting the active region,
The directions in which the carriers move in the crystal growth direction (the direction from the source to the drain) indicated by the arrow 206 are arranged to be parallel. By adopting such an arrangement, a TFT having higher mobility can be obtained.
【００８２】その後、図３（Ｅ）に示すように、レーザ
ー光２１２の照射によってアニールを行い、イオン注入
した不純物の活性化を行う。レーザー光としては、Ｘｅ
Ｃｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０
ｎｓｅｃ）を用い、レーザー光の照射条件としては、エ
ネルギー密度２５０ｍＪ／ｃｍ2で一か所につき４ショ
ット照射した。Thereafter, as shown in FIG. 3E, annealing is performed by irradiation with laser light 212 to activate the ion-implanted impurities. As the laser light, Xe
Cl excimer laser (wavelength 308 nm, pulse width 40
nsec), and the laser beam was irradiated at an energy density of 250 mJ / cm 2 for four shots per location.
【００８３】続いて、図３（Ｆ）に示すように、厚さ６
００ｎｍの酸化ケイ素膜を層間絶縁膜２１６として、Ｔ
ＥＯＳを原料としたプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの二層膜によってＴＦＴ
のソース電極・配線２１７、ソースとドレイン電極・配
線２１８、ドレイン電極・配線２１９を形成する。そし
て最後に、１気圧の水素雰囲気下で３５０℃、１時間程
度のアニールを行い、Ｎ型ＴＦＴ２２２とＰ型ＴＦＴ２
２３を完成させる。Subsequently, as shown in FIG.
A silicon oxide film having a thickness of
Formed by a plasma CVD method using EOS as a raw material,
A contact hole is formed in this, and a TFT is formed by a metal material, for example, a two-layer film of titanium nitride and aluminum.
The source electrode / wiring 217, the source / drain electrode / wiring 218, and the drain electrode / wiring 219 are formed. Finally, annealing is performed at 350 ° C. for about one hour in a hydrogen atmosphere of 1 atm, and the N-type TFT 222 and the P-type TFT 2
23 is completed.
【００８４】以上の実施例にしたがって作製したＣＭＯ
Ｓ構造回路において、それぞれのＴＦＴの電界効果移動
度はＮ型ＴＦＴで１５０〜２００ｃｍ2／Ｖｓ、Ｐ型Ｔ
ＦＴで１００〜１３０ｃｍ2／Ｖｓと高く、閾値電圧は
Ｎ型ＴＦＴで１．５〜２Ｖ、Ｐ型ＴＦＴで−２〜−２．
５Ｖと非常に良好な特性を示す。さらに、繰り返し測定
に伴う特性劣化もほとんどなく、信頼性の高いＣＭＯＳ
構造回路が得られた。The CMO fabricated according to the above embodiment
In the S structure circuit, the field-effect mobility of each TFT is 150 to 200 cm 2 / Vs for an N-type TFT, and
The threshold voltage is as high as 100 to 130 cm 2 / Vs for the FT, and the threshold voltage is 1.5 to 2 V for the N-type TFT and -2 to -2 for the P-type TFT.
It shows very good characteristics of 5V. Furthermore, there is almost no characteristic deterioration due to repeated measurement, and a highly reliable CMOS
A structural circuit was obtained.
【００８５】以上、本発明に基づく実施例２例につき具
体的に説明したが、本発明は上述の実施例に限定される
ものではなく、本発明の技術的思想に基づく各種の変形
が可能である。Although the second embodiment based on the present invention has been specifically described above, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. is there.
【００８６】上記実施例では、活性領域ケイ素膜の下地
膜として主に窒化ケイ素膜を用いたが、その組成として
炭化ケイ素膜のような酸素を含まないものならその他の
膜でも同様の効果が得られるし、たとえ膜中に酸素が混
在していたとしてもその膜中酸素濃度が１５％以下な
ら、ほぼ問題はない。また、形成方法としても上記の反
応性スパッタリングやプラズマＣＶＤ法以外の方法も利
用できる。例えば高純度Ｓｉ3Ｎ4をターゲットとして用
いたスパッタリング法では、ほぼ理想的な膜組成が得ら
れ特に有効である。In the above embodiment, a silicon nitride film is mainly used as a base film of the active region silicon film. However, the same effect can be obtained by using other films such as a silicon carbide film as long as they do not contain oxygen. Even if oxygen is mixed in the film, there is almost no problem if the oxygen concentration in the film is 15% or less. Further, as a forming method, a method other than the above reactive sputtering or plasma CVD method can be used. For example, a sputtering method using high-purity Si 3 N 4 as a target is particularly effective because an almost ideal film composition is obtained.
【００８７】ａ−Ｓｉ膜の結晶化に際しては、ＸｅＣｌ
エキシマレ−ザ−を用いたが、それ以外の様々な強光照
射により結晶化された場合にも勿論、同様の効果があ
り、波長２４８ｎｍのＫｒＦエキシマレーザーや、波長
４８８ｎｍの連続発振Ａｒレーザーなどにおいても同様
である。When the a-Si film is crystallized, XeCl
Although an excimer laser was used, the same effect can be obtained, of course, when crystallized by irradiation with various other intense light, such as a KrF excimer laser having a wavelength of 248 nm or a continuous oscillation Ar laser having a wavelength of 488 nm. The same is true for
【００８８】また、上記第２実施例では、固相結晶成長
法としては、触媒元素を選択的に導入し、結晶化する方
法を用いたが、触媒元素をａ−Ｓｉ膜全面に導入する方
法もプロセス簡略化の面で有効である。また、触媒元素
を用いず通常の固相結晶成長法を用いても同様の効果が
得られる。上記第２実施例では、触媒元素であるニッケ
ルを微量導入する方法として、ａ−Ｓｉ膜表面に蒸着法
によりニッケル薄膜を形成する方法を採用した。しか
し、ａ−Ｓｉ膜成膜前に、基板表面にニッケルを導入
し、非晶質ケイ素膜下層よりニッケルを拡散させ結晶成
長を行わせる方法でもよい。即ち、結晶成長は非晶質ケ
イ素膜の上面側から行ってもよいし、下面側から行って
もよい。また、ニッケルの導入方法としても、その他、
様々な手法を用いることができる。例えば、ａ−Ｓｉ膜
表面にニッケル塩を溶かせた水溶液を塗布する方法、ニ
ッケル塩を溶かせる溶媒として、ＳＯＧ（スピンオング
ラス）材料を溶媒としてＳｉＯ2膜より拡散させる方法
も有効であるし、スパッタリング法やメッキ法により薄
膜形成する方法や、イオンドーピング法により直接導入
する方法なども利用できる。さらに、結晶化を助長する
不純物金属元素としては、ニッケル以外にコバルト、パ
ラジウム、白金、銅、銀、金、インジウム、スズ、アル
ミニウム、アンチモンを用いても効果が得られる。In the second embodiment, the solid-phase crystal growth method employs a method of selectively introducing a catalyst element and crystallization, but a method of introducing the catalyst element over the entire surface of the a-Si film. This is also effective in simplifying the process. The same effect can be obtained by using a normal solid crystal growth method without using a catalytic element. In the second embodiment, as a method for introducing a trace amount of nickel as a catalyst element, a method of forming a nickel thin film on the surface of an a-Si film by a vapor deposition method is employed. However, a method may be adopted in which nickel is introduced into the substrate surface before the a-Si film is formed, and nickel is diffused from the lower layer of the amorphous silicon film to perform crystal growth. That is, crystal growth may be performed from the upper surface side or the lower surface side of the amorphous silicon film. In addition, as a method for introducing nickel,
Various approaches can be used. For example, a method of applying an aqueous solution in which a nickel salt is dissolved on the surface of an a-Si film, a method in which an SOG (spin-on-glass) material is used as a solvent for dissolving the nickel salt, and a method in which the nickel salt is diffused from the SiO 2 film are also effective. A method of forming a thin film by a method or a plating method, a method of directly introducing a thin film by an ion doping method, and the like can also be used. Further, as an impurity metal element that promotes crystallization, an effect can be obtained by using cobalt, palladium, platinum, copper, silver, gold, indium, tin, aluminum, and antimony in addition to nickel.
【００８９】さらに、本発明の応用としては、液晶表示
用のアクティブマトリクス型基板以外に、例えば、密着
型イメージセンサー、ドライバー内蔵型のサーマルヘッ
ド、有機系ＥＬ等を発光素子としたドライバー内蔵型の
光書き込み素子や表示素子、三次元ＩＣ等が考えられ
る。本発明を用いることで、これらの素子の高速、高解
像度化等の高性能化が実現される。さらに本発明は、上
述の実施例で説明したＭＯＳ型トランジスタに限らず、
結晶性半導体を素子材としたバイポーラトランジスタや
静電誘導トランジスタをはじめとして幅広く半導体プロ
セス全般に応用することができる。Further, as an application of the present invention, in addition to an active matrix type substrate for liquid crystal display, for example, a contact type image sensor, a thermal head with a built-in driver, a driver built-in type using an organic EL as a light emitting element, etc. An optical writing element, a display element, a three-dimensional IC, and the like can be considered. By using the present invention, high performance such as high speed and high resolution of these elements is realized. Further, the present invention is not limited to the MOS transistors described in the above embodiments,
It can be widely applied to all semiconductor processes including a bipolar transistor and an electrostatic induction transistor using a crystalline semiconductor as an element material.
【００９０】[0090]
【発明の効果】本発明を用いることにより、エネルギー
ビーム照射による溶融固化過程にて結晶化された結晶性
ケイ素膜を素子材料とする半導体装置全般において、従
来の問題点を解決でき、高性能で且つ信頼性、安定性の
高く、また、複数の素子間の特性均一性が良好な薄膜半
導体装置を実現することができる。特に液晶表示装置に
おいては、パネル内において個々のＴＦＴの特性を均一
化でき、レーザー順次走査に起因する表示不良のない高
表示レベルな液晶表示装置が得られる。さらに、薄膜集
積回路を構成するＴＦＴにおいては、要求される高性能
で且つ高信頼性を満足し、特にＮ型ＴＦＴとＰ型ＴＦＴ
を有するＣＭＯＳ回路では、閾値電圧ＶTHの絶対値をほ
ぼ同程度にできるため、従来必要であったチャネルドー
プなどの閾値電圧ＶTHのコントロールプロセスを行う必
要がなくなる。By using the present invention, the conventional problems can be solved in general semiconductor devices using a crystalline silicon film crystallized in a melting and solidifying process by energy beam irradiation as an element material, and high performance can be achieved. In addition, it is possible to realize a thin film semiconductor device having high reliability and stability and excellent uniformity of characteristics among a plurality of elements. In particular, in the case of a liquid crystal display device, the characteristics of individual TFTs can be made uniform within a panel, and a liquid crystal display device with a high display level free from display defects caused by laser sequential scanning can be obtained. Further, the TFTs constituting the thin film integrated circuit satisfy the required high performance and high reliability. In particular, N-type TFTs and P-type TFTs are required.
With a CMOS circuit having, since it almost as the absolute value of the threshold voltage V TH, there is no need to perform the control process of the threshold voltage V TH, such as conventionally required channel doping.
【００９１】そして、同一基板上にアクティブマトリク
ス部と周辺駆動回路部を構成するフルドライバモノリシ
ック型のアクティブマトリクス基板を簡便な製造プロセ
スにて実現でき、モジュールのコンパクト化、高性能
化、低コスト化が図れる。Further, a full driver monolithic active matrix substrate constituting an active matrix portion and a peripheral drive circuit portion on the same substrate can be realized by a simple manufacturing process, and the module can be made compact, high performance, and low cost. Can be achieved.
【図１】第１の実施例の作製工程を示す。FIG. 1 shows a manufacturing process of a first embodiment.
【図２】第２の実施例の概要を示す。FIG. 2 shows an outline of a second embodiment.
【図３】第２の実施例の作製工程を示す。FIG. 3 shows a manufacturing process of the second embodiment.
【図４】下地膜膜中酸素濃度とケイ素抵抗値との関係を
示す。FIG. 4 shows a relationship between an oxygen concentration in a base film and a silicon resistance value.
【図５】下地ＳｉＮX膜のＮＨ基濃度とケイ素抵抗値と
の関係を示す。FIG. 5 shows the relationship between the NH group concentration of the underlying SiN x film and the silicon resistance value.
１０１、２０１ ガラス基板 １０２、２０２ 下地膜 １０３、２０３ 非晶質ケイ素（ａ−
Ｓｉ）膜 ２０４ マスク ２０５ 触媒元素 ２０６ 矢印 １０７、２０７ レーザー光 １０８、２０８ 島状の結晶性ケイ素
膜 １０９、２０９ ゲート絶縁膜 １１０、２１０ ゲート電極 １１１ 酸化物層 １１２、２１２ レーザー光 １１３、２１３ チャネル領域 １１４、２１４ ソース領域 １１５、２１５ ドレイン領域 １１６、２１６ 層間絶縁膜 １１７ ソース電極 ２１７ ソース電極・配線 ２１８ ソースとドレイン電
極・配線 ２１９ ドレイン電極・配線 １２０ 画素電極 １２１ 画素ＴＦＴ ２２２ Ｎ型ＴＦＴ ２２３ Ｐ型ＴＦＴ101, 201 Glass substrate 102, 202 Underlayer 103, 203 Amorphous silicon (a-
Si) film 204 mask 205 catalytic element 206 arrow 107, 207 laser light 108, 208 island-shaped crystalline silicon film 109, 209 gate insulating film 110, 210 gate electrode 111 oxide layer 112, 212 laser light 113, 213 channel region 114, 214 Source region 115, 215 Drain region 116, 216 Interlayer insulating film 117 Source electrode 217 Source electrode / wiring 218 Source and drain electrode / wiring 219 Drain electrode / wiring 120 Pixel electrode 121 Pixel TFT 222 N-type TFT 223 P-type TFT
Claims (16)
膜と接して成る、結晶性を有するケイ素膜を活性領域と
して構成された薄膜半導体装置において、 該活性領域は、エネルギービーム照射による溶融固化過
程にて結晶化された結晶性ケイ素膜であり、前記下地膜
は、組成的に酸素を含まない絶縁膜であることを特徴と
する半導体装置。1. A thin-film semiconductor device comprising a crystalline silicon film formed on a substrate and in contact with an insulating base film as an active region, wherein the active region is melted by irradiation with an energy beam. A semiconductor device, which is a crystalline silicon film crystallized in a solidification process, and wherein the base film is an insulating film that does not contain oxygen in composition.
下となる絶縁膜であることを特徴とする前記請求項１記
載の半導体装置。2. The semiconductor device according to claim 1, wherein the underlying film is an insulating film in which the oxygen concentration in the film is 15% or less.
膜と接して成る、結晶性を有するケイ素膜に構成された
複数の薄膜トランジスタよりなる半導体装置において、 該複数の薄膜トランジスタのチャネル領域は、パルスレ
ーザー光の順次走査照射により結晶化された結晶性ケイ
素膜よりなり、該チャネル領域と接して下層に形成され
た下地膜は、組成的に酸素を含まない絶縁膜であること
を特徴とする半導体装置。3. A semiconductor device comprising a plurality of thin film transistors formed on a crystalline silicon film and formed on a substrate and in contact with an insulating base film, wherein a channel region of the plurality of thin film transistors is A base film formed of a crystalline silicon film crystallized by sequential scanning irradiation of a pulsed laser beam and formed as a lower layer in contact with the channel region is an insulating film that does not contain oxygen in composition. Semiconductor device.
下となる絶縁膜であることを特徴とする前記請求項３記
載の半導体装置。4. The semiconductor device according to claim 3, wherein said under film is an insulating film having an oxygen concentration of 15% or less.
極を有するアクティブマトリクス基板にて、各画素電極
に接続されてなる画素スイッチング用の薄膜トランジス
タであることを特徴とする前記請求項３記載の半導体装
置。5. The semiconductor device according to claim 3, wherein the plurality of thin film transistors are pixel switching thin film transistors connected to respective pixel electrodes on an active matrix substrate having the pixel electrodes.
ことを特徴とする前記請求項１あるいは３記載の半導体
装置。6. The semiconductor device according to claim 1, wherein a main component of the base film is SiN x .
度が、６×１０21個／ｃｍ3以下であることを特徴とす
る前記請求項６記載の半導体装置。7. The semiconductor device according to claim 6, wherein the concentration of NH groups contained in the SiN x in the film is not more than 6 × 10 21 / cm 3 .
膜よりなる下地膜を形成する工程と、 該絶縁膜上にケイ素膜を形成する工程と、 該ケイ素膜にエネルギービームを照射し、溶融固化過程
において結晶化させる工程と、 該ケイ素膜を活性領域に用いて、薄膜半導体装置を完成
させる工程と、 を少なくとも有することを特徴とする半導体装置の製造
方法。8. A step of forming a base film made of an insulating film compositionally free of oxygen on a substrate, a step of forming a silicon film on the insulating film, and irradiating the silicon film with an energy beam. A process of crystallizing in a melt-solidification process; and a step of using a silicon film as an active region to complete a thin-film semiconductor device.
１５％以下となるようにして行うことを特徴とする前記
請求項８記載の半導体装置の製造方法。9. The method for manufacturing a semiconductor device according to claim 8, wherein the formation of the base film is performed so that the oxygen concentration in the film is 15% or less.
り形成されたＳｉＮXであることを特徴とする前記請求
項８記載の半導体装置の製造方法。10. The method of manufacturing a semiconductor device according to claim 8, wherein said base film is SiN x formed by a sputtering method.
れ、その後の加熱処理により緻密化されたＳｉＮXであ
ることを特徴とする前記請求項８記載の半導体装置の製
造方法。11. The method of manufacturing a semiconductor device according to claim 8, wherein the underlayer is formed of SiN x formed by a CVD method and densified by a subsequent heat treatment.
し、加熱することにより固相状態において結晶化させる
工程と、 該結晶化されたケイ素膜に対し、エネルギービームを照
射して溶融固化させることで、該ケイ素膜を再結晶化す
る工程と、 を少なくとも有することを特徴とする前記請求項８記載
の半導体装置の製造方法。12. A step of forming an amorphous silicon film on the base film and crystallizing the amorphous silicon film in a solid state by heating, and irradiating the crystallized silicon film with an energy beam for melting. The method of manufacturing a semiconductor device according to claim 8, further comprising: recrystallizing the silicon film by solidifying.
より固相状態において結晶化させる工程は、該非晶質ケ
イ素膜に、その結晶化を助長する触媒元素を導入した
後、行われることを特徴とする前記請求項１３記載の半
導体装置の製造方法。13. The step of crystallizing the amorphous silicon film in a solid phase state by heating the amorphous silicon film after introducing a catalytic element that promotes the crystallization into the amorphous silicon film. 14. The method for manufacturing a semiconductor device according to claim 13, wherein:
より固相状態において結晶化させる工程は、該非晶質ケ
イ素膜に、その結晶化を助長する触媒元素を選択的に導
入し、加熱処理により、該触媒元素が選択的に導入され
た領域から、その周辺部へと横方向に結晶成長させるこ
とにより行われることを特徴とする前記請求項１３記載
の半導体装置の製造方法。14. The step of crystallizing the amorphous silicon film in a solid phase state by heating the amorphous silicon film, wherein a catalytic element for promoting the crystallization is selectively introduced into the amorphous silicon film. 14. The method of manufacturing a semiconductor device according to claim 13, wherein the method is performed by laterally growing a crystal from a region into which the catalytic element is selectively introduced to a peripheral portion thereof.
ｎｍ以下のエキシマレーザー光であって、ケイ素膜に照
射されるエネルギー密度が２５０〜４００ｍＪ／ｃｍ2
のパルスレーザーであることを特徴とする前記請求項８
記載の半導体装置の製造方法。15. The method according to claim 15, wherein the energy beam has a wavelength of 400.
excimer laser light having a wavelength of 250 nm to 400 mJ / cm 2.
9. The pulse laser according to claim 8, wherein
The manufacturing method of the semiconductor device described in the above.
ザー光であって、そのビーム形状がケイ素膜表面の照射
面において長尺形状となるように設計されており、該ビ
ーム形状の長尺方向に対して垂直方向に順次走査するこ
とで、複数の半導体素子の活性領域を同時に結晶化する
ことを特徴とする前記請求項８記載の半導体装置の製造
方法。16. The energy beam is an excimer laser beam, the beam shape of which is designed to be elongated on the irradiation surface of the silicon film surface, and perpendicular to the longitudinal direction of the beam shape. 9. The method according to claim 8, wherein the active regions of the plurality of semiconductor elements are simultaneously crystallized by sequentially scanning in the direction.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33258496A JP3377160B2 (en) | 1996-12-13 | 1996-12-13 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33258496A JP3377160B2 (en) | 1996-12-13 | 1996-12-13 | Semiconductor device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10173196A true JPH10173196A (en) | 1998-06-26 |
| JP3377160B2 JP3377160B2 (en) | 2003-02-17 |
Family
ID=18256574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33258496A Expired - Fee Related JP3377160B2 (en) | 1996-12-13 | 1996-12-13 | Semiconductor device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377160B2 (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| JP2004047410A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2004047411A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP2007288173A (en) * | 2006-03-20 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | Crystalline semiconductor film, semiconductor device and manufacturing method of these |
| JP2011061227A (en) * | 1998-10-06 | 2011-03-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JP2013239759A (en) * | 2002-05-17 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US10516010B2 (en) | 2001-11-09 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
-
1996
- 1996-12-13 JP JP33258496A patent/JP3377160B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011061227A (en) * | 1998-10-06 | 2011-03-24 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US7297982B2 (en) | 1999-01-11 | 2007-11-20 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6512247B1 (en) | 1999-01-11 | 2003-01-28 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6274888B1 (en) | 1999-01-11 | 2001-08-14 | Hitachi, Ltd | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| US6965122B2 (en) | 1999-01-11 | 2005-11-15 | Hitachi, Ltd. | Semiconductor device including a TFT having large-grain polycrystalline active layer, LCD employing the same and method of fabricating them |
| JP2007048758A (en) * | 1999-06-04 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electrooptical device |
| JP2007066912A (en) * | 1999-06-04 | 2007-03-15 | Semiconductor Energy Lab Co Ltd | Method for manufacturing electro-optical device |
| JP4532452B2 (en) * | 1999-06-04 | 2010-08-25 | 株式会社半導体エネルギー研究所 | Electro-optic device |
| US8890172B2 (en) | 1999-06-04 | 2014-11-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| US9293726B2 (en) | 1999-06-04 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing an electro-optical device |
| JP2004047411A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| JP2004047410A (en) * | 2001-11-09 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method thereof |
| US10516010B2 (en) | 2001-11-09 | 2019-12-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting apparatus and method for manufacturing the same |
| JP2013239759A (en) * | 2002-05-17 | 2013-11-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US8866144B2 (en) | 2002-05-17 | 2014-10-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device having silicon nitride film |
| JP2015005779A (en) * | 2002-05-17 | 2015-01-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| JP2007288173A (en) * | 2006-03-20 | 2007-11-01 | Semiconductor Energy Lab Co Ltd | Crystalline semiconductor film, semiconductor device and manufacturing method of these |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3377160B2 (en) | 2003-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5936291A (en) | Thin film transistor and method for fabricating the same | |
| JP3138169B2 (en) | Method for manufacturing semiconductor device | |
| JP3389022B2 (en) | Semiconductor device | |
| JP3432187B2 (en) | Method for manufacturing semiconductor device | |
| JP3715848B2 (en) | Manufacturing method of semiconductor device | |
| JPWO2006038351A1 (en) | Crystalline semiconductor film and manufacturing method thereof | |
| JP3317482B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3377160B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3319963B2 (en) | Method for manufacturing semiconductor device | |
| JP3927756B2 (en) | Manufacturing method of semiconductor device | |
| JP3981532B2 (en) | Manufacturing method of semiconductor device | |
| JP2003100629A (en) | Semiconductor device and manufacturing method thereof | |
| JP3107345B2 (en) | Method for manufacturing semiconductor device | |
| JP3357798B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3392325B2 (en) | Liquid crystal display | |
| JP3338756B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3204489B2 (en) | Method for manufacturing semiconductor device | |
| JP3403927B2 (en) | Method for manufacturing semiconductor device | |
| JP3192555B2 (en) | Method for manufacturing semiconductor device | |
| JP2002280560A (en) | Manufacturing method for semiconductor element, semiconductor element manufactured by the same manufacturing method, and semiconductor device | |
| JPH08148425A (en) | Semiconductor device and manufacture thereof | |
| JP3859516B2 (en) | Manufacturing method of semiconductor device | |
| JP3227392B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3626073B2 (en) | Semiconductor device manufacturing method | |
| JP3392677B2 (en) | Semiconductor thin film, semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071206 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |