KR100209335B1 - 메모리셀 스트레스 인가 장치 - Google Patents

Abstract

비트라인쌍에 접속되며 워드라인의 선택에 응답하여 상기 비트라인쌍으로부터의 데이터를 저장 하거나 출력하는 다수의 메모리셀들로 구성된 다수의 메모리셀 어레이를 구비한 반도체 메모리 장치의 웨이퍼 번-인 회로에 관한 것으로, 특히 웨이퍼 번-인의 초기 데이터를 고속으로 실행하여 바이트/워드 와이등과 같은 반도체 메모리 장치의 웨이퍼 테스트를 고속으로 수행하도록 하는 웨이퍼 번-인 장치에 관한 것이다. 상기의 웨이퍼 번-인 회로는 센싱인에이블신호의 활성화에 응답하여 상기 다수의 비트라인쌍의 전위를 각각 증폭하는 다수의 센스앰프들과, 상기 다수의 메모리셀 어레이의 비트라인쌍들과 상기 메모리셀 어레이에 근접하여 위치된 입출력라인쌍의 사이에 각각 접속되어 있으며 다수의 컬럼선택라인의 활성화에 응답하여 상기 입출력라인쌍과 상기 비트라인쌍을 접속하는 다수의 컬럼선택게이팅수단과, 상기 테스트 모드 제어신호의 입력에 응답하여 상기 다수의 컬럼선택라인을 활성화시키는 컬럼라인선택수단과, 상기 테스트 모드 제어신호의 입력에 응답하여 데이터패드로 입력되는 데이터를 상기 다수의 입력라인쌍들로 전송하는 데이터전송수단과, 상기 테스트 모드제어신호를 소정 지연하여 상기 다수의 센스앰프를 인에이블 시키는 센스앰프 제어신호 발생수단으로 포함하여 구성된다.

Description

메모리셀 스트레스 인가 장치

제1도는 종래의 기술에 의한 웨이퍼 번-인 테스트 회로의 개락적 구성을 보이는 도면.

제2도는 본 발명의 실시예에 따른 웨이퍼 번-인 테스트 회로의 구성을 나타내는 도면.

제3도는 제2도에 따른 웨이퍼 번-인 동작 타이밍도.

본 발명은 반도체 메모리 장치의 웨이퍼 번-인(Wafer Burn-in : 이하 WBI이라 칭함)회로에 관한 것으로, 특히 WBI을 고속으로 수행할 수 있도록 한 반도체 메모리 장치의 메모리셀 스트레스 인가 장치에 관한 것이다.

통상적인 반도체 장치는 웨이퍼 공정을 통해 제조되는 집적회로로서, 칩내부 회로들의 신뢰성을 검사하기 위하여 각종 테스트가 실행된다. 이러한 신뢰성 테스트는 크게 칩의 팩키지(Package) 공전전(前)에 실행되는 웨이퍼 테스트와 팩키지 공정후(後)에 실행되는 팩키지 테스트로 구별되며, 이런 테스트의 종류는 이미 이 기술 분야에서 잘알려져 있다. 상기와 같은 WBI는 메모리셀의 신뢰성을 테스트하기 위한 것으로 메모리셀에 스트레스전압 Vs(Voltage for stress)를 인가하여 메모리셀의 결함여부를 스크린한다. 상기와 같은 WBI는 테스트의 시간의 단축을 위하여 여러 개의 메모리칩을 동시에 웨이퍼 테스트하게 된다. 웨이퍼상에 제조된 메모리칩에 신호를 전달하기 위해 각각의 메모리칩당 프로브카드(Probe card)를 장착하여 테스트 장비에서 발생되는 테스트 관련 정보의 신호들을 칩의 패드를 통해 칩 내부로 전달되게 하며, 이러한 것은 이분야에서 이미 잘 알려진 기술이다. 이때, 웨이퍼 테스트 장비에서 메모리칩으로 전달될 수 있는 신호의 개수와 프로브 카드에서의 테스트핀의 개수가 한정되어 있음은 주지의 사실이다.

따라서, 메모리칩을 WBI시 칩으로 공급하여야 할 신호의 개수가 많으면 많을수록 한번에 테스트할 수 있는 메모리칩의 개수가 제한됨을 알 수 있다. 또한, 대다수의 WBI은 메모리셀에 0 혹은 1 상태의 데이터를 기록하여 메모리셀에 초기 데이터를 설정하여 테스트를 진행 시킴으로써 셀을 지정하는 어드레스신호의 입력이 요구되며, 정상적인 데이터의 기록동작을 위해서는 데이터의 입력이 요구된다. 따라서, WBI시에는 외부로부터 적어도 셀을 지정하기 위한 어드레스와 셀의 초기 데이터를 설정하기 위한 데이터의 입력이 요구됨을 알 수 있다.

상기와 같은 WBI모드장치의 회로의 일예로는 1993년 발행된 IEDM의 639면 내지 642면에 기재된 Wafer Burn-In Techology for DRAM's를 들수 있다. 상기와 같은 WBI 모드 장치는 메모리셀에 스트레스전압 Vs를 인가하여 웨이퍼 상의 반도체 메모리 장치내의 메모리셀을 테스트하는 것으로, 이는 제1도에 도시된 바와 같다.

제1도는 종래의 기술에 의한 WBI모드 장치의 개략적인 도면을 나타낸다. 제1도를 참조하면, 비트라인쌍(이기술 분야에서는 컬럼라인이라고도 함) BL/BLB중 하나의 비트라인에 드레인(혹은 소오스)가 접속된 전송트랜지스터 12 및 상기 전송 트랜지스터 12의 소오스(혹은 드레인)과 플레이트 전압 Vp사이에 접속된 스토리지 캐패시터 14로 구성된 다수의 메모리셀들과, 상기 메모리셀들의 전송트랜지스터 12의 게이트에 접속된 다수의 워드라인 WLi(여기서 I는 0,1,2,3,...n등의 정수)을 선택하는 워드라인 드라이버 14와, 상기 다수의 워드라인 WLi와 스트레스전압 Vs의 사이에 드레인-소오스의 채널이 각각 접속되며 게이트들이 제어전압 Vg에 접속된 워드라인 제어트랜지스터들 18로 구성되어 있다. 여기서, 미설명 부호 20은 비트라인 센스앰프로서, 상기 비트라인쌍 BL/BLB의 전위차를 감지증폭하여 데이터의 레벨을 센싱한다. 상기와 같은 WBI 모드 장치의 WBI동작을 살피면 하기와 같다.

지금 WBI 모드로 진입을 나타내는 스트레스전압 Vs가 별도의 테스트 패드로부터 공급되면, 제어전압 Vg를 게이트로 입력하는 제어트랜지스터들 18이 모두 턴온되어 드레인으로 입력되는 스트레스전압 Vs를 각각의 워드라인 WLi로 공급하여 칩내의 모든 워드라인을 강제로 인에이블 시킨다. 이때, 상기의 스트레스전압 Vs는 워드라인 WLi(로우라인)의 레벨을 결정하는 전압으로서 제어전압 Vg와 같이 테스트 패드를 통하여 칩내부로 공급되는 것이다. 이후, 메모리칩 동작은 비트라인쌍 BL/BLB(컬럼라인쌍)를 프리차아지하는 등화회로(도시하지 않았음)를 강제로 디스에이블 시키고 센싱동작을 개시한다. 따라서, 상기와 같은 동작에 의해 칩내의 모든 메모리셀의 스토리지 캐패시터 14에 바이어스가 공급됨으로써 전압 스트레스에 의한 신뢰성 테스트가 이루어진다.

상기한 바와 같이 테스트 패드를 통해 메모리셀에 스트레스를 인가하는 경우, 메모리셀에 초기 데이터를 저장하는 방법에 있어서 제1도와 같은 구성을 갖는 종래의 WBI 모드 장치는 적지 않은 문제점을 야기 시킨다. 즉, WBI는 전술한 바와 같이 웨이퍼 테스트시 테스트 신호가 공급되어야 할 패드, 예를 들면, 스트레스 전압 Vs, 제어전압 Vg, 어드레스, 데이터 등의 신호들이 많을수록 테스트 시간이 증가함으로써 X8, X16등의 바이트/워드 와이드(Byte/word wide)와 같이 데이터 입출력 터미널이 많은 메모리 칩을 웨이퍼 테스트하는 경우 WBI시 소요되는 프로브의 핀의 수는 X1, X4등의 제품 보다 훨씬 많아져 결과적으로는 테스트 장비에서 수용할 수 있는 채널수를 상회하게 되어 테스트가 불가능하게되는 문제점이 발생한다.

상기와 같은 테스트 핀의 제약조건을 해소하기 위해서 초기 데이터를 메모리셀에 기록하는 기록단계를 거치지 않고 바로 메모리셀에 스트레스를 인가할 수 있으나, 이 경우 셀의 초기 데이터의 상태를 알지 못하는 상태에서 스트레스가 인가됨으로써 데이터 토폴로지(Data topology : 데이터의 0 or 1)에 따른 테스트 결함(test fail)을 정확히 검출할 수 없는 문제가 발생하여 올바른 웨이퍼 테스트를 할 수 없게 된다.

테스트 결함은 주로 싱글비트와 로우 및 컬럼라인간의 단락에 의해 발생되는 브리지 형태의 결함이 주종을 이루고 있는데, 이와 같은 브리지 형태의 결함은 이웃하는 메모리셀(혹은 컬럼라인)들간의 상호 데이터가 서로 달라야 테스트시 불량칩을 선별하여 스크린 할 수 있다. 이웃하는 메모리셀간의 데이터가 서로 같은 경우 센싱 동작에 의해 셀들간의 데이터가 계속 유지됨으로써 페일셀이라 하더라도 정상적인 셀에 의해 데이터가 보존되어 결함으로 스크린이 불가능하기 때문이다. 따라서, 완전한 WBI모드를 구현하기 위해서는 기록동작을 통해 셀의 초기 데이터를 제어할 수 있어야 한다.

따라서, 본 발명의 목적은 WBI의 테스트 효율을 향상시킬 수 있는 반도체 메모리 장치를 제공함에 있다.

본 발명의 다른 목적은 WBI시 메모리셀의 신뢰성 테스트 시간을 감축할 수 있는 WBI모드 장치를 제공함에 있다.

본 발명의 또다른 목적은 WBI시 테스트 패드의 증가 없이 다수의 메모리셀에 초기 데이터를 고속으로 기록할 수 있는 반도체 메모리 장치의 셀 스트레스 인가 장치를 제공함에 있다.

본 발명의 또다른 목적은 바이트/워드 와이드 등의 반도체 칩을 WBI시 메모리셀내의 초기 데이터 설정을 고속으로 실행하여 웨이퍼 테스트를 고속으로 실행할 수 있는 반도체 메모리 장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은, 비트라인쌍에 접속되며 워드라인의 선택에 응답하여 상기 비트라인쌍으로부터의 데이터를 저장하거나 출력하는 다수의 메모리셀들로 구성된 다수의 메모리셀 어레이를 구비한 반도체 메모리 장치에 있어서, 센싱인에이블신호의 활성화에 응답하여 상기 다수의 비트라인쌍의 전위를 각각 증폭하는 다수의 센스앰프들과, 상기 다수의 메모리셀 어레이의 비트라인쌍들과 상기 메모리셀 어레이에 근접하여 위치된 입출력라인쌍의 사이에 각각 접속되어 있으며 다수의 컬럼선택라인의 활성화에 응답하여 상기 입출력라인쌍과 상기 비트라인쌍을 접속하는 다수의 컬럼선택게이팅수단과, 외부로부터 입력되는 테스트 모드 제어신호의 활성화에 응답하여 상기 다수의 컬럼선택라인을 동시에 활성화시키는 컬럼라인선택수단과, 상기 테스트 모드 제어신호의 입력에 응답하여 데이터패드로 입력되는 데이터를 상기 다수의 입출력라인쌍들로 전송하는 데이터전송수단과, 상기 테스트 모드제어신호를 소정지연하여 상기 다수의 센스앰프를 인에이블시키는 센스앰프 제어신호 발생수단으로 구성함을 특징으로 한다.

이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명의 실시예에 관한 도면에서 전술한 도면상의 구성요소와 실질적으로 동일한 구성과 기능을 가진 것들에는 그것들과 동일한 참조부호를 사용할 것이다.

제2도는 본 발명에 따른 웨이퍼 번-인 테스트 회로의 구성을 나타내는 도면으로서, 이는 하나의 데이터입력패드 DIN으로 입력되는 셀의 초기 데이터를 WBI모드 제어신호의 입력에 의해 메모리셀 어레이내의 다수의 메모리셀에 기록하는 회로가 도시되어 있다.

제3도는 제2도에 따른 웨이퍼 번-인 동작 타이밍도로서, 이는 WBI모드시 하나의 데이터 입력패드 DIN으로 입력되는 데이터를 다수의 메모리셀 어레이 22내의 메모리셀으로 공급하여 기록하는 과정을 도시한 동작 타이밍도이다.

이하 본 발명에 따라 구성된 제2도의 동작을 첨부한 제3도의 동작을 참조하여 상세히 설명한다.

지금, 제3도의 타이밍도에 도시되어된 바와 같은 스트레스전압 Vs와 제어전압 Vg들이 외부로부터 입력되어 제2도에 도시된 패드들로 각각 공급되면, 메모리칩내의 전메모리셀 어레이 22의 워드라인 WLi가 상기 제어전압 Vg에 의해 인에이블되기 시작한다. 이와 같이 워드라인 WLi가 인에이블되는 구성은 제1도와 같은 회로에 의해 실행된다.

상기와 같이 메모리셀 어레이 22내의 위들라인 WLi가 인에이블되는 상태에서 WBIM 패드에 WBI모드 제어신호가 제3도와 같이 하이로 활성화되면, 이는 데이터입력버퍼 34의 입력노드와 상기 데이터 패드 DIN의 사이에 접속된 엔모오스 트랜지스터 32의 게이트로 입력됨과 동시에 기록제어회로 24, 지연회로 26, 등화제어회로 28 및 프리디코더 컬럼 버퍼 30들로 각각 입력된다.

이때, 상기 엔모오스 트랜지스터 32는 상기 WBI모드 제어신호의 하이 상태의 활성화에 의해 턴온되어 데이터 패드 DIN으로 입력되는 데이터를 각각의 데이터입력버퍼 34로 공급한다. 또한, 상기 등화제어회로 28은 상기 WBIM으로 입력되는 하이 상태의 WBI모드 제어신호에 응답하여 제3도와 같이 로우로 천이되는 등화제어신호 P5를 각각의 비트라인쌍 BLi/BLBi에 접속된 등화회로 48들로 공급하여 비트라인쌍의 프리차이지 및 등화 동작을 중지시킨다.

그리고, 프리디코더 컬럼버퍼 30는 상기와 같이 하이로 활성화되는 WBI모드 제어신호에 응답하여 복수개의 컬럼선택라인 CSLi를 동시에 활성화 시킬 수 있는 컬럼선택제어신호 P4를 발생하여 컬럼디코더 42로 공급한다. 상기 컬럼디코더 42는 상기 프리디코더 컬럼버퍼 30으로부터 제3도와 같이 출력되는 컬럼선택제어신호 P4의 활성화에 응답하여 복수개의 컬럼선택라인 CSLi(본 발명의 예에서는 제2도의 CSL0, C니1, CS2의 신호)를 제3도와 같이 활성화 시킨다. 이때, 사익 컬럼 디코더 42는 상기 컬럼선택제어신호 P4에 의해 복수개의 어드레스가 무효화(Don't care)되도록 설정되어야 한다.

상기와 같이 컬럼디코더 42로부터 출력되는 컬럼선택라인 CSLi가 활성화되면 이에 게이트가 접속된 컬럼선택게이트 44들이 모두 턴온된다. 이와 같은 동작에 의해 입출력라인쌍 IOi/IOBi와 비트라인쌍 BLi/BLBi의 사이에 접속된 다수의 컬럼선택게이트 44들이 턴온되면 입출력 드라이버 38의 출력이 상기 입출력라인쌍 IOi/IOBi 및 상기 컬럼선택게이트 44의 드레인-소오스간의 채널을 통하여 비트라인쌍 BLi/BLBi으로 바로 전달될 수 있게 된다.

한편, 상기와 같은 상태에서 기록제어회로 24는 입력되는 WBI모드 제어신호에 응답하여 제3도와 같은 데이터 입력 제어신호 P0와 데이터 드라이버 제어신호 P1를 발생하여 출력한다. 상기 데이터 입력 제어신호 P0는 데이터입력버퍼 34의 제어단자로 공급되며, 상기 데이터 드라이버 제어신호 P1은 데이터 입출력 드라이버 36의 제어단자로 공급된다. 상기 데이터입력버퍼 34는 상기 제3도와 같이 하이로 천이되는 데이터 입력제어신호 P0에 의해 인에이블되어 엔모오스 트랜지스터 32를 통해 입력되는 데이터를 각각의 출력노드에 접속된 복수의 데이터 입출력 드라이버 36로 공급한다.

상기 복수의 데이터 입출력 드라이버 36들 각각은 메모리셀 어레이 22들이 정상적인 리이드/라이트 동작을 하는 동안에는 독립적으로 동작하지만 스트레스 모드, 즉, WBI모드로 진입하여 데이터 드라이버 제어신호 P1이 하이의 상태로 활성화되면 하나의 데이터입력버퍼 34의 출력을 복수의 데이터 입출력 드라이버 36들이 내부의 스위칭 로직을 통해 공유하게 된다. 본 발명의 제2도에서는 2개의 데이터 입출력 드라이버가 하나의 데이터입력버퍼 34를 공유하도록 구성된 예를 보이고 있다. 상기 데이터 입출력 드라이버 36의 출력은 각각의 입출력 드라이버 38를 통해 각각의 입출력라인쌍 IOi/IOBi로 전송된다.

상기와 같은 상태에서, 입출력라인쌍 IOi/IOBi과 비트라인쌍 BLi/BLBi의 사이에 접속된 모든 컬럼선택게이트 44들은 제3도와 같이 동작되는 컬럼디코더 42의 출력에 의해 모두 턴온된 상태로 있으므로, 상기 입출력라인쌍 IOi/IOBi로 전송되는 외부의 데이터 입력은 곧 제3도와 같이 비트라인쌍 BLi/BLBi로 전위 전개되어 된다. 이때, 모든 메모리셀 어레이 22내의 모든 워드라인 WLi는 제1도와 같은 스트레스 테스트 회로에 의해 인에이블된 상태로 있기 때문에 상기와 같이 비트라인쌍 BLi/BLBi로 전위 전개되는 데이터 신호들은 메모리셀의 스토리지 캐패시터에 저장된다. 그리고, 상기 비트라인쌍 BLi/BLBi로 전위전개된 데이터 신호들, 예를 들면, 비트라인 BLi와 상보비트라인 BLBi의 전위차는 비트라인쌍 BLi/BLBi의 사이에 접속된 비트라인 센스앰프 46의 동작에 의해 감지증폭, 즉 디벨로브(Develop)됨으로서 셀 스트레스 모드로 진입된다.

상기 센스앰프 46들은 센스앰프 제어회로 40로부터 출력되는 센스앰프 인에이블신호 P3의 활성화에 의해 실행되는데, 이는 WBIM의 패드로 입력되는 WBI모드 제어신호를 지연회로 26가 제3도와 같이 소정 지연하여 출력시에 인에이블된다. 이와 같이 센스앰프 인에이블신호 P3를 지연하여 센스앰프 46로 공급하는 이유는 WBI모드 제어신호의 활성화에 응답하여 데이터패드 DIN의 데이터가 입출력라인쌍 IOi/IOBi까지 전달될 때 비트라인쌍 BLi/BLBi를 드라이브하는 센스앰프를 디스에이블함으로서 전체 비트라인쌍 BLi/BLBid에 대하 입출력 드라인버 38와 센스앰프 46가 대치되는 현상을 제거하기 위함이다. 따라서, 상기와 같은 동작에 의해 X16의 바이트/워드 와이드 DRAM의 경우, 정상동작시에는 16개의 데이터 패드가 필요로하는 반면 WBI시에는 하나의 데이터패드로서 16개의 입출력라인쌍 IOi/IOBi에 데이터를 기록데이터를 전송할 수 있음을 알 수 있다.

상기한 바와 같이 제2도와 같이 구성된 회로는 정상적인 동작에 비교하여 볼 때, WBI모드는 한번에 복수의 메모리셀에 데이터 기록동작을 한다. 그러므로, 정상적인 기록동작과 비교하여 볼 때 다수의 어드레스 핀 및 데이터 입출력핀을 개수를 상당히 감소시킬 수 있음을 알 수 있어 WBI시 핀의 제약을 크게 벗어날 수 있게 된다. 또한, 상기 제2도의 구성에 따른 기록동작은 이웃하는 컬럼라인간(비트라인)간의 데이터를 서로 상이하게 되도록 하는 제어를 용이하게 할 수 있기 때문에 통상적으로 발생되는 테스트페일의 양상을 스크린 할 수 있다.

상술한 바와 같이 본 발명은 바이트/워드 와이드의 제품을 웨이퍼 테스트시, 하나의 데이터패드를 통해 다수의 메모리셀에 데이터를 고속으로 기록할 수 있어 테스트 페일의 양상을 신속하게 검출할 수 있고, 고집적, 고대역폭 제품의 웨이퍼테스 시간을 크게 단축함으로써 생산 수율을 향상시킬 수 있는 이점이 있다.

Claims (10)

1. 비트라인쌍에 접속되며 워드라인의 선택에 응답하여 상기 비트라인쌍으로부터의 데이터를 저장 하거나 출력하는 다수의 메모리셀들로 구성된 다수의 메모리셀 어레이를 구비한 반도체 메모리 장치에 있어서, 센싱인에이블신호의 활성화에 응답하여 상기 다수의 비트라인쌍의 전위를 각각 증폭하는 다수의 센스앰프들과, 상기 다수의 메모리셀 어레이의 비트라인쌍들과 상기 메모리셀 어레이에 근접하여 위치된 입출력라인쌍의 사이에 각각 접속되어 있으며 다수의 컬럼선택라인의 활성화에 응답하여 상기 입출력라인쌍과 상기 비트라인쌍을 접속하는 다수의 컬럼선택게이팅수단과, 외부로부터 입력되는 테스트 모드 제어신호의 활성화에 응다하여 상기 다수의 컬럼선택라인을 동시에 할성화시키는 컬럼라인선택수단과, 상기 테스트 모드 제어신호의 입력에 응답하여 데이터패드로 입력되는 데이터를 상기 다수의 입출력라인쌍들로 전송하는 데이터전송수단과, 상기 테스트 모드 제어신호를 소정 지연하여 상기 다수의 센스앰프를 인에이블시키는 센스앰프 제어신호 발생수단으로 구성함을 특징으로 하는 메모리셀 스트레스 인가 장치.
2. 제1항에 있어서, 상기 데이터전송수단은, 상기 웨이퍼 번-인을 위한 테스트 모드 제어신호의 활성화에 응답하여 데이터 입력제어신호 및 데이터 드라이버 제어신호를 발생하는 기록제어신호 발생수단과, 상기 데이터입력제어신호에 의해 인에이블되어 상기 데이터패드로 입력되는 데이터를 상기 다수의 입출력라인쌍들 각각에 출력노드가 접속된 다수의 데이터 입출력 드라이버들중 복수의 데이터 입출력 드라이버의 입력노드에 접속된 데이터 입력버퍼로 구성함을 특징으로 하는 메모리셀 스트레스 인가 장치.
3. 제2항에 있어서, 상기 데이터입력버퍼의 출력노드에 접속된 데이터 입출력 드라이버들은 상기 데이터 드라이버 제어신호에 응답하여 입력되는 데이터를 상기 컬럼선택게이팅 수단으로 공급함을 특징으로 하는 메모리셀 스트레스 인가 장치.
4. 제1항 내지 제3항중 어느 하나의 항에 있어서, 상기 웨이퍼 테스트 모드 제어신호의 입력에 응답하여 상기 비트라인쌍들 각각에 접속된 등화회로를 디스에이블하는 등화회로제어수단을 더 포함함을 특징으로 하는 메모리셀 스트레스 인가 장치.
5. 제2항에 있어서, 상기 데이터입력버퍼는 상기 데이터패드와 상기 데이터입력버퍼의 입력노드 사이에 드레인-소오스간의 채널이 접속되며, 게이트가 상기 웨이퍼 테스트 모드 제어신호 입력패드에 접속된 엔모오스 트랜지스터를 더 포함함을 특징으로 하는 메모리셀 스트레스 인가 장치.
6. 반도체 메모리 장치에 있어서, 비트라인쌍에 접속되며 워드라인의 선택에 응답하여 상기 비트라인쌍으로부터의 데이터를 저장 하거나 출력하는 다수의 메모리셀 및 스트레스전압의 입력에 응답하여 소정 레벨의 제어전압에 의해 상기 워드라인을 선택하는 워드라인선택기를 각각 가지는 다수의 메모리셀 어레이와, 상기 비트라인쌍들의 각각의 비트라인과 상보비트라인의 사이에 접속되며 센싱인에이블신호의 활성화에 응답하여 상기 비트라인쌍의 전위를 증폭하는 다수의 센스앰프들과, 상기 다수의 메모리셀 어레이의 비트라인쌍들과 상기 메모리셀 어레이에 근접하여 위치된 입출력라인쌍의 사이에 각각 접속되어 있으며 다수의 컬럼선택라인의 활성화에 응답하여 상기 입출력라인쌍과 상기 비트라인쌍을 접속하는 다수의 컬럼선택트랜지스터쌍과, 웨이퍼 테스트 모드제어신호의 입력에 응답하여 데이터 기록 제어신호 및 데이터전송제어신호를 순차적으로 발생하는 기록제어신호 발생회로와, 상기 데이터 기록 제어신호에 응답하여 데이터 패드상의 데이터를 입력하여 버퍼링 출력하는 데이터입력버퍼들과, 상기 데이터전송제어신호에 응답하여 상기 다수의 데이터입력버퍼들중 하나의 데이터입력버퍼로부터 출력되는 데이터를 상기 다수의 입출력라인중 복수의 입출력라인으로 전송하는 입출력드라이빙수단과, 상기 웨이퍼 테스트 모드제어신호의 입력에 응답하여 상기 다수의 컬럼선택라인을 동시에 활성화시키는 컬럼선택수단과, 상기 웨이퍼 테스트 모드제어신호의 입력을 소정지연하여 상기 센스앰프제어신호를 발생하는 센스앰프제어신호 발생수단으로 구성함을 특징으로 하는 메모리셀 스트레스 인가 장치.
7. 제6항에 있어서, 상기 데이터입력버퍼의 출력노드에 접속된 데이터 입출력 드라이버들은 상기 데이터전송제어신호에 응답하여 상기 데이터입력버퍼로부터 출력되는 데이터를 상기 컬럼선택트랜지스터쌍으로 공급함을 특징으로 하는 메모리셀 스트레스 인가 장치.
8. 제6항 또는 제7항에 있어서, 상기 웨이퍼 테스트 모드 제어신호의 입력에 응답하여 상기 비트라인쌍들 각각에 접속된 등화회로를 디스에이블하는 등화회로제어수단을 더 포함함을 특징으로 하는 메모리셀 스트레스 인가 장치.
9. 제8항에 있어서, 상기 데이터입력버퍼는 상기 데이터패드와 상기 데이터입력버퍼의 입력노드 사이에 드레인-소오스간의 채널이 접속되며, 게이트가 상기 웨이퍼 테스트 모드 제어신호 입력패드에 접속된 엔모오스 트랜지스터를 더 포함함을 특징으로 하는 메모리셀 스트레스 인가 장치.
10. 제8항에 있어서, 상기 반도체 메모리 장치는 상기 다수의 센스앰프가 인에이블됨에 의해 메모리셀 스트레스가 진행됨을 특징으로 하는 메모리셀 스트레스 인가 장치.