KR100206600B1 - 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치 - Google Patents

싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치 Download PDF

Info

Publication number
KR100206600B1
KR100206600B1 KR1019960019637A KR19960019637A KR100206600B1 KR 100206600 B1 KR100206600 B1 KR 100206600B1 KR 1019960019637 A KR1019960019637 A KR 1019960019637A KR 19960019637 A KR19960019637 A KR 19960019637A KR 100206600 B1 KR100206600 B1 KR 100206600B1
Authority
KR
South Korea
Prior art keywords
refresh
counter
address
input
test mode
Prior art date
Application number
KR1019960019637A
Other languages
English (en)
Other versions
KR980004974A (ko
Inventor
오종훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960019637A priority Critical patent/KR100206600B1/ko
Priority to US08/862,699 priority patent/US5790468A/en
Priority to GB9711254A priority patent/GB2313937B/en
Priority to JP9157372A priority patent/JP2985834B2/ja
Publication of KR980004974A publication Critical patent/KR980004974A/ko
Application granted granted Critical
Publication of KR100206600B1 publication Critical patent/KR100206600B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/88—Monitoring involving counting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 싱크로노스 디램(Synchronous DRAM)에 관한 것으로, 특히 테스트 모드시 리프레쉬 카운터의 테스트를 위하여 내부에서 발생되는 버스트 선택 어드레스의 상태를 지정하여 외부에서 버스트 명령시 수반되는 뱅크 선택 어드레스와 대응되도록 함으로써, 리프레쉬 카운터의 테스트를 간단히 수행하도록 한 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법 및 그 장치에 관한 것이다.

Description

싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법 및 그 장치
제1도는 종래기술에 따른 SDRAM의 리프레쉬 카운터의 구성도.
제2도는 종래기술에 따른 SDRAM의 자동 리프레쉬 명령의 동작 타이밍도.
제3도는 종래 기술에 따른 테스트 모드 진입 및 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도.
제4도는 본 발명의 실시예에 의한 SDRAM의 리프레쉬 마운터의 구성도.
제5도는 제4도에 도시된 제1 리프레쉬 카운터부의 상세회로도.
제6도는 본 발명의 제1 실시예에 의한 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도.
제7도는 본 발명의 제2 실시예에 의한 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
11, 21 : 제1 카운터 회로부
CLK : 시스템 클럭 입력(System Clock input)
명령(command) : /CS, /RAS, /CAS, /We의 조합에 의하여 결정되는 명령 입력
자동 리프레쉬(Auto Refresh) : 자동 리프레쉬 명령 입력, 종래 DRAM의 CAS-before-RAS 리프레쉬와 유사함
xcnt[0:n] : 0-n까지의 로오 어드레스에 해당하는 리프레쉬 카운터 출력
xcnt[BS] : 뱅크 선택 어드레스(Bank Select Address:BS)에 해당하는 리프레쉬 카운터 출력으로서 싱크로노스 메모리에서 리프레쉬 카운터의 최하위 비트(LSB)에 해당함
xcntinc : 리프레쉬 카운터로부터 순차적으로 증가된 신호로서, 매 자동 리프레쉬 사이클마다 발생
RAS_Bk[0:1] : 뱅크(Bank) 0 또는 뱅크 1에 해당하는 RAS 동작 신호. 종래 DRAM의 /RA 입력버퍼의 출력과 유사함
MRS : 'Mode Register Set' 명령 입력, 싱크로노스 메모리에 필요한 모드 레지스터의 상태를 프로그램하는 사이클
테스트 모드(test mode) : 모드 레지스터(Mode Register)의 비트 7에 해당하는 OP-code의 하나로서, 'H'로 세트되면 테스트 모드로 진입하여 리프레쉬 카운터 테스트 사이클로 진입
WT or RD : 버스트 라이트(Write) 혹은 리드(Read) 명령 입력, 모드 레지스터에 프로그램된 버스트 길이에 해당하는 클럭 수만큼 모드로 진행됨
Bk[i],[j] : en 뱅크 0,1중 그 상태가 분명치 않을 때 i,j로 표현
tRC, min : RAS 사이클 시간의 최소치
tRCD : RAS 엑티브에서 버스트 명령까지의 필요 시간
tRP : RAS 프리차지 최소시간
PCG_All : 'Precharge All Banks'의 약어로서, 싱크로노스 메모리내의 모든 뱅크를 동시에 프리차지 상태로 하는 명령 입력
tRRD : RAS 엑티브에서 RAS 엑티브까지의 최소시간, 뱅크간의 RAS 엑티브간 시간
BS : 뱅크 선택 어드레스(Bank Select Address)의 외부 입력
YA : 버스트 모드가 진행되는 컬럼 어드레스의 입력으로, 대개 테스트 모드시 한 YA로 고정하는 것이 통례
본 발명은 싱크로노스 디램(Synchronous DRAM; 이하 'SDRAM'이라 함)에 관한 것으로서, 특히 테스트 모드시 리프레쉬 카운터의 테스트를 위하여 내부에서 발생되는 버스트 선택 어드레스의 상태를 지정하여 외부에서 버스트 명령시 수반되는 뱅크 선택 어드레스와 대응되도록 함으로써, 리프레쉬 카운터의 테스트를 간단히 수행하도록 한 싱크로노스 디램의 리프레쉬 카운터 모드 방법 및 그 장치에 관한 것이다.
통상적으로, SDRAM의 자동 리프레쉬(Auto Refresh) 동작은 종래의 디램(DRAM)에 있어서, CAS-before-RAS(CBR) 리프레쉬와 동일한 것으로서, 칩 내부의 리프레쉬 카운터로부터 로오 어드레스를 입력하여 리프레쉬 사이클을 진행한다.
SDRAM의 자동 리프레쉬 동작의 특징으로는, 첫째, 자동 리프레쉬 명령(Auto Ref) 입력후 뱅크 선택(Bank Select)에 해당하는 뱅크의 RAS 신호가 동작되며, 내부에 미리 설정되어 있는 딜레이 시간 후 자동으로 프리차지 상태로 귀환하는 셀프-타임드(self-timed) RAS 신호 방식이므로, 자동 리프레쉬 출구(Exit) 명령이 불필요하고, 둘째, 뱅크 선택 어드레스(Bank Select Address : 이하 'BS'라 함)에 해당하는 카운터 비트가 리프레쉬 카운터의 최하위 비트(LSB)로서 BS를 포함하는 리프레쉬 사이클의 경우, 매 자동 리프레쉬 사이클마다 BS가 토글한다.(예를 들어 16M SDRAM에서 4k 사이클인 경우 BS인 A11까지 리프레쉬 카운터에 포함된 경우)
그러면, 종래기술에 따른 SDRAM의 리프레쉬 카운터 및 자동 리프레쉬 명령의 동작 타이밍과, 그리고 테스트 모드 진입 및 리프레쉬 카운터의 테스트 사이클의 동작 타이밍이 도시된 제1도 내지 제3도를 참조하여 설명하기로 한다.
제1도는 종래기술에 따른 SDRAM의 리프레쉬 카운터의 구성도를 나타낸 것으로, 자동 리프레쉬 사이클마다 발생되는 어드레스 신호(xcntinc)를 입력으로 하여 상기 자동 리프레쉬 사이클에 토글되는 최하위 비트의 뱅크 선택 어드레스 신호(xcnt[BS])를 출력하는 제1 카운터회로부(11)와, 상기 제1 카운터 회로부(11)에 직렬로 연결되어 로오 어드레스에 해당하는 어드레스 신호를 출력하는 n개의 카운터 회로부로 구성된다.
제2도는 종래기술에 따른 자동 리프레쉬 명령의 동작 타이밍도이다.
칩 선택 신호(/CS), 라스바(/RAS) 신호, 카스바(/CAS) 신호, 라이트 인에이블 바(/WE) 신호의 조합에 의해 자동 리프레쉬 명령(b)이 입력되면,(제1도의 리프레쉬 카운터에서) BS에 해당하는 리프레쉬 제1 카운터회로부(11)의 출력(xcnt[BS])(c)이 매 자동 리프레쉬 사이클마다 토글되어 발생된다. 그리고, 뱅크 1에 해당하는 RAS 동작 신호(RAS_Bk1)(e)가 첫 번째의 자동 리프레쉬 명령 신호에 의해 일정기간동안 로우에서 하이로 전이된다. 그후, 두 번째 자동 리프레쉬 명령이 입력되게 되면 뱅크 0에 해당하는 RAS 동작 신호(RAS_Bk)가 일정기간동안 로우에서 하이로 전이된다.
제3도는 종래기술에 따른 테스트 모드 진입 및 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도를 나타낸 것이다.
'모드 레지스터 세트(Mode Register Set:MRS)' 명령을 통하여 테스트 모드(d)로 진입하게 되면 정상 상태시의 자동 리프레쉬 동작과는 다르게 셀프-타임드(self-timed) RAS 기능이 차단되고, 버스트 라이트(Burst Write) 또는 리드 사이클(Read cycle) 진행후 외부로부터 '프리차지' 명령을 통해 RAS 신호가 프리차지 상태로 귀환한다. 여기서 SDRAM은 종래의 DRAM과는 달리 컬럼 사이클에 해당하는 버스트 명령시에 칩내부의 멀티-뱅크(multi-bank)중 하나를 선정하기 위해 BS입력이 수반되어야 한다.
그러나, 자동 리프레쉬 명령시 BS는 내부의 리프레쉬 카운터로부터 xcnt[BS] 상태가 제공되어 이를 외부에서 알수 없고, 버스트 명령은 버스트 명령시에 입력된 BS에 해당하는 뱅크의 RAS가 엑티브 상태이어야만 수행되므로, 적정한 BS의 입력이 어려운 문제점이 생긴다.
따라서 본 발명에서는 테스트 모드시 리프레쉬 카운터의 테스트를 위하여 내부에서 발생되는 버스트 선택 어드레스의 상태를 지정하여 외부에서 버스트 명령시 수반되는 뱅크 선택 어드레스와 대응되도록 함으로써, 리프레쉬 카운터의 테스트를 간단히 수행하도록 한 싱크로노스 디램의 리프레쉬 카운터 테스트 방법 빛 그 장치를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법은 리프레쉬 카운터의 LSB로부터 뱅크 선택 어드레스에 해당하는 k개의 BS입력을 순차적으로 연결하는 제1 과정과, 2k의 자동 리프레쉬 명령을 연속적으로 입력하여 모든 뱅크의 RAS신호를 엑티브시키는 제2과정과, 마지막 자동 리프레쉬 명령후 각 뱅크에 대해 한 버스트 사이클씩, 2m번의 버스트 사이클을 명령하는 라이트 또는 리드 동작을 진행시키는 제3 과정과, 상기 제3 과정후 RAS 프리차지 명령에 의해 모든 뱅크를 프리차지 상태로 귀환하는 제4과정을 구비하였다.
상기 목적을 달성하기 위하여, 본 발명에 의한 싱크로노스 디램의 리프레쉬 카운터 회로는 자동 리프레쉬 사이클마다 발생되는 어드레스 신호를 입력으로 하고, 또한 모드 레지스터 세트 명령에 의해 칩이 테스트 모드에 진입하게 되면 펄스를 발생하는 신호를 리셋 입력으로 하여 테스트 모드 진입시 최하위 비트의 뱅크 선택 어드레스 신호를 출력하는 제1 카운터 수단과, 상기 제1 카운터 수단에 직렬로 연결되어 로오 어드레스에 해당하는 n개의 어드레스 신호를 출력하는 n개의 제2 카운터 수단을 구비하였다.
이하, 본 발명의 실시예가 첨부된 제4도 내지 제6도를 참조하여 상세히 설명하기로 한다.
제4도는 본 발명의 실시예에 의한 SDRAM의 리프레쉬 카운터의 구성도로서, 자동 리프레쉬 사이클마다 발생되는 어드레스 신호(xcntinc)를 입력으로 하고, 또한 모드 레지스터 세트 명령에 의해 칩이 테스트 모드에 진입하게 되면 펄스를 발생하는 신호를 리셋 입력으로 하여 테스트 모드 진입시 최하위 비트의 뱅크 선택 어드레스 신호를 출력하는 제1카운터 회로부(21)와, 상기 제1 카운터 회로부(21)에 직렬로 연결되어 로오 어드레스에 해당하는 어드레스 신호를 출력하는 n개의 카운터 회로부를 구비한다.
상기 구성에 의한 동작 설명은 제6도의 동작 타이밍도를 참조로 하여 설명하기로 한다.
제5도는 제4도에 도시된 제1 카운터 회로부(21)의 상세회로도로서, 자동 리프레수 사이클마다 발생되는 어드레스 신호(xcntinc)를 입력하는 제1 노드(N1)와, 상기 제1 노드(N1) 및 제2 노드(N2) 사이에 접속된 제2 인버터(I2)와, 상기 제2 노드(N2) 및 제3 노드(N3) 사이에 접속된 제3 인버터(I3)와, 전원전위(Vdd) 및 상기 제3 노드(N3) 사이에 접속되며 게이트로 제1 인버터(I1)에 의해 반전된 리셋(RESET) 신호가 인가되는 제1 PMOS형 트랜지스터(MP1)와, 상기 제2 및 제3 노드(N2, N3)의 전위 신호에 의해 제7 노드(N7)의 전위 신호를 반전시켜 제4 노드(N4)로 전달하는 제1 전달인버터(TI1)와, 상기 제4 노드(N4) 및 제5 노드(N5) 사이에 접속된 제4 인버터(I4)와, 상기 제2 및 제3 노드(N2, N3)의 전위 신호에 의해 상기 제5 노드(N5)의 전위 신호를 반전시켜 상기 제4 노드(N4)로 전달하는 제2 전달인버터(TI2)와, 상기 제2 및 제3 노드(N2, N3)의 전위신호에 의해 상기 제5 노드(N5)의 전위 신호를 제6 노드(N6)로 전달하는 전달게이트(MN1,MP2)와, 상기 제6 노드(N6) 및 제7 노드(N7) 사이에 접속된 제5 인버터(I5)와, 상기 제2 및 제3 노드(N2, N3)의 전위 신호에 의해 상기 제7 노드(N7)의 전위 신호를 반전시켜 상기 제6 노드(N6)로 전달하는 제3 전달인버터(TI3)와, 상기 제7 노드(N7) 및 제8 노드(N8)사이에 접속된 제6 인버터(I6)로 구성된다.
상기 구성에 의한 동작은 자동 리프레쉬 사이클마다 발생되는 어드레스 신호(xcnt_1)를 입력으로 하고, 또한 모드 레지스터 세트 명령에 의해 칩이 테스트 모드에 진입하게 되면 펄스를 발생하는 신호(RESET)를 리셋 입력으로 하여 테스트 모드 진입시 최하위 비트의 뱅크 선택 어드레스 신호를 출력하게 된다.
제6도는 본 발명의 제1 실시예에 의한 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도이다.
뱅크 선택 어드레스에 해당하는 BS(16M SDRAM에서 A11 핀)는 리프레쉬 카운터의 최하위 비트(LSB)에 위치하므로 매번의 자동 리프레쉬 사이클마다 BS의 상태가 토글된다. 즉, 시작하는 BS가 0인 경우에는 0 - 1 - 0 - 1 - ···이 되고, 1인 경우에는 1 - 0 - 1 - ···이 된다. 따라서 어느 BS로 시작하든지 두 번의 자동 리프레쉬 사이클동안 두 뱅크가 번갈아 선택된다. 이러한 상황을 이용하여 제5도와 같이 테스트 모드시 리프레쉬 카운터 테스트 사이클을 구성하면 외부에서 BS선정의 문제없이 버스트 사이클이 진행된다.
두 번의 자동 리프레쉬 명령을 입력하면 두 뱅크의 RAS가 모두 엑티브되어 있다. 두 번째 자동 리프레쉬 명령후 tRCD 시간을 기다리면 버스트 사이클이 가능하고, 두 뱅크 모두가 액티브 상태이므로 각 뱅크에 대한 두 번의 버스트 사이클을 명령하면 라이트(Write) 또는 리드(Read) 동작이 두 뱅크에 문제없이 진행된다. 두 번의 버스트 사이클이 완료되면 RAS 프리차지 명령에 의해 두 뱅크를 프리차지 상태로 귀환한다.
제7도는 본 발명의 제2 실시예에 의한 리프레쉬 카운터의 테스트 사이클의 동작 타이밍도이다.
모드 레지스터 세트(MRS) 명령에 의해 칩이 테스트 모드에 진입하게 되면 BS_reset이라는 펄스를 발생하게 되고(펄스의 발생은 일반적으로 잘 알려진 사실이므로 도시않음.) 이 펄스, BS_reset을 제4도에 도시된 리프레쉬 카운터의 LSB인 xcnt[BS]를 출력하는 카운터의 리셋 입력으로 하면, 테스트 모드에 진입시 xcnt[BS]의 상태를 미리 정한 뱅크 선택 어드레스가 되도록 한다. BS의 시작 상태 및 카운터 방식(BS가 매 자동 리프레쉬마다 토글)을 알게 되므로, 버스트 사이클이 진행되는 첫 BS의 입력이 가능하다.
이상에서 설명한 바와 같이, 본 발명에 의한 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법 및 그 장치를 반도체 메모리 장치에 사용하게 되면 테스트 모드시 리프레쉬 카운터의 테스트를 간단히 수행할 수 있는 효과가 있다.

Claims (7)

  1. 2m개의 내부 뱅크를 갖는 싱크로노스 디램의 리프레쉬 카운터를 테스트하기 위한 테스트 모드 방법에 있어서, 리프레쉬 카운터의 최하위 비트로부터 k개의 뱅크 선택 어드레스의 입력을 순차적으로 연결하는 제1 과정과, 2k의 자동 리프레쉬 명령을 연속적으로 입력하여 모든 뱅크의 라스신호를 엑티브시키는 제2 과정과, 마지막 자동 리프레쉬 명령후 각 뱅크에 대해 한 버스트 사이클씩 2m번의 버스트 사이클을 명령하는 라이트 또는 리드 동작을 진행시키는 제3과정과, 상기 제3 과정후 라스 프리차지 명령에 의해 모든 뱅크를 프리차지 상태로 귀환하는 제4과정을 구비하는 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법.
  2. 제1항에 있어서, 상기 영문자 m은 1 이상의 정수인 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법.
  3. 제1항에 있어서, 상기 영문자 k는 상기 영문자 m과 같거나 작은 정수인 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 테스트 모드 방법.
  4. 2개 이상의 내부 뱅크를 갖는 싱크로노스 디램에 있어서, 자동 리프레쉬 사이클마다 발생되는 어드레스 신호를 입력으로 하고, 또한 모드 레지스터 세트 명령에 의해 칩이 테스트 모드에 진입하게 되면 펄스를 발생하는 신호를 리셋 입력으로 하여 테스트 모드 진입시 최하위 비트의 뱅크 선택 어드레스 신호를 출력하는 제1 카운터 수단과, 상기 제1 카운터 수단에 직렬로 연결되어 로오 어드레스에 해당하는 n개의 어드레스 신호를 출력하는 n개의 제2 카운터 수단을 구비하는 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 회로.
  5. 제4항에 있어서, 상기 제1 및 제2 카운터 수단은 리셋 입력을 통해 미리 정해진 상태로 리셋이 가능한 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 회로.
  6. 제4항에 있어서, 상기 제1 및 제2 카운터 수단은 상기 리셋 입력을 동작시켜 뱅크 선택 초기 상태를 미리 정해진 어드레스로 리셋하여 개시하는 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 회로.
  7. 제4항에 있어서, 상기 제1 및 제2 카운터 수단은 뱅크 선택 어드레스에 해당하는 뱅크 선택 어드레스 입력이 최하위 비트로부터 순차적으로 연결되므로 자동 리프레쉬 명령마다 뱅크 선택 어드레스가 먼저 미리 정해진 순서에 따라 증가되고, 한 뱅크 선택 어드레스의 루프 완료후 로오 지정 어드레스가 증가되는 것을 특징으로 하는 싱크로노스 디램의 리프레쉬 카운터 회로.
KR1019960019637A 1996-06-03 1996-06-03 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치 KR100206600B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960019637A KR100206600B1 (ko) 1996-06-03 1996-06-03 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치
US08/862,699 US5790468A (en) 1996-06-03 1997-05-23 Refresh counter for synchronous dynamic random access memory and method of testing the same
GB9711254A GB2313937B (en) 1996-06-03 1997-05-30 Refresh counter for synchronous dynamic random access memory and method of testing the same
JP9157372A JP2985834B2 (ja) 1996-06-03 1997-06-02 シンクロノスディラムのリフレッシュカウンターテストモード方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019637A KR100206600B1 (ko) 1996-06-03 1996-06-03 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치

Publications (2)

Publication Number Publication Date
KR980004974A KR980004974A (ko) 1998-03-30
KR100206600B1 true KR100206600B1 (ko) 1999-07-01

Family

ID=19460677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019637A KR100206600B1 (ko) 1996-06-03 1996-06-03 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치

Country Status (4)

Country Link
US (1) US5790468A (ko)
JP (1) JP2985834B2 (ko)
KR (1) KR100206600B1 (ko)
GB (1) GB2313937B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929827B1 (ko) 2008-07-10 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100258978B1 (ko) * 1997-07-02 2000-06-15 윤종용 동적 메모리 테스트 회로의 어드레스 발생 장치 및방법
US6173425B1 (en) 1998-04-15 2001-01-09 Integrated Device Technology, Inc. Methods of testing integrated circuits to include data traversal path identification information and related status information in test data streams
JP3958446B2 (ja) * 1998-09-22 2007-08-15 富士通株式会社 半導体記憶装置及び半導体記憶装置の試験方法
US6317852B1 (en) * 1998-10-23 2001-11-13 Vanguard International Semiconductor Corporation Method to test auto-refresh and self refresh circuitry
JP3319429B2 (ja) * 1999-04-23 2002-09-03 日本電気株式会社 半導体記憶装置
KR100641914B1 (ko) * 1999-06-29 2006-11-02 주식회사 하이닉스반도체 내부 컬럼 어드레스 발생장치
JP4282295B2 (ja) * 2002-09-26 2009-06-17 エルピーダメモリ株式会社 リフレッシュカウンタ及びメモリ装置
US20070086261A1 (en) * 2005-10-17 2007-04-19 Freebern Margaret C Directed auto-refresh for a dynamic random access memory
US8726114B1 (en) 2012-11-09 2014-05-13 Oracle International Corporation Testing of SRAMS
US11681536B2 (en) * 2019-12-06 2023-06-20 Lattice Semiconductor Corporation Fast boot systems and methods for programmable logic devices
US10957376B1 (en) * 2019-12-18 2021-03-23 Winbond Electronics Corp. Refresh testing circuit and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672583A (en) * 1983-06-15 1987-06-09 Nec Corporation Dynamic random access memory device provided with test circuit for internal refresh circuit
US5321661A (en) * 1991-11-20 1994-06-14 Oki Electric Industry Co., Ltd. Self-refreshing memory with on-chip timer test circuit
JP2977385B2 (ja) * 1992-08-31 1999-11-15 株式会社東芝 ダイナミックメモリ装置
JP3244340B2 (ja) * 1993-05-24 2002-01-07 三菱電機株式会社 同期型半導体記憶装置
AU6988494A (en) * 1993-05-28 1994-12-20 Rambus Inc. Method and apparatus for implementing refresh in a synchronous dram system
JP3059024B2 (ja) * 1993-06-15 2000-07-04 沖電気工業株式会社 半導体記憶回路
US5430680A (en) * 1993-10-12 1995-07-04 United Memories, Inc. DRAM having self-timed burst refresh mode
KR960006285B1 (ko) * 1993-12-18 1996-05-13 삼성전자주식회사 반도체 메모리 장치의 셀프 리프레시 방법 및 그 회로
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
JPH08129882A (ja) * 1994-10-31 1996-05-21 Mitsubishi Electric Corp 半導体記憶装置
JPH08138374A (ja) * 1994-11-10 1996-05-31 Nec Corp 半導体メモリ装置およびそのリフレッシュ方法
KR0142795B1 (ko) * 1994-12-01 1998-08-17 문정환 디램 리프레쉬 회로
US5636173A (en) * 1995-06-07 1997-06-03 Micron Technology, Inc. Auto-precharge during bank selection
JPH09102193A (ja) * 1995-10-04 1997-04-15 Mitsubishi Electric Corp 半導体記憶装置
US5619468A (en) * 1995-12-07 1997-04-08 Advanced Micro Devices, Inc. Two-stage memory refresh circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929827B1 (ko) 2008-07-10 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동 방법

Also Published As

Publication number Publication date
JP2985834B2 (ja) 1999-12-06
GB2313937B (en) 2000-06-28
JPH1074388A (ja) 1998-03-17
GB2313937A (en) 1997-12-10
KR980004974A (ko) 1998-03-30
US5790468A (en) 1998-08-04
GB9711254D0 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
US5444667A (en) Semiconductor synchronous memory device having input circuit for producing constant main control signal operative to allow timing generator to latch command signals
US6002629A (en) Integrated circuit memory devices having improved refresh mode addressing and methods of operating same
KR100274602B1 (ko) 동기형 메모리 장치
KR20010067326A (ko) 자기 시험 회로 및 이 자기 시험 회로를 내장한 메모리디바이스
US6504789B2 (en) Semiconductor memory device
KR20060113302A (ko) 반도체메모리소자
KR100206600B1 (ko) 싱크로노스 디램의 리프레쉬 카운터 테스트 모드방법 및 그 장치
KR20020085959A (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
KR100957065B1 (ko) 반도체 메모리, 반도체 메모리의 테스트 방법 및 시스템
US6850459B2 (en) Synchronous semiconductor memory device allowing adjustment of data output timing
JPH1186596A (ja) 半導体記憶装置
JP2004046927A (ja) 半導体記憶装置
US6108248A (en) Column address strobe signal generator for synchronous dynamic random access memory
KR0147011B1 (ko) 반도체 기억 회로 제어 방법
US6971052B2 (en) Semiconductor integrated circuit and method for testing the same
KR100259336B1 (ko) 반도체 소자의 오토 리프레쉬 제어회로
US6934216B2 (en) Semiconductor memory device
KR100324819B1 (ko) 반도체 메모리 소자의 리프레쉬 장치
KR101039859B1 (ko) 반도체 메모리 장치
KR100211483B1 (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100437607B1 (ko) 반도체 메모리 장치의 리프레쉬 발생회로
KR100286346B1 (ko) 에스디램의 리프레쉬 회로
KR100646941B1 (ko) 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
JP2003203497A (ja) 半導体記憶装置
KR100518508B1 (ko) 반도체메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee