KR100206553B1

KR100206553B1 - 비례 솔레노이드밸브 제어시스템

Info

Publication number: KR100206553B1
Application number: KR1019950030117A
Authority: KR
Inventors: 김용호; 이영식; 전희
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1995-09-14
Filing date: 1995-09-14
Publication date: 1999-07-01
Also published as: CN1095963C; KR970016248A; DE19616393B4; DE19616393A1; CN1145464A; US5703750A

Abstract

이 발명은 중장비의 유압장치(Hydraulic system), 자동차의 자동변속기(Automatic transmission) 및 연료분사장치 등의 단방향 밸브에 적용되는 비례 솔레노이드밸브(Proportional Solenoid Valve)의 제어시스템(Control System)에 관한 것으로서, 스위칭소자(M), 비례 솔레노이드밸브(PV), 전류검출저항(Rs)등으로 구성된 주전력 회로부(100)와; 전류명령 검출회로(20), 오프셋회로(31), 전류명령 가산 및 제한회로(32), 전류검출회로(60), 오차증폭기(70), 펄스폭변조 비교기(80), 출력회로부(90)로 구성된 제어부(200)로 이루어지며, 전류명령(CMD)에 따라 비례 솔레노이드밸브(PV)에 흐르는 부하전류(Ip)를 정밀하게 제어하도록 하기 위한 비례 솔레노이드밸브의 제어시스템에 관한 것이다.

Description

비례 솔레노이드밸브 제어시스템

제1도는 이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템의 전체 구성 블록도이고,

제2도는 이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템의 제어부에 대한 상세 회로도이고,

제3도∼제5도는 이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템의 전류명령에 대한 부하전류의 관계를 도시한 그래프이다.

* 도면의 주요 부분에 대한 부호의 설명

100 : 주전력 회로부 200 : 제어부

20 : 전류명령 검출회로 30 : 전류명령 모드결정부

30 : 오프셋 회로 32 : 전류명령가산 및 제한회로

40 : 제1삼각파 발생회로 50 : 제2삼각파 발생회로

60 : 전류검출회로 70 : 오차 증폭기

80 : 펄스폭변조 비교기 90 : 출력 회로부

이 발명은 비례 솔레노이드밸브(Proportional Solenoid Valve) 제어시스템(Control System)에 관한 것으로서, 더욱 상세하게 말하자면 중장비의 유압장치, 자동차의 자동변속기 및 연료분사장치 등에 적용되는 비례 솔레노이드밸브 제어시스템에 관한 것이다.

이 발명은 특히 하나의 밸브에 적용되는 제어시스템에 관한 것이며, 두 개의 밸브에 적용되는 비례 솔레노이드밸브 제어시스템에 관해서는 동출원인 및 발명자에 의해 대한민국 특허출원 제95-10090호에 개시된 바 있다.

이하, 일반적인 비례 솔레노이드밸브에 관하여 설명한다.

[Machine Design, pp.69-72, February 1983]에는 Proportional Solenoid Valve가 개시되어 있고, [Machine Design, pp.77-81, March 1984]에는 New Option for Hydraulic System Control이 개시되어 있다.

상기 Proportional Solenoid Valve와 New Option for Hydraulic System Control에 따르면, 비례 솔레노이드밸브는 온/오프 솔레노이드밸브와 서보벨브의 사이에 위치한다. 전자적으로 제어되는 상기 비례 솔레노이드는 온/오프 솔레노이드밸브에 대해서는 유압시스템의 비례제어가 가능한 잇점을 가지며, 서보밸브에 대해서는 비용이 적고 제어시스템이 보다 간단하다는 잇점을 가진다.

보다 상세하게, 서보벨브는 데드밴드가 작고 응답시간이 빠르다는 것과 주파수응답이 빠른 반면, 비례 솔레노이드밸브에 비해 5배정도 값이 비싸다.

온/오프 솔레노이드 밸브는 비례 솔레노이드 밸브에 비해 가격은 1/2 정도지만 유압장치의 단순 온/오프 동작만 제어된다.

이에 따라, 비례 솔레노이드밸브는 제어성능에 있어 서보밸브에 필적하는 수준이 요구된다.

또한, 전력소비를 줄이기 위하여 비례솔레노이드밸브의 구동회로에 펄스폭변조(Pulse Width Modulation) 방식이 적용되고 있다.

상술한 기술적 과제를 해결하기 위한 이 발명의 목적은 전류명령에 따라 비례 솔레노이드밸브에 흐르는 전류를 정밀하게 제어하는 비례 솔레노이드밸브 제어시스템을 제공하기 위한 것이다.

이 발명의 다른 목적은 외부의 전류명령이 설정치보다 높게 인가될 경우 전류명령을 제한하는 기능을 구비한 비례 솔레노이드밸브 제어시스템을 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 비례 솔레노이드밸브 제어시스템의 구성은,

외부에서 입력된 전류명령을 자동전압으로 검출하는 전류명령 검출회로와;

상기 전류명령 검출회로에 의해 검출된 전류명령을 전송할 뿐만 아니라 사용자에 의해 가변가능한 오프셋 값을 생성하며, 전류명령이 소정 레벨이상이면 전류명령을 제한하기 위한 오프셋 값을 생성하는 오프셋회로와;

상기 오프셋 회로에서 출력되는 전류명령과 오프셋 값을 가산하여 출력하며, 오프셋 값이 전류명령을 제한하기 위한 값이면 설정된 소정의 값이 출력으로써 제공되도록하여 전류명령이 제한되도록 하는 전류명령가산 및 제한회로와;

주전력 회로부의 밸브에 흐르는 전류를 검출하는 전류검출회로와;

양과 음의 값을 교번하는 제2삼각파를 입력받아, 상기 전류명령가산 및 제한회로의 출력과 상기 전류검출회로의 출력과 제2삼각파를 합산하여 그 오차를 증폭하는 오차증폭기와;

양과 영의 값을 교번하는 제1삼각파를 입력받아, 상기 오차증폭기의 출력과 제1삼각파를 비교하는 펄스폭변조 비교기와;

상기 펄스폭변조 비교기의 출력신호에 대응하는 듀비티를 갖는 스위칭신호를 생성하는 출력회로부를 포함하여 이루어진다.

상기한 이 발명의 구성에서, 출력회로부에서 생성된 스위칭신호에 의해 주전력 회로부의 스위칭 소자가 구동되며, 상기 스위칭 소자의 온/오프 동작에 따라 스위칭 소자에 연결된 밸브의 개폐가 제어된다.

이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.

먼저, 제1도를 참조하여 이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템의 전체 구성 및 동작을 설명한다.

이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템은 주전력 회로부(100)와 제어부(200)로 구성된다.

상기 주전력 회로부(100)는 피모스(PMOS : P-type Metal-Oxide-Semiconductor) 트랜지스터(M), 비례 솔레노이드밸브(PV) 및 전류검출저항(Rs)을 포함하여 구성된다.

보다 상세하게, 상기 피모스 트랜지스터(M)의 게이트는 제어부(200)의 출력단(OUT)과 연결되며, 피모스 트랜지스터(M)의 소스에는 전원전압(Vdc)이 연결된다. 상기 피모스 트랜지스터(M)의 게이트와 소스 사이에는 순방향의 제너다이오드(ZD)와 저항(R)이 병렬로 연결되며, 드레인에는 비례 솔레노이드밸브(PV)와 전류검출저항(Rs)이 직렬로 연결된다. 또한, 피모스 트랜지스터(M)의 드레인에는 역방향의 다이오드(D1)가 연결된다.

다음으로 제어부(200)를 살펴보면, 제어부(200)는 내부회로에 전원을 공급하는 전원회로(10)(도면에 도시하지 않음)를 포함한다.

이하, 제어부(200)의 보다 상세한 연결관계를 설명한다.

전류명령 검출회로(20)는 외부로부터의 전류명령(CMD)을 입력으로 하며, 이의 출력단은 전류명령모드 결정부(30) 및 오프셋회로(31)와 연결된다. 전류명령모드 결정부(30)의 출력단은 출력회로부(90)와 연결된다.

전류명령가산 및 제한회로(32)는 상기 오프셋회로(31)의 출력신호를 입력하도록 연결되며, 전류명령가산 및 제한회로(32)와 제2삼각파 발생회로(50)의 출력단은 오차증폭기(70)에 연결된다.

입력단이 주전력 회로부(100)의 전류검출저항(Rs)과 연결된 전류검출회로(60)의 출력단은 오차증폭기(70)와 연결된다. 펄스폭변조 비교기(80)는 오차증폭기(70) 및 제1삼각파 발생회로(40)의 출력신호를 입력으로 하며, 이의 출력단은 출력회로부(90)에 연결된다. 출력회로부(90)의 출력단(OUT)은 주전력 회로부(100)의 피모스 트랜지스터(M)의 게이트와 연결된다.

다음으로, 위와 같이 구성되는 비례 솔레노이드밸브 제어시스템의 동작을 설명한다.

먼저, 주전력 회로부(100)의 동작을 설명한다.

피모스 트랜지스터(M)는 출력회로부(90)의 출력단(OUT)에서 제공되어 게이트에 인가되는 스위칭신호에 의해 제어된다. 즉, 스위칭 신호의 듀티비(duty ratio)에 의해 피모스 트랜지스터(M)의 온/오프 속도가 제어되며, 피모스 트랜지스터(M)의 온/오프 속도에 비례하여 드레인에 흐르는 전류(Ip)의 크기가 결정된다.

피모스 트랜지스터(M)의 드레인에 흐르는 전류(Ip)에 의해 비례 솔레노이드밸브(PV)가 구동되며, 구동되는 비례솔레노이드밸브(PV)의 개폐정도는 전류의 크기에 비례한다. 전류검출저항(Rs)은 상기 비례 솔레노이드밸브(PV)에 흐르는 전류(Ip)를 검출한다.

다음으로, 제어부(200)의 동작을 설명한다.

전류명령 검출회로(20)는 외부에서 입력된 전류명령(CMD)을 차동전압으로 검출한다. 검출된 전류명령은 오프셋 회로(31)와 전류명령모드 결정부(30)에 제공된다.

전류명령모드 결정부(30)는 입력된 전류명령으로부터 전류명령모드를 결정하여 출력회로부(90)에 제공한다. 상기 전류명령모드에는 비례 솔레노이드밸브(PV)를 완전히 차단시키는 전폐(fully closed)모드와, 흐르는 전류량에 비례하여 밸브의 열림정도를 제어하는 비례(proportionally open)모드와, 비례 솔레노이드밸브(PV)를 완전히 열리도록 제어하는 전개(fully open)모드가 있다.

오프셋회로(31)는 상기 전류명령 검출회로(20)에서 검출된 전류명령을 전류명령가산 및 제한회로(32)에 전달할 뿐만 아니라 오프셋 값을 생성하여 이를 전류명령가산 및 제한회로(32)에 출력한다. 이때, 검출된 전류명령이 소정레벨 이상이면, 전류명령을 제한하기 위한 오프셋 값을 전류명령가산 및 제한회로(32)에 출력한다.

전류명령 가산 및 제한회로(32)는 오프셋회로(31)에서 출력되는 전류명령과 오프셋 값을 가산하며, 가산된 값을 오차증폭기(70)에 출력한다. 이때, 오프셋회로(31)에서 전류명령을 제한하기 위한 오프셋 값이 입력되면, 설정된 값을 오차증폭기(70)에 출력함으로써 전류명령이 설정된 값으로 제한되게 한다.

한편, 주전력 회로부(100)의 전류검출저항(Rs)에 입력단이 연결된 전류검출회로(60)는 비례 솔레노이드(PV)에 실제로 흐르는 전류(Ip)의 크기를 전압치로서 검출하며, 검출된 값은 오차증폭기(70)에 출력된다.

오차증폭시(70)는 상기 전류명령 가산 및 제한회로(32)와 전류검출회로(60)와 제2삼각파 발생회로(50)의 출력을 받아들여, 이를 가산 및 증폭한다. 이때, 전류명령가산 및 제한회로(32)의 출력과 전류검출회로(60)의 출력은 부호가 반대로 되도록 가산함으로써 가산된 결과는 두 값의 오차가 된다. 제2삼각파 발생회로(50)의 출력은 양(+)의 피크값과 음(-)의 피크값을 교번하여 가지는 삼각파이다. 위와 같은 삼각파를 사용하는 것은 밸브의 동마찰계수를 감소시키기 위한 것이다. 오차 증폭기(70)의 출력값은 펄스폭변조 비교기(80)에 제공된다.

펄스폭변조 비교기(80)는 상기 오차증폭기(70) 및 제1삼각파 발생회로(40)의 출력을 받아들여 두 입력을 비교한다. 제1삼각파 발생회로(40)의 출력신호는 양(+)의 피크값과 영을 교번하여 가지는 삼각파이며, 이러한 삼각파를 사용하는 것은 전력소비를 절감하기 위한 것이다. 상기 펄스폭변조 비교기(80)의 출력신호는 펄스와 유사한 파형을 가지며, 출력신호의 펄스폭은 오차증폭기(70)의 출력레벨에 대응하여 결정된다. 펄스폭변조 비교기(80)의 출력신호는 출력회로부(90)에 제공된다.

출력회로부(90)는 전류명령모드 결정부(30)와 펄스폭변조 비교기(80)의 출력을 받아들이며, 상기 전류명령모드 결정부(30)에서 정해진 모드에 따라 펄스폭변조 비교기(80)의 출력신호에 대응하는 스위칭신호를 생성된 스위칭신호는 주전력 회로부(100)의 피모스 트랜지스터(M)의 게이트에 인가된다.

다음으로, 제2도∼제5도를 참조하여 제어부(100)의 보다 상세한 구성 및 동작을 설명한다.

제2도에 도시되지는 않았지만, 이 발명의 실시예에 따른 비례 솔레노이드밸브 제어시스템의 제어부(100)는 전원회로를 포함한다.

제2도를 참조하면, 전류명령 검출회로(20)는 연산증폭기(201) 및 저항(R201, R202, R203, R204)으로 구성되는데, 상기 연산증폭기(201)는 통상적인 차동증폭기로 동작한다. 연산증폭기(201)는 입력단의 전류명령(CMD)을 비반전증폭하며, 출력단의 전압은 저항(R201, R202, R203, R204)과 증폭도에 의해 결정된다. 상기 연산증폭기(201)의 비반전 입력단에는 외부의 전류명령(CMD)이 입력되고, 반전 입력단에는 내부 기준전압이 입력된다.

전류명령모드 결정부(30)는 전류명령 검출회로(20)의 출력을 비반전입력으로 하는 연산증폭기(302)와 전류명령 검출회로(20)의 출력을 반전입력으로 하는 연산증폭기(301)를 포함하여 구성된다. 또한 전류명령모드 결정부(30)는 전류검출회로(60)의 출력을 반전입력으로 하는 연산증폭기(303)를 부가하여 포함한다.

연산증폭기(301)의 비반전입력단에는 레퍼런스 전압(Vref)이 인가되며, 반전입력단에는 분압을 위한 두 저항(R301, R302)이 연결된다.

연산증폭기(302)의 반전입력단은 레퍼런스 전압(Vref)을 분압하는 두 저항(R304, R305)의 중간접점이 연결되며, 중간접점의 전압(V1)은 연산증폭기(302)의 반전입력단에 인가된다. 연산증폭기(303)의 비반전입력단에는 레퍼런스 전압(Vref)이 인가되며, 반전입력단에는 전류검출회로(60)의 출력을 분압하는 두 저항(R306, R307)의 중간접점이 연결된다.

각 연산증폭기(301,302,303)는 비교기로 동작한다. wms, 연산증폭기(301)는 전류명령으로 인한 반전입력단 전압을 비반전입력단의 레퍼런스 전압(Vref)과비교하며, 연산증폭기(302)는 반전입력단 전압(V1)을 비반전입력단의 전류명령과 비교하며, 연산증폭기(303)는 전류검출회로(60)의 출력인반전입력단 전압을 비반전입력단의 전압과 비교한다. 각 연산증폭기(301,302,303)의 출력은 하나의 노드에 합해져서 출력회로부에(90)에 제공된다.

오프셋회로(31)는 전류명령 검출회로(20)의 출력을 비반전입력으로 하는 연산증폭기(311)와, 가변저항(VR311)을 매개로 하여 전류명령 검출회로(20)의 출력을 비반전입력으로 하는 연산증폭기(312)와, 트랜지스터(Q31)를 매개로 하여 상기 연산증폭기(311)의 출력을 비반전입력으로 하는 연산증폭기(313)를 포함한다.

연산증폭기(311)의 반전입력단에는 레퍼런스 전압(Vref)을 분압하는 두 저항(R311, R312)의 중간접점이 연결되며, 연산증폭기(311)의 출력단에는 저항(R313) 및 트랜지스터(Q31)의 베이스가 차례로 연결된다.

가변저항(VR311)의 한 단자가 비반전입력단에 연결되는 연산증폭기(312)의 반전압력단과 출력단은 서로 연결되어 전압 팔로워(voltage follower)로 동작한다. 상기 연산증폭기(312)의 출력단은 전류명령(COMM)을 제공하는 단자로서 전류명령가산 및 제한회로(32)에 연결된다.

레퍼런스 전압(Vref)이 인가된 가변저항(VR312)의 한 단자는 트랜지스터(Q31)의 에미터와 병렬로 연산증폭기(313)의 비반전입력단에 연결된다. 연산증폭기(313)의 반전입력단과 출력단은 서로 연결되어 전압 팔로워로 동작하며, 연산증폭기(313)의 출력단은 오프셋 출력(OFFS)을 제공하는 단자로서 전류명령가산 및 제한회로(32)에 연결된다.

연산증폭기(311)는 비교기로 동작하며, 전류명령 검출회로(20)의 출력이 반전입력단의 전압(V2)보다 크면, 출력단에서 하이레벨을 출력한다. 연산증폭기(311) 출력단의 하이레벨에 의해 트랜지스터는(Q31)는 턴온된다.

한편, 연산증폭기(312)는 가변저항(VR311)을 통과한 전류명령 검출회로(20)의 출력을 전류명령(COMM)으로서 전류명령가산 및 제한회로(32)에 출력한다.

연산증폭기(313)는 트랜지스터(Q31)가 턴오프된 동안에는 가변저항(VR312)에 의해 결정되는 전압(V0)을 오프셋 값(OFFS)으로 전류명령가산 및 제한회로(32)에 출력하며, 트랜지스터(Q31)가 턴온되면, 레퍼런스 전압(Vref)을 오프셋 값(OFFS)으로 전류명령가산 및 제한회로(32)에 출력한다.

이때, 사용자는 외부에서 가변저항(VR312)을 조정함으로써 오프셋 값을 조정할 수 있으며, 제3도에 도시된 바와 같이 오프셋 값의 조정에 의해 전류명령(CMD)에 대한 부하전류가(Ip)가 가변될 수 있다.

전류명령가산 및 제한회로(32)는 오프셋회로(31)의 전류명령(COMM)과 오프셋 출력(OFFS)이 반전입력단에 인가되도록 연결된 연산증폭기(321)와, 역방향의 다이오드(D32)가 출력단과 연산증폭기(321)의 반전입력단 사이에 연결된 연산증폭기(322)를 포함한다. 연산증폭기(322)의 비반전입력단은 연산증폭기(321)의 출력단과 연결된다. 또한, 연산증폭기(321)가 가산증폭기로 동작되도록 하고, 연산증폭기(322)는 비교기로 동작되도록 하는 소정의 저항(R321∼R328) 및 레퍼런스 전압(Vref)이 연결된다.

연산증폭기(321)는 반전입력단의 신호를 합산하는 가산기로 동작하며, 연산증폭기(322) 및 다이오드(D32)는 연산증폭기(321)의 반전입력단 신호 중 어느하나가 일정레벨 이상일 경우 다이오드(D32)가 턴온되게하여 연산증폭기(321)의 입력단 전압이 제한되도록 한다.

즉, 연산증폭기(321)의 반전입력단 전압이 연산증폭기(322)의 출력단 전압보다 클 경우, 다이오드(D32)가 턴온되어 연산증폭기(321)의 반전입력단에는 연산증폭기(322)의 출력단 전압이 인가된다.

연산증폭기(321)의 출력은 오차증폭기(70)에 제공된다.

제3도-제5도는 전류명령(CMD)과 부하전류(Ip)간의 관계를 도시한 그래프로서, 보다 상세하게, 전류명령모드 결정부(30) 및 오프셋회로(31)의 전압(V0, V1, V2)에 따른 부하전류(Ip)의 변화를 도시한 것이다.

제3도는 전류명령모드 결정부(30)의 전압 V1=CMD1 이고, 오프셋회로(31)의 전압 V2=CMD2일때의 부하전류(Ip)를 도시한 것이다.

제4도는 전류명령모드 결정부(30)의 전압 V1=CMD1 이고, 오프셋회로(31)의 전압 V2=CMDmax 일때의 부하전류(Ip)를 도시한 것이다.

제5도는 전류명령모드 결정부(30)의 전압 v1=0 이고, 오프셋회로(31)의 전압 V2=CMDmax 일때의 부하전류(Ip)를 도시한 것이다.

제3도,제4도 및 제5도에 도시된 그래프에서, 전류명령모드 결정부(30) 및 오프셋회로(31)의 전압(V0, V1, V2)값을 조절함으로써 부하전류(Ip)를 의도하는 대로 제어할 수 있다. 상기 전압(V0, V1, V2)값은 가변저항(VR312) 및 저항(R306, R307 : R311, R312)의 저항값을 가변시켜 조절할 수 있다.

제2도를 참조하면, 전류검출회로(60)는 주전력 회로부(100)의 전류검출저항(Rs)에 비반전입력단이 연결되는 연산증폭기(601)와, 연산증폭기(601)가 비반전증폭기로 동작하도록 연결되는 저항(R601∼R604)으로 구성된다.

상기 연산증폭기(601)는 상기 전류검출저항(Rs)을 통해 흐르는 전류의 크기를 검출하기 위한 것으로, 입력단의 신호를 비반전증폭한다. 상기 연산증폭기(601)의 출력신호는 오차증폭기(70)와 전류명령모드 결정부(30)에 제공된다.

오차증폭기(70)는 전류검출회로(60)와 전류명령가산 및 제한회로(32)와 제2삼각파 발생회로(50)의 출력신호가 반전입력단에 인가되도록 연결된 연산증폭기(701)와, 상기 연산증폭기(701)가 가산증폭기로 동작하도록 연결되는 저항(R701∼R705)과, 교류성분을 제거하기 위해 연산증폭기(701)의 반전입력단과 출력단 사이에 연결되는 콘덴서(C70)로 구성된다.

상기 연산증폭기(701)는 반전입력단의 신호를 합산하는 가산기로 동작하며, 전류검출회로(601)에서는 연산증폭기(601)에 의해 비반전증폭 동작이 수행되고, 전류명령가산 및 제한회로(32)에서는 연산증폭기(321)에 의해 반전증폭 동작이 수행되므로, 전류명령가산 및 제한회로(32)의 출력과 전류검출회로(60)의 출력을 합산하면 두 값의 오차가 검출된다. 이러한 전류명령(CMD)과 실제 흐르는 부하전류(Ip)간의 오차는 오차증폭기(70) 후단에 연결되는 회로에 의해 보상되도록 함으로써 전류명령에 따라 부하전류(Ip)가 일정하게 일정하게 유지되도록 한다. 상기 연산증폭기(701)의 출력은 펄스폭변조 비교기(80)에 제공된다. 한편, 제2삼각파 발생회로(50)에서 제공되는 삼각파는 양(+)의 피크값과 음(-)의 피크값을 교번하여 가지는 것으로서, 밸브의 동마찰계수를 감소시키기 위해 밸브의 온/오프 동작에 진동을 주기 위한 것이다.

펄스폭변조 비교기(80)는 오차증폭기(70)의 출력신호가 비반적입력단에 인가되도록 하고, 제1삼각파 발생회로(40)의 출력신호가 반전입력단에 인가되도록 연결되는 연산증폭기(81)를 포함한다.

상기 연산증폭기(81)는 비교기로 동작하며, 보다 상세하게, 연산증폭기(81)의 비반전입력단의 전압은 제1삼각파 발생회로(40)에서 제공되는 삼각파와 비교된다. 제1삼각파 발생회로(40)에서 제공되는 삼각파는 양의 피크값과 영을 교번하여 가진다.

따라서, 연산증폭기(81)의 출력신호는 펄스와 같은 파형을 가지며, 펄스파형의 폭은 비반전입력단에 인가되는 전압레벨에 반비례한다. 상기 연산증폭기(81)의 펄스 파형의 신호는 출력회로부(90)에 제공된다.

출력회로부(90)는 상기 전류명령모드 결정부(30)의 출력과 펄스폭변조 비교기(80)의 출력이 연결되어 만들어진 노드에 베이스가 연결되고, 에미터에 음의 전원전압이 인가되도록 연결되며, 컬렉터는 주전력회로부(100)에 연결된 트랜지스터(Q90)를 포함한다.

상기 트랜지스터(Q90)는 베이스에 인가되는 펄스파형에 의해 동작하며, 특히 펄스파형의 양의 전압에 의해 턴온된다. 트랜지스터(Q90)가 턴온되면, 주전력회로부(100)의 피모스 트랜지스터(M) 게이트에 음의 전원전압이 트랜지스터(Q90)의 게이트를 통해 제공된다. 피모스 트랜지스터(M)는 음의 게이트 전압에 의해 턴온되며, 밸브(PV)에 전원전압(Vdc)이 인가되도록 한다.

이때, 트랜지스터(Q90)의 온/오프는 펄스폭변조 비교기(80)의 출력에 의해 결정되며, 펄스폭변조 비교기(80) 출력신호의 펄스폭에 의해 트랜지스터(Q90)의 온/오프 타이밍이 제어된다.

또한, 트랜지스터(Q90)의 온/오프 듀티비는 피모스 트랜지스터(M)에도 동일하게 나타나며, 이 듀티비에 의해 밸브(PV)에 실제로 흐르는 부하전류(Ip)의 크기가 결정된다.

이상에서와 같이 이 발명의 실시예에서, 단방향 밸브가 적용된 유압회로에 적용되며, 전류명령에 따라 비례 솔레노이드밸브에 흐르는 부하전류를 정밀하게 제어할 수 있는 비례 솔레노이드밸브 제어시스템을 제공할 수 있다.

Claims

입력전압과 기준전압의 차이를 탐지하고 전류명령을 출력시키는 전류명령 검출회로와; 상기 전류명령 검출회로에 의해 검출된 전류명령을 전송할 뿐만 아니라 사용자에 의해 가변가능한 오프셋 값을 생성하며, 전류명령이 소정 레벨이상이면 전류명령을 제한하기 위한 오프셋값을 생성하는 오프셋회로와; 상기 오프셋회로에서 출력되는 전류명령과 오프셋 값을 입력받아 제한 출력 전류를 생성하며, 상기 제한 출력 전류는 상기 오프셋 값이 상기 전류 명령보다 크면 설정된 소정의 값이 되고 상기 오프셋 값이 상기 전류 명령보다 크지 않으면 전류 명령과 같도록 하는 전류명령가산 및 제한회로와; 비례 솔레노이드 밸브에서의 전류의 흐름을 검출하고 검출한 전류에 대응하는 솔레노이드 전류 신호를 생성하는 전류검출회로와; 양과 음의 값을 교번하는 제2삼각파를 입력받아, 상기 전류명령가산 및 제한회로의 출력과 상기 전류검출회로의 출력과 제2삼각파를 합산하여 그 오차를 증폭하는 오차증폭기와; 양과 영의 값을 교번하는 제1삼각파를 입력받아, 상기 오차증폭기의 출력과 제1삼각파를 비교하는 펄스폭변조 비교기와; 상기 펄스폭변조 비교기의 출력신호에 대응하는 듀티비를 갖는 스위칭신호를 생성하는 출력회로부와; 상기한 전류명령 검출회로와 상기 출력회로부 사이에 연결되어, 전류명령의 동작모드를 결정하여 이를 출력회로부에 제공하는 전류명령보드 결정부를 포함하며, 상기 전류명령모드결정부는, 두 개의 비례 솔레노이드밸브 중 어느 하나를 완전히 열리도록 하는 전개모드와, 두 개의 비례 솔레노이드밸브 중 어느 하나가 비례적으로 열리도록 닫히도록 하는 전폐모드 중 어느 하나를 결정하는 것을 특징으로 하는 비례 솔레노이드 밸브 제어시스템.
제1항에 있어서 상기한 전류명령 검출회로는, 외부에서 입력된 전류명령과 소정의 기준전압과의 차이를 비반전 증폭하는 연산증폭기를 포함하는 것을 특징으로 하는 비례 솔레노이드밸브 제어시스템.
제1항에 있어서 상기한 오프셋회로는, 상기 전류명령 검출회로에서 검출된 전류명령을 상기 전류명령가산 및 제한 회로에 전달하기 위하여, 전압 팔로워로 동작하는 제1연산증폭기와; 상기 전류명령 검출회로에서 검출된 전류명령을 소정의 레퍼런스 전압과 비교하며, 전류명령이 상기 레퍼런스 전압과 비교하며, 전류명령이 상기 레퍼런스 전압보다 클 경우에 하이레벨을 출력하는 제2연산증폭기와; 사용자에 의해 가변가능한 오프셋 전압을 상기 전류명령가산 및 제한회로에 제공하기 위하여, 인가된 오프셋 전압에 대한 전압 팔로워로 동작하는 제3연산증폭기와; 상기 제2연산증폭기와 제3연산증폭기 사이에 연결되어, 상기 제2연산증폭기의 하이레벨 출력에 의해 턴온되면, 상기 제3연산증폭기에 전류명령을 제한하기 위한 소정의 오프셋 전압을 인가하기 위한 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 비례 솔레노이드 밸브 제어시스템.
제1항 또는 제3항에 있어서, 상기한 전류명령 가산 및 제한회로는, 상기 오프셋 회로에서 출력되는 전류명령과 오프셋 출력을 가산하기 위하여 가산증폭기로 동작하는 제1연산증폭기와; 상기 제1연산증폭기의 출력을 소정의 레퍼런스 전압과 비교하며, 출력을 상기 제1연산증폭기의 반전입력단에 인가하는 제2연산증폭기와; 상기 제1연산증폭기의 반전입력단과 상기 제2연산증폭기의 출력단 사이에 순방향으로 연결되어, 제1연산증폭기의 반전입력단 전압이 제2연산증폭기의 출력단 전압보다 클 경우에만 제2연산증폭기의 출력이 상기 제1연산증폭기의 반전입력단에 인가되도록 하는 다이오드를 포함하여 구성되는 것을 특징으로 하는 비례 솔레노이드 밸브 제어시스템.
제4항에 있어서, 상기한 제1연산증폭기는, 반전입력단의 전압을 가산함과 동시에 입력에 대한 반전증폭 동작을 수행함을 특징으로 하는 비례 솔레노이드 밸브 제어시스템.
제1항에 있어서 상기한 전류검출회로는, 주전력 회로부의 전류검출저항에 의해 검출된 부하전류의 크기를 비반전증폭한 후, 출력을 상기 오차증폭기에 제공하는 연산증폭기를 포함하여 구성되는 것을 특징으로 하는 비례솔레노이드 밸브 제어시스템.
제1항에 있어서 상기한 오차증폭기는, 상기 전류검출회로와 제2삼각파 발생회로와 전류명령가산 및 제한회로의 출력을 가산하기 위하여, 입력에 대한 가산증폭 동작을 수행하는 연산증폭기를 포함하여 구성되는 것을 특징으로 하는 비례 솔레노이드밸브 제어시스템.