KR100205529B1 - 상관 검출 및 통신 장치 - Google Patents

상관 검출 및 통신 장치 Download PDF

Info

Publication number
KR100205529B1
KR100205529B1 KR1019950702414A KR19950702414A KR100205529B1 KR 100205529 B1 KR100205529 B1 KR 100205529B1 KR 1019950702414 A KR1019950702414 A KR 1019950702414A KR 19950702414 A KR19950702414 A KR 19950702414A KR 100205529 B1 KR100205529 B1 KR 100205529B1
Authority
KR
South Korea
Prior art keywords
phase
signal
spreading code
output
correlation
Prior art date
Application number
KR1019950702414A
Other languages
English (en)
Other versions
KR950704876A (ko
Inventor
도모히로 도히
마모루 사와하시
후미유끼 이다찌
Original Assignee
오보시 코지
엔.티.티 이도츠신모 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오보시 코지, 엔.티.티 이도츠신모 가부시키가이샤 filed Critical 오보시 코지
Publication of KR950704876A publication Critical patent/KR950704876A/ko
Application granted granted Critical
Publication of KR100205529B1 publication Critical patent/KR100205529B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7085—Synchronisation aspects using a code tracking loop, e.g. a delay-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H04B7/2125—Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

빨리 초기 포착을 설정할 수 있고, CDMA 통신을 위한 수신기에서 상호 상관 성분을 추출함으로써 아주 정확한 트렉킹을 얻을 수 있는 상관 검출기가 제공되며, 그 상관 검출기를 이용한 통신 시스템이 제공된다. 초기 포착 동안에, 수신 신호(21)는 정합 필터(43)에 공급된다. 포착 결정 회로(45)가 정합 필터(43)가 취득을 검출했는지의 여부를 결정하면, 스위칭 회로(42)는 수신 신호(21)를 곱셈기(47, 48)에 공급하도록 제어하고, VCCG(29) 및 확산 코드 사본 발생기(30)를 재설정한다. 취득 설정 후에, 수신 확산 코드는 의사-코히어런트 검출되고, 검출된 확산 신호는 위상 전진 사본 및 위상 후진 사본과 곱해진다. 상관 검출 신호는 곱으로부터 생성되며, 상관 검출된 신호의 제곱 성분이 발생되고, 반전 위상과 더해지고, 시간축을 따라 평균된다. 평균된 신호는 수신 데이터의 결정 신호에 의해 위상 에러 신호를 얻을 수 있도록 역으로 변조되고, 결정 신호는 수신 확산 신호와 수신 확산 신호와 동기된 사본을 곱하고, 다수의 칩 동안에 수신 위상 에러를 보상하기 위해 곱을 적분함으로써 얻어진다.
사본 발생기는 위상 에러 신호에 의해 제어되는 위상을 갖는 클럭 신호에 의해 동작된다.

Description

상관 검출 및 통신 장치
CDMA 통신은 정보율보다 고속의 확산 코드를 이용하여 확산 정보에 의해 광대역 신호로 다중 접속 전파를 수행하며, 크게 고속의 확산 코드에 의해 변조 신호를 확산하는 직접 환산 (DS) 시스템과, 주파수 호평(FH) 시스템으로 나뉜다. FH 시스템은 각 심볼을 칩(chip)이라고 불리는 작은 요소로 분해하고, 고속으로 칩을 다른 중심 주파수를 갖는 신호로 변환시킨다. FH 시스템의 구현이 어려우므로, 일반적으로 DS 시스템이 사용된다. DS 시스템은 구현이 어려우므로, 일반적으로 DS 시스템이 사용된다. DS 시스템은 수신단에서 광대역 수신 신호를 역확산함으로써 원래의 협대역 신호를 복원한 뒤에, 복조한다. 역확산에서, 상관 검출은 수신 신호에 포함된 확산 코드와 수신단에서 발생된 확산 코드 사이에서 수행된다.
따라서, DS 시스템에서 확산 신호를 수신하기 위한 수신기는 보통 수신 신호의 PN 시퀀스(수신 PN 시퀀스)의 사본(replica, 기준 PN 시퀀스)을 제공받으며, 기준 PN 시퀀스와 수신 PN 시퀀스 사이의 동기를 설정한다. 제1도는 정합 필터(matched filter)를 이용한 종래의 동기 회로를 보여준다.
입력 터미널(10)에 인가되는 수신 신호는 탭(tap)을 가진 메모리 회로(11)에 공급된다. 탭 메모리 회로의 탭의 수는 확산 코드 간격(즉, 처리 이득 PG)의 칩의 수와 같다. 메모리 회로(11)의 탭의 출력은 곱셈기(12)에 의해 탭 계수 회로(13)에 저장된 기준 확산 코드와 곱해진다. 결과 곱은 적분기(14)에 의해 더해지고, 그 출력 터미널로부터의 합을 상관값(15)으로 출력한다.
상관값의 피크치가 확산 코드의 간격과 같은 간격으로 나타나므로, 정합 필터를 사용하면 동기 설정을 빨리 할 수 있다. 그러나, 탭 메모리 회로(11)의 용량 및 곱셈기(12)의 수는 처리 이득에 따라 증가하므로, 수신기의 전력 소비는 확산 코드 간격에 따라 증가한다. 그러므로, 종래의 동기회로는 휴대용 장치 및 이동 장치에는 적합하지 않다.
제2도의 슬라이딩 상관 검출기를 이용하면 회로의 전력 감소 및 소형화가 가능하다. 제2도에서, 둘 사이의 상관을 얻기 위해 입력 터미널(10)에 입력된 수신 신호(21)는 곱셈기(22)에 의해 확산 코드 사본 발생기(30)에 의해 발생되는 확산 코드와 곱해진다. 결과곱은 대역 통과 필터(BPF)(23)에 통과된 뒤에 진폭 제곱 검출기(24)에 의해 피크 전력 검출된다. 검출된 전력은 적분-덤프 회로(25)에 의해 일정한 시간(보통, ±1칩 간격)동안에 적분된다. 적분 결과가 드레쉬홀드(threshold) 값을 초과하면 초기 포착(initial acquisition)이 완성되었음을 결정하는 드레쉬홀드 결정 회로에 의해 드레쉬홀드 값과 비교되고, 다음 단계(트렉킹 모드)로 진행된다. 만약 적분 결과가 드레쉬홀드 값보다 작으면, 결정 회로(26)는 제어 전압(28)을 확산 코드 사본 발생기(30)에 의해 발생된 확산 코드의 위상이 1/N 칩 간격만큼 편이되도록 사본의 위상을 이동시키는 전압 제어 클럭 발생기(VCCG)(29)에 공급한다 (N은 1이상인 자연수이다). 초기 포착은 동기점이 발견될 때까지 처리를 반복함으로써 완성된다.
이 방법에 따르면, 사본이 1/N 칩 간격만큼 편이될 때마다 일정한 시간 동안에 확산 사본이 적분되어야하며, 적분 결과를 비교함으로써 확산 코드의 간격에서 동기점이 검출될 필요가 있다. 이것은 포착 시간을 길어지게 하므로, 빠른 포착을 필요로 하는 시스템에는 적당하지 않다.
게다가, 종래의 상관 검출기는 동기를 유지(트렉킹)하는데 다소 큰 에러를 제공한다는 또 다른 문제가 있다.
제3도는 종래의 DLL(Delay Lockde Loop) 상관 검출기(44)를 보여주는 블럭 다이어그램이다. 제3도에서, 같은 기능 블럭들은 제2도와 같은 도면 번호로 나타낸다. 도면 번호 10은 확산 신호 입력 터미널, 102는 결정된 데이터 출력 터미널, 111은 곱셈기, 510은 지연 회로를 나타낸다. 상관 검출기(44)는 입력 변조 신호와 사본의 칩 위상보다 각각 1/N 만큼 빠르거나 늦도록 만들어진 코드 시퀀스 사이의 상관을 계산한다. 상관된 신호는 불필요한 높은 주파수를 제거하는 대역 통과 필터(BPFs)(53, 54)에 통과되고, 진폭 제곱 검출기(55, 56)에 의해 검출된다. 제곱된 진폭 성분은 덧셈기(57)에 의해 반대 위상으로 더해져서, 에러 신호 전압은 위상차의 양을 가리키게 된다. 에러 신호 전압은 루프 필터(58)에 통과되고, 사본 코드 시퀀스의 위상을 보정하기 위해서 VCCG(29)로 귀환된다. 위상 전진(또는 후진) 시간 δ은 0부터 Tc까지의 범위이며, 여기시 Tc는 칩 간격이다.
CDMA 시스템을 셀룰러 통신에 적용하려면 모든 이동국으로부터 보내진 기지국의 수신 레벨을 일정하게 유지하는 고도로 정확한 송신 전력 제어를 필요로 한다. CDMA 시스템은 FDMA 시스템이나 TDMA 시스템과 비교하여 주파수 대역당 가입자 수에 의해 용량이 증가할 수 있다. 이것은 주파수 직교를 사용한 종래 시스템이 연속된 셀에서는 같은 반송파 주파수를 처리할 수 없고, 심지어 공간 다이버시티 시스템조차도 네 개의 셀 안에서는 같은 주파수를 재사용 할 수 없기 때문이다.
이와 반대로, CDMA 시스템은 다른 통화자의 신호가 백색 잡음으로 간주되므로 같은 반송파 주파수를 연속된 셀에서 재 사용할 수 있다. 따라서, CDMA 시스템은 FDMA 시스템이나 TDMA 시스템과 비교하여 가입자 수에 의해 용량이 증가할 수 있다. 처리 이득이 pg이면, 서로 완전히 직교하는 확산코드 시퀀스의 수는 pg이다. 그러나, 코드 시퀀스의 수는 정보 데이타가 단지 1심볼 간격 길이의 코드 시퀀스만을 사용하여 확산될 때는 불충분하다. 이 문제를 극복하기 위해 확산 코드의 수는 아주 긴 간격의 긴 코드 시퀀스를 1심볼 간격의 짧은 코드 시퀀스에 겹쳐놓음으로써 거의 무한대로 증가한다.
한정된 상관 특성을 갖는 M 시퀀스와는 달리, 골드 시퀀스의 자기 상관 및 골드 시퀀스에 아주 긴 코드 시퀀스가 중첩됨으로써 얻어지는 시퀀스의 자기 상관은 1심볼 간격안의 일반적인 상관 피크값에다가 고려해야만 하는 필요 없는 피크값을 갖게 된다. 결과적으로, 수신 신호 레벨이 낮을 때, 락(lock)은 1칩 간격 락을 이용한 종래의 지연-락 루프에서 손실된다. 제3도의 지연-락 루프의 동작 원리를 명확하게 설명한다. 우선, 입력 신호는 다음 방정식과 같이 표현된다.
여기서, S는 평균 신호 전력, c(t-τt)는 전파 지연을 포함한 수신 확산 코드, m(t-τt)는 전파 지연을 포함한 데이터 변조를 나타내고, ω0는 반송파의 각 주파수이고, θ(t)=θ0+Ω0t는 상수항과 도플러 주파수에 비례하는 항의 합으로 표현되는 알려지지 않은 위상이다. n(t)의 전력 스펙트럼 밀도는 N0/2이다. δω0는 변조 신호의 중심 주파수와 국부 발진 주파수 사이의 각 변조 에러이다. 게다가, 입력 열잡음 ni(t)의 대역 통과된 식은 다음과 같이 주어진다.
여기서, Nc(t) 및 Ns(t)는 근사되고, 확률적으로 독립이며, 정상상태(steady)라고 가정된다. 위상이 앞선 확산 사본 시퀀스 및 위상이 늦은 확산 사본 시퀀스는 다음과 같이 표현될 수 있다.
여기서,는 수신측에서 DLL에 의해 평가되는 전파 지연이다. 위상 검출기의 상호 상관 출력은 다음과 같이 표현된다.
여기서, Km은 양쪽 가지(branch)에서 같다고 가정되는 위상 검출기의 이득이고,는 집합의 평균을 나타낸다.
제4a도 및 제4b도는 수신 칩 위상 에러에 의한 자기 상관 출력을 설명한다. 여기서,
는 정규화된 전파 지연 에러이다. H(S)는 대역 통과 필터의 변환 함수 H(S)의 저역 통과 식이고,
는 PN 시퀀스이 처리이다.
진폭 제곱 검출기의 출력은의 시간 주기에 PN의 자기 상관 함수편이에 의해 얻어지는 함수인를 이용하여 다음과 같이 표현될 수 있다.
여기서,
여기서, H/(p)×(t)는 BPF의 x(t)에 대한 출력 응답을 나타낸다. 대역폭이 BL이 칩율보다 충분히 작다면, 루프에서 PN 시퀀스에 의해 야기되는 자동-노이즈의 효과는 1차항 근사에서 무시할 수 있다. 자동-노이즈 및 제곱 검출에 의해 야기되는 2차 하모닉을 무시하면, 루프 필터로의 입력은 다음 방정식으로 나타낼 수 있다.
여기서,
전술한 바에 따르면, 확산 코드 사본 발생기의 출력의 정규화된 지연 평가는 e(t)를 이용하여 다음과 같은 식으로 표현된다.
여기서, F(S)는 루프 필터의 변환 함수이고, KVCC는 PN 시퀀스 발생기를 제어하는 VCCG안에 있는 전압 제어기의 이득이다. K=K2KVCC로 놓고, K는 루프 이득을 나타낸다. 식(7)을 (8)에 대입하면,
따라서, 평가된 에러 εt는 다음과 같이 표현된다.
상기 식의 괄호 안에 있는 첫 번째 항을 분리하면 평균값항과 변조 자동-노이즈 항이 주어진다.
여기서, 는 시간에 대한 평균을 나타내고,
여기서, Sm(f)는 데이터 변조의 전력 스펙트럼 밀도이다. M2항은 필터의 통과 대역 동안의 데이타 변조 전력 스펙트럼 밀도의 적분이고, 통과 대역에서의 데이터 변조 전력을 가리킨다. 루프의 대역폭은 데이터 심볼율보다 훨씬 작으므로, 식(11)의 두 번째 항과 연관된 자동-노이즈는 무시할 수 있다.
식(10)으로부터, 다음 식이 얻어진다.
문자 위에 있는 점은 시간 미분을 나타내며, η는 아래와 같이 주어진다.
간단히, 잡음 성분으로 인한 제곱된 트렉킹 지터(jitter)의 평균은 다음과 같이 표현된다.
여기서, BL은 LPF의 등가 잡음 대역폭이고, Ne(εt)는 다음과 같이 표현된다.
…(15)
여기서, f(εt)는 제곱 법칙 검출 곡선이다.
종래의 DLL은 식(15)와 같은 진폭 제곱 검출기를 사용하므로, 노이즈 성분도 역시 제곱된다. 이것은 식(14)와 같은 트렉킹 지터를 증가시킨다.
본 발명은 이동 통신에서 확산 스펙트럼을 이용하여 다중 접속을 실행하는 CDMA(Code Division Multiple Access) 시스템에서 무선 수신기의 상관 검출기에 관련된 것이다.
특히, 본 발명은 CDMA 통신에서 수신 신호를 역확산하기 위해서 확산코드를 수신 신호의 확산 코드에 동기시키는 CDMA 동기 회로에 관련된 것이다.
제1도는 종래의 정합 필터의 동기 회로나 초기 포착 회로를 보여주는 블럭 다이어그램.
제2도는 종래의 슬라이딩 상관기를 보여주는 블럭 다이어그램.
제3도는 종래의 DLL을 보여주는 블럭 다이어그램.
제4a도 내지 제4c도는 수신 신호의 위상 에러에 의한 상관 출력 신호를 설명하는 다이어그램.
제5도는 본 발명에 따른 상관 검출기의 제1실시예의 기본 배치를 보여주는 블럭 다이어그램.
제6도는 본 발명에 따른 상관 검출기의 제1실시예의 다른 기본 배치를 보여주는 블럭 다이어그램.
제7도는 본 발명에 따른 상관 검출기의 세부 하드웨어를 보여주는 블럭 다이어그램 및
제8도는 본 발명에 따른 상관 검출기의 다른 실시예를 보여주는 블럭 다이어그램.
[발명을 수행하기 위한 최적 모드]
본 발명을 수행하기 위한 최적 모드가 첨부된 도면을 참조하여 이하 설명된다.
[제1 실시예]
제5도는 본 발명의 일 실시예를 보여준다.
입력 터미널(10)에 인가된 수신 신호(21)는 스위칭 회로(42)를 통해 선택적으로 정합 필터나 상관 검출기(44)로 구성된 초기 포착 회로(43)에 공급된다. 초기 포착 회로(43)는 제1도의 초기 포착 회로와 유사한 배치를 갖는다. 상관 검출기(44)는 제2도 및 제3도의 상관 검출기와 유사한 기능을 갖는다. 초기 포착이 완전히 이루어지지 않으면, 수신 신호는 포착 결정 회로(45)으로부터의 스위칭 신호(46)에 따라 초기 포착 회로(정합 필터)(43)에 공급되어, 상관 검출이 수행된다. 정합 필터(43)에 의해 검출된 상관값은 포착 결정 회로(45)에서 드레쉬홀드값과 비교된다. 상관값이 드레쉬홀드값 이상이면, 포착 결정 회로(45)는 초기 포착이 완성되었다는 것을 결정하고, 스위칭 신호(46)를 이용하는 스위칭 회로(42)를 변환시킨다. 따라서, 수신신호는 상관 검출기(44)내의 곱셈기(47, 48)에 입력된다. 포착 결정 회로(45)는 초기 리셋 신호(49)를 VCCG(29) 및 확산 코드 사본 발생기(30)에 제공한다.
초기 포착 후의 수신 신호(21)는 곱셈기(47, 48)에 의해 확산 코드(51, 52)와 곱해지는데, 확산 코드는 확산 코드 사본 발생기(30)에 의해 발생되고, 시간상에서 T만큼(1칩 간격보다 작음) 전후로 편이된 위상을 갖는다. 두곱은 대역 통과 필터(BPF) (53, 54)에 통과되고, 진폭 제곱 검출기(55, 56)에 검출되는데, 여기서 상관값이 검출된다. 상관값은 덧셈기(57)에 의해 반대 위상으로 더해진다. 합은 루프 필터(58)에 통과되고, VCCG(29)의 제어 전압이 된다. VCCG(29)에 의해 발생된 클럭 신호는 확산 코드 사본 발생기(30)의 위상을 조절하고, 동기점을 추적하며, 동기를 유지한다. 여기서, 루프 필터(58)와 VCCG(29)는 클럭 발생 회로로서 작용한다.
제6도는 확산 코드 사본 발생기(301)가 입력 터미널(10)에 인가된 수신 신호(21)를 검출하는 직교 검출기(62)의 출력과 동기되는 예를 설명한다. 이 도면에서, 제5도와 관련된 부분은 같은 도면 번호로 나타낸다. 접미사 I 및 Q는 제5도와 같은 번호에 부가되어 직교 검출기(62)의 두 검출된 출력 I 및 Q의 처리 회로를 나타낸다. 검출된 출력 I 및 Q는 저역 통과 필터(63, 64)에 통과되고, A/D 변환기(65, 66)에 의해 디지털 신호로 변환되고, 스위칭 회로(42I, 42Q)에 공급된다. 초기 포착 회로 (43I, 43Q)의 출력은 진폭 제곱 검출기(71, 72)에 의해 제곱 법칙 검출되고, 덧셈기(73)에 의해 더해져서 초기 포착이 설정되었는지의 여부를 결정하는 포착 결정 회로(45)에 공급된다.
상과 검출기(44)안에 있는 확산 코드 사본 발생기(30I)는 앞선 위상을 갖는 전진 확산 코드(51I) 및 늦은 위상을 갖는 후진 확산 코드(52I)를 발생한다. 마찬가지로, 확산 코드 사본 발생기(30Q)는 앞선 위상을 갖는 전진 확산 코드 (51Q) 및 늦은 위상을 갖는 후진 확산 코드 (52Q)를 발생한다. 스위칭 회로(42I)로부터 출력된 검출 출력 성분 I는 곱셈기(47I, 48I)에 의해 전진 확산 코드 (51I) 및 후진 확산 코드(52I)와 곱해진다. 마찬가지로, 스위칭 회로(42Q)로부터 출력된 검출 출력 성분 Q는 곱셈기(47Q, 48Q)에 의해 전진 확산 코드 (51Q) 및 후진 확산 코드(52Q)와 곱해진다.
곱셈기(47I, 47Q)로부터 출력된 전진 확산 코드(51I, 51Q)를 가진 검출된 상관값은 대역 통과 필터(BPFs)(53I, 53Q)에 통과되고, 진폭 제곱 검출기(55I, 55Q)에 의해 제곱 법칙 검출되고, 덧셈기(67)에 의해 더해진다. 이와 유사하게, 곱셈기(48I, 48Q)로부터 출력된 후진 확산 코드(52I, 52Q)를 가진 검출된 상관값은 대역 통과 필터(BPFs)(54I, 54Q)에 통과되고, 진폭 제곱 검출기(56I, 56Q)에 의해 제곱 법칙 검출되고, 덧셈기(68)에 의해 더해진다. 덧셈기(67, 68)의 출력들은 덧셈기(57)에 의해 반대 위상으로 더해진다. 이들 동작들은 제5도와 유사하다.
제1 실시예에 따르면, 동기 처리는 상관 검출기를 이용한 트렉킹 처리와 초기 포착 처리로 분리된다. PN 시퀀스의 자기 상관이 ±1칩 간격 내에서만 설정되므로, 입력 PN 시퀀스는 입력 PN 시퀀스와 기준 PN 시퀀스 사이의 위상차가 초기 포착 동안에 ±1칩 간격보다 충분히 작은 범위 내에 있도록 얻어진다. 트렉킹 처리는 입력 PN 시퀀스와 기준 PN 시퀀스 사이의 위상차를 범위 내로 유지한다.
[제2 실시예]
제7도는 제2 실시예의 상관 검출기의 블럭 다이어그램이다. 제7도에서, 같은 기능 블럭은 제1도 내지 제6도와 같은 도면 번호로 나타내진다. 제7도에서 보여진 것과 같이, 입력 터미널(10)에 인가된 신호는 국부 발진기(103)에 의해 발생된 국부 신호를 이용하는 검출기(104)에 의해 의사-코히어런트 검출된다. 국부 신호는 대체로 변조 신호의 중심 주파수와 같은 고정된 주파수를 갖는다. 상관 검출기는 수신 확산 코드와 확산 코드의 사본 사이의 상관을 검출하기 위한 곱셈기(47, 48); 곱으로부터 상관 검출 신호만을 추출하기 위한 대역 통과 필터(83, 84); 자동 주파수 제어 회로에 의해 검출된 반송파 주파수 에러 신호를 갖는 여과된 출력 신호를 보상하기 위한 반송파 주파수 에러 보상기(208); 반대 위상에서 전진 위상 사본과 연관된 상관 검출 신호 및 후진 위상 사본과 연관된 상관 검출 신호를 더하기 위한 덧셈기(57); 상관 검출의 위상 에러를 평균(averaging)하기 위한 루프필터(58); 수신 신호에 포함된 확산 코드에 위상 동기된 사본을 이용하여 상관 검출을 수행하기 위한 곱셈기(111); M칩 간격 동안에 곱셈기(111)의 출력 신호를 적분하기 위한 적분-덤프 회로(112); 반송파 주파수 에러를 보상하기 위해 적분-덤프 회로의 출력 신호로부터 반송파 주파수 에러를 검출하기 위한 자동 주파수 제어 회로(213); 상관 검출에 의해 얻어진 신호의 수신 위상 에러 보상후의 수신 데이타를 결정하기 위한 복조기(113); 루프필터로부터 출력된 위상 에러 신호를 이용하여 결정된 데이터의 역변조를 수행하기 위한 곱셈기(114); 곱셈기(114)로부터 출력된 위상 에러 신호에 의해 클럭 위상을 제어하기 위한 전압 제어 클럭 발생기(29); 및 전압 제어 클럭 발생기(29)로부터 출력된 클럭 신호에 의해 동작되는 확산 코드 사본 발생기(30)를 포함한다. 여기서, 곱셈기(114)는 역변조 기능을 수행하며, 적분-덤프 회로는 평균화 기능을 수행한다.
변조 신호의 중심 주파수와 본질적으로 일치하는 고정된 발진 주파수에 의해 다운-컨버트된 변조 신호는 하모닉 성분이 제거되며, 변조 신호의 확산 코드에 위상 동기된 확산 코드의 사본과 곱해지며, 소정 길이의 시간 적분이 뒤따른다.
따라서, 상관 피크는 검출된다. 상관 검출 신호는 코히어런트 검출이나 지연 검출을 수행하는 복조 회로에 의해 결정된다. 한편, 변조 신호는 변조 신호의 확산 코드에 대해 전진 위상 Δ를 갖는 확산 코드의 사본과 곱해지고, 또한 후진 위상 Δ를 갖는 확산 코드의 사본과 곱해져서, 하모닉 성분을 제거한다.
확산 코드의 전진 위상 사본과 관련된 상관과 확산 코드의 후진 위상과 관련된 상관 사이의 에러 신호는 덧셈기(57)에 의해서 반전 위상과 더해지고, 그 출력은 루프 필터(58)에 의해 적분되고 평균화된다. 즉 루프 필터(58)는 평균화 회로로서 작용한다. 이것은 수신 신호의 확산 코드와 확산 코드 사본 사이의 위상 에러에 대응되는 에러 전압을 초래한다. 복조기로부터 출력된 결정 데이터에 에러 전압을 곱함으로써 역변조는 변조 신호에 기인한 위상 에러 신호에서의 에러를 제거한다. 지연은 위상 에러 결정 루프 및 데이터 결정 루프의 처리 시간들을 완전히 매치(match)시키도록 위상 에러 검출 루프 뒤에 삽입된다.
종래의 DLL에서, 역확산 신호는 수신 신호의 중심 주파수 및 직교 검출기의 국부 발진기의 주파수 사이의 에러 성분인 위상 에러 신호 성분을 포함한다. 역확산 신호는 또는 데이터 변조 성분 및 반송파 신호 성분의 잔류 성분을 포함한다. 반송파 주파수 오프셋 성분 및 데이터 변조 성분을 제거하기 위해, 역확산 신호는 진폭 제곱 검출기에 의해 제곱된다. 그러나, 이것은 노이즈 성분도 역시 제곱되므로 노이즈 성분도 역시 제곱되므로 노이즈 성분을 증가시키고, 노이즈 성분이 칩 위상 에러에 더해져서, 위상 지터를 증가시킨다.
따라서, 노이즈 성분의 증가를 막기 위해서 진폭 제곱 검출기를 제거 할 필요가 있다. 이런 관점에서, 본 발명의 실시예는 AFC에 의해 역확산 신호로부터의 신호로부터의 반송파 주파수 오프셋 성분을 제거하고, 복조 및 검출된 신호를 역확산 신호로 역으로 변조함으로써 데이터 변조 성분을 제거한다.
의사-코히어런트 검출 신호는 반송파 오프셋 신호를 포함하므로, 검출된 신호에는 위상 로테이션(rotation)이 포함된다. 따라서, 반송파 오프셋 신호는 제거되어야만 한다. 이것은 자동 주파수 제어 회로(213)에 의해 데이터 결정 루프의 상관 피크로부터의 반송파 신호의 오프셋 성분을 검출하고, 반대 위상 방향의 반송파 오프셋 신호에 의해 칩 위상 에러 검출 루프의 두 상관 검출 신호를 보정 함으로써 얻어진다.
[보충]
제8도는 제2 실시예에서 설명된 상관 검출기의 세부 하드웨어를 보여주는 블럭 다이어그램이다. 이 도면에서, 같은 요소는 제7도와 같은 도면 번호를 나타낸다. 제8도에서, 도면 번호 304는 90도 위상 편이기, 65 및 66은 A/D 컨버터, 308 및 309는 복소수 곱셈기, 313은 지연 회로, 314는 복소수 곱셈기, 317은 결정 회로를 나타낸다. 410은 반송파 주파수 에러 보상회로, 416은 자동 주파수 제어 회로를 나타낸다.
상관 검출기에서, 수신 IF 변조 신호는 직교 검출기에 의해 직교-검출된다. 직교-검출된 I 및 Q 채널 신호들은 하모닉 성분이 제거되고, A/D 컨버터(65, 66)에 의해 디지털 값으로 변환되고, I(In-phase) 및 Q(Quadrature) 성분의 복소수 신호 처리를 적용함으로써 상관 검출된다. 상관 검출은 변조 확산 코드 사본의 I 및 Q 성분의 복소수 곱셈에 의해 실행된다. 1차 변조된 신호의 동상 및 직교 성분이 같은 확산 코드에 의해 확산되었다면 확산 코드의 두 사본은 같다.
1차 변조가 QPSK이고 2차 변조가 BPSK일 때 동작이 이후에 상세히 설명된다. 변조될 데이터는 I 및 Q 채널 (QPSK 변조)을 위해 독립적으로 설정된 2진 데이터에 의해 독립적으로 1차 변조된다. I 및 Q 채널 데이터는 같은 확산 코드에 의해 확산(2차 변조) 된다. 수신기의 입력 신호는 다음과 같은 식으로 표현된다.
식(3)의 입력 신호가 수신기의 확산 코드 사본에 곱해진 후의 신호는 종래의 계산 방법이 적용되면 다음과 같이 표현된다.
루프 필터의 출력에서 칩 위상 에러 신호는 다음 식으로 표현된다.
식(18)에서 보인 것처럼, 각 심볼 성분의 변조 신호 전력은 1차 QPSK 변조의 위상 에러 신호와 곱해지고, 1차 변조된 신호 성분은 결정 후의 데이터의 I 및 Q 성분을 위상 에러 신호로 역으로 변조함으로써 제거될 수 있다.
따라서, 본 발명의 목적은 고속 동기가 가능한 저전력 소비 CDMA 동기 회로를 제공하는데 있다. 본 발명의 또 다른 목적은 종래의 코드 트렉킹 회로와 달리, 진폭 제곱 검출기에 의해 노이즈 성분의 강조로 인한 제곱 손실 결과를 제거할 수 있는 고도로 정확한 트렉킹을 수행할 수 있는 상관 검출기를 제공하는데 있다.
본 발명의 한 측면에 따르면, 동기 장치가 제공된다. 바람직한 일 실시예에 따르면, CDMA 확산된 수신 신호와, 상기 수신 신호의 역환산에 이용하는 역환산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역환산 신호와의 동기를 취하는 동기 장치에 있어서, 상기 수신 신호를 입력하는 스위칭 회로(42)와; 상기 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 초기 포착 회로(43)와; 상기 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하며, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 스위칭 회로의 출력의 타방을 입력하여, 내장하는 확산 코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 구비한다. 상기 스위칭 회로(42)는 상기 포착 결정 회로의 출력에 따라 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료 후는 수신 신호를 상기 상관 검출기(44)로 출력하며, 상기 상관 검출기(44)는, 입력한 상기 수신 신호에 대하여 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드의 사본을 출력하는 확산 코드 사본 발생기(30)와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하는 제1 곱셈기(47)와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하는 제2 곱셈기(48)와; 상기 제1 곱셈기(47)의 출력 신호로 부터 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 검출하는 제1 진폭 제곱 검출기(55)와; 상기 제2 곱셈기(48)의 출력 신호로부터 상기 위상이 지연된 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제2 상관 검출 신호를 검출하는 진폭 제곱 검출기(56)와; 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(58,29)를 포함한다.
다른 실시예에 따르면, CDMA 확산된 수신 신호와, 상기 수신 신호의 역환산에이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와 동기 유지를 행하는 상관 검출기를 포함하는 동기 장치에 있어서, 상기 상관 검출기는, 입력된 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 확산 코드 사본 발생기(30)와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 곱셈기(47)와; 상기 수신 신호에 상기 위상이 지연되 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 곱셈기(48)와; 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와; 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와; 상기 수신 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 곱하는 제3 곱셈기(111)와; 상기 제3 곱셈기의 출력 신호를 적분하는 적분 회로(112)와; 상기 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와; 상기 자동 주파수 제어 회로(213)의 출력 신호로부터 수신 데이터 식별 신호를 발생하는 복조기(113)와; 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 역변조 회로(114)와; 상기 역변조 회로의 출력에 의해 위상 제어되어, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115,29)를 포함하는 동기 장치가 제공된다.
또 다른 실시예에 따르면, CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동 기 장치에 있어서, 상기 수신 신호를 입력하는 스위칭 회로(42)와; 상기 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 초기 포착 회로(43)와; 상기 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하며, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 스위칭 회로의 출력의 타방을 입력하여, 내장하는 확산 코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하고, 상기 스위칭 회로(42)는 상기 포착 결정 회로의 출력에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료 후에는 수신 신호를 상관 검출기(44)로 출력하며, 상기 상관 검출기(44)는, 입력한 상기 수신 신호에 대하여 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 확산 코드 사본 발생기(30)와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 곱셈기(47)와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 곱셈기(48)와; 상기 제1 및 제2 상관 검출 신호에 대하여 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와; 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와; 상기 수신 신호에 상기 확산 코드 사본 발생기(30)으로부터의 동위상 CDMA 확산 코드 사본을 곱하는 제3 곱셈기(111)와; 상기 제3 곱셈기의 출력 신호를 적분하는 적분회로(112)와; 상기 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와; 상기 적분 회로(112)의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와; 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 역변조 회로(114)와; 상기 역변조 회로의 출력에 의해 위상 제어되어, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 포함하는 동기 장치가 제공된다.
본 발명의 다른 측면에 따르면, CDMA 통신 장치가 제공된다. 바람직한 일 실시예에 따르면, CDMA 확산된 코드 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기를 취하는 동기 장치를 구비한 CDMA 통신 장치에 있어서, CDMA 확산된 수신 신호를 위상이 직교하는 2개의 검파 신호(I, Q)로 직교 검출하는 직교 검출기(62)와; 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)와; 상기 2개의 디지털 신호를 각각 입력하는 2개의 스위칭 회로(42I, 42Q)와; 상기 2개의 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 2개의 초기 포착 회로(43I, 43Q)와; 상기 2개의 초기 포착 회로에 각각 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하여, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 2개의 스위칭 회로(42)의 출력에 타방을 입력하여, 내장하는 확산 코드 사본 발생기(30)에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하며, 상기 2개의 스위칭 회로(42)는, 상기 포착 결정 회로의 결정에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료 후에는 수신 신호를 상관 검출기(44)로 출력하고, 상기 상관 검출기(44)는, 입력한 상기 2개의 디지털 신호 각각에 대하여, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 2개의 확산 코드 사본 발생기(30I, 30Q)와; 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하는 2개의 제1 곱셈기(47I, 47Q)와; 상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하는 2개의 제2 곱셈기(48I, 48Q)와; 상기 제1 곱셈기의 각각의 출력 신호로부터 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 각각 검출하는 2개의 제1 진폭 제곱 검출기(55I, 55Q)와; 상기 제2 곱셈기의 각각의 출력 신호로부터 상기 위상이 지연된 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제2 상관 검출 신호를 각각 검출하는 2개의 제2 진폭 제곱 검출기(56I, 56Q)와; 각각 상응하는 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 가산하는 2개의 제1 덧셈기(67, 68)와; 상기 제1 덧셈기의 출력들을 역위상으로 가산하는 제2 덧셈기(57)와; 상기 제3 덧셈기의 출력에 의해 위상 제어되고, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(58, 59)를 포함하는 CDMA 통신 장치가 제공된다.
다른 실시예에 따르면, CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 유지를 행하는 상관 검출기를 포함하는 동기 장치를 구비하는 CDMA 통신 장치에 있어서, 상기 CDMA 통신 장치는, CDMA 확산된 수신 신호를 위상이 직교하는 2개의 검파 신호(I, Q)로 직교 검출하는 직교 검출기(62)와; 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)에 의해 2개의 디지털 신호를 얻어두고, 상기 상관 검출기는, 입력한 상기 2개의 디지털 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 확산 코드 사본 발생기(30)와, 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하여 2개의 제1 상관 검출 신호를 출력하는 제1 곱셈기(47)와; 상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하는 2개의 제2 상관 검출 신호를 출력하는 제2 곱셈기(48)와; 상기 2개의 제1 및 제2 상관 검출 신호에 대하여 각각 반송과 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와; 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와; 상기 2개의 디지털 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 각각 곱하는 2개의 제3 곱셈기(111)와; 상기 제3 곱셈기의 출력 신호를 각각 적분하는 2개의 적분 회로(112)와; 상기 2개의 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와; 상기 2개의 적분 회로의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와; 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이타 식별 신호에 의해 역변조하는 역변조 회로(114)와; 상기 역변조 회로의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 구비하는 CDMA 통신 장치가 제공된다.
본 발명의 또 다른 실시예에 따르면, CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기를 취하는 동기 장치를 구비하 CDMA 통신 장치에 있어서, CDMA 확산된 수신 신호를 위상이 직교하는 2개의 검파신호(I. Q)로 직교 검출하는 직교 검출기(62)와; 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)와; 상기 2개의 디지털 신호를 각각 입력하는 2개의 스위칭 회로(42I, 42Q)와; 상기 2개의 스위칭 회로의 출력의 일방을 각각 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 2개의 초기 포착 회로(43I, 43Q)와; 상기 2개의 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하여, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 2개의 스위칭 회로의 출력에 타방을 입력하여, 내장하는 확산 코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하며, 상기 2개의 스위칭 회로는, 상기 포착 결정 회로의 출력에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로로 출력하고, 동기 완료 후는 수신 신호를 상기 상관 검출기(44)로 출력하며, 상기 상관 검출기(44)는, 입력한 상기 2개의 디지털 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 확산 코드 발생기(30)와; 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하여 제1 상관 검출 신호를 출력하는 2개의 제1 곱셈기(47)와; 상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하는 제2 상관 검출 신호를 출력하는 2개의 제2 곱셈기(48)와; 상기 2개의 제1 및 제2 상관 검출 신호에 대하여 각각 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와; 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 회로(58)와; 상기 2개의 디지털 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 각각 곱하는 2개의 제3 곱셈기(111)와; 상기 제3 곱셈기의 출력 신호를 각각 적분하는 2개의 적분 회로(112)와; 상기 2개의 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와; 상기 2개의 적분 회로(112)의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와; 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 역변조 회로(114)와; 상기 역변조 회로의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 포함하는 CDMA 통신 장치가 제공된다.
본 발명의 또 다른 측면에 따르면 동기 방법이 제공된다. 바람직한 일 실시예에 따르면, CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 방법에 있어서, 기준 확산 코드와의 상관을 취하여 초기 동기를 행하는 단계와; 동기 완료후, 기준 확산 코드와의 상관을 취하여 동기 유지를 행하는 단계를 포함하되, 상기 동기 유지 단계는, 입력한 상기 수신 신호에 대하여, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하는 제1 승산 단계와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하는 제2 승산 단계와; 상기 제1 승산 단계의 출력으로부터 진폭 제곱 검출에 의해 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 검출하는 단계와; 상기 제2 승산 단계의 출력으로부터 진폭 제곱 검출에 의해 상기 위상이 지연된 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제2 상관 검출 신호를 검출하는 단계와; 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 역위상으로 더하는 단계와; 상기 더하는 단계의 출력에 따라, 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함하는 것을 특징으로 하는 동기 방법이 제공된다.
본 발명의 다른 실시예에 따르면, CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와 동기 유지를 행하는 상관 검출기를 포함하는 동기 방법에 있어서, 상기 동기 유지는, 입력된 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 승산 단계와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 승산 단계와; 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 단계와; 상기 반송파 주파수 에러를 보상하는 단계에서 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 더하는 단계와; 상기 더하는 단계에서의 출력을 시간 방향으로 평균화하는 단계와; 상기 수신 신호에 동위상의 CDMA 확산 코드 사본을 곱하는 제3 승산 단계와; 상기 제3 승산 단계에서의 출력을 적분하는 단계와; 상기 적분하는 단계에서의 출력에 기초하여 반송파 주파수 에러를 검출하여, 이를 상기 반송파 주파수 에러 보상 단계에서 이용하도록 하는 단계와; 상기 적분하는 단계에서의 출력에 기초하여 수신 데이터 식별 신호를 발생하는 단계와; 상기 평균화 단계에서의 출력을 상기 수신 데이터 식별 신호에 의해 역변조하는 단계와; 상기 역변조하는 단계에서의 출력에 따라 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함하는 동기 방법이 제공된다.
또 다른 실시예에 따르면, CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 방법에 있어서, 기준 확산 코드와의 상관을 취하여 초기 동기 유지를 행하는 단계와; 동기 완료후, 기준 확산 코드와의 상관을 취하여 동기 유지를 행하는 단계를 포함하되, 상기 동기 유지 단계는, 입력한 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본 및 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 승산 단계와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 승산 단계와; 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 단계와; 상기 반송파 주파수 에러 보상 단계에서 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 더하는 단계와; 상기 더하는 단계에서의 출력을 시간 방향으로 평균화하는 단계와; 상기 수신 신호에 동위상의 CDMA 확산 코드 사본을 곱하는 제3 승산 단계와; 상기 제3 승산 단계의 출력을 적분하는 단계와; 상기 적분하는 단계의 출력에 의해 반송파 주파수 에러를 검출하여, 이를 상기 반송파 주파수 에러 보상 단계에서 이용하도록 하는 단계와; 상기 적분하는 단계에서의 출력으로부터 수신 데이터 식별 신호를 발생하는 단계와; 상기 평균화 단계에서의 출력을 상기 수신 데이터 식별 신호에 의해 역변조하는 단계와; 상기 역변조하는 단계에서의 출력에 의해 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함한다.
상술한 바와 같이, 본 발명에 따라, 고속 동기에 필요로 하는 동기를 획득하려는 동안의 상관 검출은 정합 필터를 이용해 초기 포착 회로에서 실행되고, 고속 동기보다 다소 낮은 전력을 필요로 하는 트렉킹 국면에서의 상관 검출은 슬라이딩 상관 검출기에서 수행된다. 이것은 트렉킹 동안의 초기 포착 회로의 전력 소비를 무시할 수 있으므로 고속 취득 및 트렉킹 동안의 전력 절약을 얻을 수 있게 한다.
더욱이, 본 발명에 따라, 수신 칩 위상의 트렉킹 루프는 사본 신호의 위상 에러 신호에 포함된 1차 변조된 신호 성분을 제거할 수 있으므로, 상호 상관에 의존하는 성분만 추출될 수 있다. 이것은 아주 정확한 트렉킹을 가능하게 한다.

Claims (9)

  1. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 신호와의 동기를 취하는 동기 장치에 있어서, 상기 수신 신호를 입력하는 스위칭 회로(42)와; 상기 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 초기 포착 회로(43)와; 상기 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하며, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 스위칭 회로의 출력의 타방을 입력하여, 내장하는 확산 코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 구비하고, 상기 스위칭 회로(42)는 상기 포착 결정 회로의 출력에 따라 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료 후는 수신 신호를 상기 상관 검출기(44)로 출력하며,
    상기 상관 검출기(44)는, 입력한 상기 수신 신호에 대하여 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 확산 코드 사본 발생기(30)와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하는 제1 곱셈기(47)와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하는 제2 곱셈기(48)와; 상기 제1 곱셈기(47)의 출력 신호로부터 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 검출하는 제1 진폭 제곱 검출기(55)와; 상기 제2 곱셈기(48)의 출력 신호로부터 상기 위상이 지연된 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제2 상관 검출 신호를 검출하는 진폭 제곱 검출기(55)와; 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와; 상기 덧셈기의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(58,29)를 포함하는 것을 특징으로 하는 동기 장치.
  2. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와 동기 유지를 행하는 상관 검출기를 포함하는 동기 장치에 있어서, 상기 상관 검출기는, 입력된 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 확산 코드 사본 발생기(30)와, 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 곱셈기(47)와, 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 곱셈기(48)와, 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와,
    상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와, 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와, 상기 수신 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 곱하는 제3 곱셈기(111)와, 상기 제3 곱셈기의 출력 신호를 적분하는 적분 회로(112)와, 상기 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와, 상기 자동 주파수 제어 회로(213)의 출력 신호로부터 수신 데이터 식별 신호를 발생하는 복조기(113)와, 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 역변조 회로(114)와, 상기 역변조 회로의 출력에 의해 위상 제어되어, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115,29)를 포함하는 것을 특징으로 하는 동기 장치.
  3. CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 장치에 있어서, 상기 수신 신호를 입력하는 스위칭 회로(42)와, 상기 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 초기 포착 회로(43)와; 상기 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하며, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와; 상기 스위칭 회로의 출력의 타방을 입력하여, 내장하는 확산 코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하고, 상기 스위칭 회로(42)는 상기 포착 결정 회로의 출력에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료 후에는 수신 신호를 상관 검출기(44)로 출력하며, 상기 상관 검출기(44)는,
    입력한 상기 수신 신호에 대하여 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 확산 코드 사본 발생기(30)와; 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 곱셈기(47)와; 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 곱셈기(48)와; 상기 제1 및 제2 상관 검출 신호에 대하여 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와, 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와, 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와, 상기 수신 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상 CDMA 확산 코드 사본을 곱하는 제3 곱셈기(111)와, 상기 제3 곱셈기의 출력 신호를 적분하는 적분 회로(112)와, 상기 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와, 상기 적분 회로(112)의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와, 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 회로(114)와, 상기 역변조 회로의 출력에 의해 위상 제어되어, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 포함하는 것을 특징으로 하는 동기 장치.
  4. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기를 취하는 동기 장치를 구비한 CDMA 통신 장치에 있어서, CDMA 확산 코드 사본를 위상이 직교하는 2개의 검파 신호(I, Q)로 직교 검출하는 직교 검출기(62)와, 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)와, 상기 2개의 디지털 신호를 각각 입력하는 2개의 스위칭 회로(42I, 42Q)와, 상기 2개의 스위칭 회로의 출력의 일방을 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 2개의 초기 포착 회로(43I, 43Q)와, 상기 2개의 초기 포착 회로에 각각 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하여, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와, 상기 2개의 스위칭 회로(42)의 출력에 타방을 입력하여, 내장하는 확산 코드 사본 발생기(30)에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하며, 상기 2개의 스위칭 회로(42)는, 상기 포착 결정 회로의 출력에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로(43)로 출력하고, 동기 완료후에는 수신 신호를 상관 검출기(44)로 출력하고, 상기 상관 검출기(44)는, 입력한 상기 2개의 디지털 신호 각각에 대하여, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 2개의 확산 코드 사본 발생기(30I, 30Q)와, 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하는 2개의 제1 곱셈기(47I, 47Q)와, 상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하는 2개의 제2 곱셈기(48I, 48Q)와, 상기 제1 곱셈기의 각각의 출력 신호로부터 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 각각 검출하는 2개의 제1 진폭 제곱 검출기(55I, 55Q)와, 상기 제2 곱셈기의 각각의 출력 신호로부터 상기 위상이 지연된 CDMA 확산 코드 사본과의 세기를 나타내는 제2 상관 검출 신호를 각각 검출하는 2개의 제2 진폭 제곱 검출기(56I, 56Q)와, 각각 상응하는 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 가산하는 2개의 제1 덧셈기(67, 68)와; 상기 제1 덧셈기의 출력들을 역위상으로 가산하는 제2 덧셈기(57)와; 상기 제3 덧셈기의 출력에 의해 위상 제어되고, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(58, 59)를 포함하는 것을 특징으로 하는 CDMA 통신 장치.
  5. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역환산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 유지를 행하는 상관 검출기를 포함하는 동기 장치를 구비하는 CDMA 통신 장치에 있어서, 상기 CDMA 통신 장치는, CDMA 확산된 수신 신호를 위상이 직교하는 2개의 검파 신호(I, Q)로 직교 검출하는 직교 검출기(62)와, 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)에 의해 2개의 디지털 신호를 얻어두고, 상기 상관 검출기는, 입력한 상기 2개의 디지털 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 확산 코드 사본 발생기(30)와, 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하여 2개의 제 1 상관 검출 신호를 출력하는 제1 곱셈기(47)와,
    상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하여 2개의 제 2 상관 검출 신호를 출력하는 제2 곱셈기(48)와, 상기 2개의 제1 및 제2 상관 검출 신호에 대하여 각각 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와, 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와, 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와, 상기 2개의 디지털 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 각각 곱하는 2개의 제3 곱셈기(111)와, 상기 제3 곱셈기의 출력 신호를 각각 적분하는 2개의 적분 회로(112)와, 상기 2개의 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와, 상기 2개의 적분 회로의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와,상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 역변조 회로(114)와, 상기 역변조 회로의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 구비하는 것을 특징으로 하는 CDMA 통신 장치.
  6. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기를 취하는 동기 장치를 구비한 CDMA 통신 장치에 있어서, CDMA 확산된 수신 신호를 위상이 직교하는 2개의 검파 신호(I, Q)로 직교 검추하는 직교 검출기(62)와, 상기 2개의 검파 신호를 각각 디지털 신호로 변환하는 2개의 A/D 변환기(65, 66)와, 상기 2개의 디지털 신호를 각각 입력하는 2개의 스위칭 회로(42I, 42Q)와, 상기 2개의 스위칭 회로의 출력의 일방을 각각 입력하여, 기준 확산 코드와의 상관을 취하여 상관값을 출력하는 2개의 초기 포착 회로(43I, 43Q)와, 상기 2개의 초기 포착 회로에 접속되어, 상기 상관값에 기초하여 동기 완료를 판단하여, 그 판단 결과를 상기 스위칭 회로로 출력하는 포착 결정 회로(45)와, 상기 2개의 스위칭 회로의 출력에 타방을 입력하여, 내장하는 확산코드 사본 발생기에서 발생한 기준 확산 코드와의 상관을 취하는 상관 검출기(44)를 포함하며, 상기 2개의 스위칭 회로는, 상기 포착 결정 회로의 출력에 따라, 동기하지 않을 때는 수신 신호를 상기 초기 포착 회로로 출력하고, 동기 완료 후는 수신 신호를 상기 상관 검출기(44)로 출력하며, 상기 상관 검출기(44)는, 입력한 상기 2개의 디지털 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 각각 출력하는 확산 코드 사본 발생기(30)와, 상기 2개의 디지털 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 각각 곱하여 제1 상관 검출 신호를 출력하는 2개의 제1 곱셈기(47)와, 상기 2개의 디지털 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 각각 곱하여 제2 상관 검출 신호를 출력하는 2개의 제2 곱셈기(48)와, 상기 2개의 제1 및 제2 상관 검출 신호에 대하여 각각 반송파 주파수 에러를 보상하는 반송파 주파수 에러 보상기(208)와, 상기 반송파 주파수 에러 보상기(208)에 의해 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 가산하는 덧셈기(57)와, 상기 덧셈기의 출력 신호를 시간 방향으로 평균화하는 평균화 회로(58)와, 상기 2개의 디지털 신호에 상기 확산 코드 사본 발생기(30)로부터의 동위상의 CDMA 확산 코드 사본을 각각 곱하는 2개의 제3 곱셈기(111)와, 상기 제3 곱셈기의 출력 신호를 각각 적분하는 2개의 적분 회로(112)와, 상기 2개의 적분 회로(112)의 출력에 의해 반송파 주파수 에러를 검출하여, 상기 반송파 주파수 에러 보상기(208)로 출력하는 자동 주파수 제어 회로(213)와, 상기 2개의 적분 회로(112)의 출력 신호로부터 수신 데이터 식별 신호를 출력하는 복조기(113)와, 상기 평균화 회로(58)의 출력 신호를 상기 수신 데이터 식별 신호에 의해 역변조하는 회로(114)와, 상기 역변조 회로의 출력에 의해 위상 제어되며, 상기 확산 코드 사본 발생기를 제어하는 클럭을 발생하는 클럭 발생 회로(115, 29)를 포함하는 것을 특징으로 하는 CDMA 통신 장치.
  7. CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 방법에 있어서, 기준 확산 코드와의 상관을 취하여 초기 동기를 행하는 단계와, 동기 완료후, 기준 확산 코드오의 상관을 취하여 동기 유지를 행하는 단계를 포함하되, 상기 동기 유지 단계는, 입력한 상기 수신 신호에 대하여, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와, 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하는 제1 승산 단계와, 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하는 제2 승산 단계와, 상기 제1 승산 단계의 출력으로부터 진폭 제곱 검출에 의해 상기 위상이 앞선 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제1 상관 검출 신호를 검출하는 단계와, 상기 제2 승산 단계의 출력으로부터 진폭 제곱 검출에 의해 상기 위상이 지연된 CDMA 확산 코드 사본과의 상관성의 세기를 나타내는 제2 상관 검출 신호를 검출하는 단계와, 상기 제1 상관 검출 신호와 상기 제2 상관 검출 신호를 역위상으로 더하는 단계와, 상기 더하는 단계의 출력에 따라, 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함하는 것을 특징으로 하는 동기 방법.
  8. CDMA 확산된 수신 신호와, 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와 동기 유지를 행하는 상관 검출기를 포함하는 동기 방법에 있어서, 상기 동기 유지는, 입력된 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본, 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와, 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 승산 단계와, 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 승산 단계와, 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 단꼐와, 상기 반송파 주파수 에러를 보상하는 단계에서 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 더하는 단계와, 상기 더하는 단계에서의 출력을 시간 방향으로 평균화하는 단계와, 상기 수신 신호에 동위상의 CDMA 확산 코드 사본을 곱하는 제3 승산 단계와, 상기 제3 승산 단계에서의 출력을 적분하는 단계와, 상기 적분하는 단계에서의 출력에 기초하여 반송파 주파수 에러를 검출하여, 이를 상기 반송파 주파수 에러 보상 단계에서 이용하도록 하는 단계와, 상기 적분하는 단계에서의 출력에 기초하여 수신 데이터 식별 신호를 발생하는 단계와, 상기 평균화 단계에서의 출력을 상기 수신 데이터 식별 신호에 의해 역변조하는 단계와, 상기 역변조하는 단계에서의 출력에 따라 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함하는 것을 특징으로 하는 동기 방법.
  9. CDMA 확산된 수신 신호와 상기 수신 신호의 역확산에 이용하는 역확산 코드와의 상관을 이용하여, 상기 수신 신호와 상기 역확산 코드와의 동기 방법에 있어서, 기준 확산 코드와의 상관을 취하여 초기 동기를 행하는 단계와, 동기 완료후, 기준 확산 코드와의 상관을 취하여 동기 유지를 행하는 단계를 포함하되, 상기 동기 유지 단계는, 입력한 상기 수신 신호에 대하여, 동위상의 CDMA 확산 코드 사본 및 위상이 앞선 CDMA 확산 코드 사본 및 위상이 지연된 CDMA 확산 코드 사본을 출력하는 단계와, 상기 수신 신호에 상기 위상이 앞선 CDMA 확산 코드 사본을 곱하여 제1 상관 검출 신호를 출력하는 제1 승산 단계와, 상기 수신 신호에 상기 위상이 지연된 CDMA 확산 코드 사본을 곱하여 제2 상관 검출 신호를 출력하는 제2 승산 단계와, 상기 제1 및 제2 상관 검출 신호에 대하여, 반송파 주파수 에러를 보상하는 단계와, 상기 반송파 주파수 에러 보상 단계에서 보상된 상기 제1 및 제2 상관 검출 신호를 역위상으로 더하는 단계와, 상기 더하는 단계에서의 출력을 시간 방향으로 평균화하는 단계와, 상기 수신 신호에 동위상의 CDMA 확산 코드 사본을 곱하는 제3 승산 단계와, 상기 제3 승산 단계의 출력을 적분하는 단계와, 상기 적분하는 단계의 출력에 의해 반송파 주파수 에러를 검출하여, 이를 상기 반송파 주파수 에러 보상 단계에서 이용하도록 하는 단계와, 상기 적분하는 단계에서의 출력으로부터 수신 데이터 식별 신호를 발생하는 단계와, 상기 평균화 단계에서의 출력을 상기 수신 데이터 식별 신호에 의해 역변조하는 단계와, 상기 역변조하는 단계에서의 출력에 의해 상기 출력되는 사본 코드의 위상을 제어하는 단계를 포함하는 것을 특징으로 하는 동기 방법.
KR1019950702414A 1993-10-14 1994-10-13 상관 검출 및 통신 장치 KR100205529B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP25712793 1993-10-14
JP257127/1993 1993-10-14
JP142057/1994 1994-06-23
JP14205794 1994-06-23
PCT/JP1994/001715 WO1995010903A1 (fr) 1993-10-14 1994-10-13 Detecteur de correlation et appareil de communication

Publications (2)

Publication Number Publication Date
KR950704876A KR950704876A (ko) 1995-11-20
KR100205529B1 true KR100205529B1 (ko) 1999-07-01

Family

ID=26474191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702414A KR100205529B1 (ko) 1993-10-14 1994-10-13 상관 검출 및 통신 장치

Country Status (7)

Country Link
US (1) US5638362A (ko)
EP (2) EP0682427B1 (ko)
KR (1) KR100205529B1 (ko)
CN (1) CN1129268C (ko)
CA (1) CA2151737C (ko)
DE (2) DE69431970T2 (ko)
WO (1) WO1995010903A1 (ko)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6448926B1 (en) * 1993-11-19 2002-09-10 Itt Manufacturing Enterprises, Inc. Multi-band, multi-function integrated transceiver
DE69634845T2 (de) * 1995-01-05 2006-05-18 Ntt Docomo Inc. Vorrichtung und verfahren zur kohärenten verfolgung eines signals zur verwendung in einem cdma empfänger
JP2715987B2 (ja) * 1995-05-23 1998-02-18 日本電気株式会社 スペクトラム拡散通信方式用同期捕捉装置および同期捕捉方法
US5627855A (en) * 1995-05-25 1997-05-06 Golden Bridge Technology, Inc. Programmable two-part matched filter for spread spectrum
DE69636424T8 (de) * 1995-06-13 2007-12-06 Ntt Docomo, Inc. Direktsequenz-Kodemultiplexvielfachzugriffsempfänger und Verfahren zur Synchronisierung dafür
US7020111B2 (en) * 1996-06-27 2006-03-28 Interdigital Technology Corporation System for using rapid acquisition spreading codes for spread-spectrum communications
US6816473B2 (en) 1995-06-30 2004-11-09 Interdigital Technology Corporation Method for adaptive forward power control for spread-spectrum communications
US6885652B1 (en) 1995-06-30 2005-04-26 Interdigital Technology Corporation Code division multiple access (CDMA) communication system
US7929498B2 (en) 1995-06-30 2011-04-19 Interdigital Technology Corporation Adaptive forward power control and adaptive reverse power control for spread-spectrum communications
ZA965340B (en) 1995-06-30 1997-01-27 Interdigital Tech Corp Code division multiple access (cdma) communication system
US6697350B2 (en) 1995-06-30 2004-02-24 Interdigital Technology Corporation Adaptive vector correlator for spread-spectrum communications
US6788662B2 (en) 1995-06-30 2004-09-07 Interdigital Technology Corporation Method for adaptive reverse power control for spread-spectrum communications
US6831905B1 (en) 1995-06-30 2004-12-14 Interdigital Technology Corporation Spread spectrum system assigning information signals to message-code signals
JPH0946174A (ja) * 1995-07-31 1997-02-14 Sharp Corp フィルタ回路
JP3269959B2 (ja) * 1996-01-16 2002-04-02 株式会社日立国際電気 相関フィルタ及びｃｄｍａ受信装置
JP2780697B2 (ja) * 1996-03-22 1998-07-30 日本電気株式会社 相関復調における同期捕捉方法及び装置
JPH09321667A (ja) * 1996-05-29 1997-12-12 Yozan:Kk Ｃｄｍａ通信システム用受信機
JP2858561B2 (ja) * 1996-05-30 1999-02-17 日本電気株式会社 デジタルｄｌｌ回路
US5987059A (en) * 1996-07-12 1999-11-16 General Electric Company Method for Doppler-replica harmonic avoidance
EP1426782B1 (en) * 1996-07-12 2016-06-01 General Electric Company Parallel correlator for a spread spectrum receiver
US5966403A (en) * 1996-07-19 1999-10-12 Trimble Navigation Limited Code multipath error estimation using weighted correlations
US5838669A (en) * 1996-08-28 1998-11-17 At&T Corp. Method of synchronizing satellite switched CDMA communication system
JP2923867B2 (ja) * 1996-10-28 1999-07-26 日本電気株式会社 送信電力制御方式
US5953327A (en) * 1996-10-29 1999-09-14 Stanford Telecommunications, Inc. Class of low cross correlation non-palindromic synchronization sequences for code tracking in synchronous multiple access communication systems
JP3323760B2 (ja) * 1996-11-07 2002-09-09 株式会社日立製作所 スペクトラム拡散通信システム
JP2762996B1 (ja) * 1996-12-11 1998-06-11 日本電気株式会社 受信装置
US5974042A (en) * 1997-02-28 1999-10-26 Motorola, Inc. Service detection circuit and method
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
US6263009B1 (en) 1997-06-23 2001-07-17 Cellnet Data Systems, Inc. Acquiring a spread spectrum signal
US6741638B2 (en) 1997-06-23 2004-05-25 Schlumbergersema Inc. Bandpass processing of a spread spectrum signal
US6628699B2 (en) 1997-06-23 2003-09-30 Schlumberger Resource Management Systems, Inc. Receiving a spread spectrum signal
US6178197B1 (en) 1997-06-23 2001-01-23 Cellnet Data Systems, Inc. Frequency discrimination in a spread spectrum signal processing system
US6047016A (en) * 1997-06-23 2000-04-04 Cellnet Data Systems, Inc. Processing a spread spectrum signal in a frequency adjustable system
US6456644B1 (en) * 1997-06-23 2002-09-24 Cellnet Data Systems, Inc. Bandpass correlation of a spread spectrum signal
KR100268361B1 (ko) * 1997-07-01 2000-10-16 정규석 코드분할다중접속 고정수신 시스템의 초기동기 방법
EP0899893A1 (en) * 1997-09-01 1999-03-03 Kabushiki Kaisha Toshiba Spread spectrum communications receiver
US6208632B1 (en) 1998-01-29 2001-03-27 Sharp Laboratories Of America System and method for CDMA channel estimation
US6085104A (en) * 1998-03-25 2000-07-04 Sharp Laboratories Of America, Inc. Pilot aided, time-varying finite impulse response, adaptive channel matching receiving system and method
US6115370A (en) 1998-05-26 2000-09-05 Nera Wireless Broadband Access As Method and system for protocols for providing voice, data, and multimedia services in a wireless local loop system
US6144645A (en) * 1998-05-26 2000-11-07 Nera Wireless Broadband Access As Method and system for an air interface for providing voice, data, and multimedia services in a wireless local loop system
US6131012A (en) * 1998-05-26 2000-10-10 Nera Wireless Broadband Access As Method and system for a micro-channel bank for providing voice, data, and multimedia services in a wireless local loop system
US6229857B1 (en) * 1998-06-02 2001-05-08 Intel Corporation Adaptive ingress filtering system
CN1065997C (zh) * 1998-07-17 2001-05-16 中国人民解放军信息工程学院 两级直接序列扩频/码分多址通信捕捉电路装置及方法
JP3377451B2 (ja) * 1998-08-26 2003-02-17 シャープ株式会社 マッチトフィルタ
JP3092598B2 (ja) * 1998-09-08 2000-09-25 日本電気株式会社 移動通信装置及び移動通信方法
US6205168B1 (en) 1998-11-12 2001-03-20 Sharp Laboratories Of America, Inc. Sequential detection system and method with adaptive bias
FR2794314B1 (fr) * 1999-05-31 2004-12-24 Korea Electronics Telecomm Dispositif et procede de modulation d'un message de donnees en utilisant des codes de facteur d'etalement variable orthogonal (ovsf) dans un systeme de telecommunications du service mobile
KR20010003093A (ko) * 1999-06-21 2001-01-15 김영환 씨디엠에이 시스템의 티에스비 및 씨이 동시 디버깅 방법
US6735242B1 (en) * 1999-08-30 2004-05-11 Nokia Corporation Time tracking loop for pilot aided direct sequence spread spectrum systems
JP3279547B2 (ja) * 1999-09-20 2002-04-30 日本電気株式会社 Ｃｄｍａ受信機の同期捕捉装置
FI114887B (fi) * 1999-10-13 2005-01-14 U Nav Microelectronics Corp Hajaspektrivastaanottimen signaalinhakujärjestelmä
US6421372B1 (en) 1999-11-10 2002-07-16 Itt Manufacturing Enterprises, Inc. Sequential-acquisition, multi-band, multi-channel, matched filter
US6434129B1 (en) 1999-12-01 2002-08-13 Nera Wireless Broadband Access As Method and system for an air interface for providing voice, data, and multimedia services in a wireless local loop system
JP2001177436A (ja) * 1999-12-15 2001-06-29 Nec Corp 移動通信システムにおけるａｆｃ制御装置及びその方法並びにそれを使用した移動通信機
US6370182B2 (en) 2000-02-10 2002-04-09 Itt Manufacturing Enterprises, Inc. Integrated beamforming/rake/mud CDMA receiver architecture
US6597729B1 (en) * 2000-03-29 2003-07-22 Texas Instruments Incorporated Joint position and carrier frequency estimation method of initial frequency acquisition for a WCDMA mobile terminal
JP3923743B2 (ja) * 2000-03-29 2007-06-06 株式会社東芝 復号装置及び復号方法
JP3808280B2 (ja) * 2000-04-28 2006-08-09 富士通株式会社 同期確立装置と同期確立方法及び受信機
FI20001289A (fi) * 2000-05-30 2001-12-01 Nokia Mobile Phones Ltd Menetelmä ja järjestely taajuuspoikkeaman vähentämiseksi radiovastaanottimessa
US6728301B1 (en) 2000-07-07 2004-04-27 Texas Instruments Incorporated System and method for automatic frequency control in spread spectrum communications
CN1247363C (zh) * 2000-08-28 2006-03-29 皇家菲利浦电子有限公司 跟踪分解信号的方法和瑞克接收机
US6909736B2 (en) * 2000-12-14 2005-06-21 Nokia Corporation System for method for fine acquisition of a spread spectrum signal
US7366258B2 (en) * 2001-06-08 2008-04-29 Broadcom Corporation Chip blanking and processing in SCDMA to mitigate impulse and burst noise and/or distortion
US6727790B2 (en) 2001-08-20 2004-04-27 Itran Communications Ltd. Acquisition of sychronization in a spread spectrum communications transceiver
JP3820981B2 (ja) * 2001-12-20 2006-09-13 日本電気株式会社 無線通信システム及び発信側携帯端末における相手先携帯端末の時刻識別方法
AU2003217841A1 (en) * 2002-03-28 2003-10-13 Advanced Micro Devices, Inc. Synchronization data detection unit and method
KR20030080139A (ko) 2002-04-04 2003-10-11 엘지전자 주식회사 코드분할 다중접속 시스템에서 초기동기 획득을 위한 탐색장치 및 방법
JP2006041797A (ja) * 2004-07-26 2006-02-09 Oki Electric Ind Co Ltd スペクトラム拡散通信における逆拡散装置およびその方法
KR100662506B1 (ko) * 2004-08-04 2006-12-28 한국전자통신연구원 준동기 코드분할다중접속 시스템에서 접속 사용자 수에따른 사용자 부호 결정 장치 및 그 방법과 그를 이용한스크램블링 기반의 사용자 부호 생성/확산 장치 및 그 방법
CN102819308B (zh) * 2012-08-27 2014-07-09 常州瑞思杰尔电子科技有限公司 射频自动匹配器复位电路
CN102932033B (zh) * 2012-09-29 2015-02-11 西安空间无线电技术研究所 一种基于多峰值检测的扩频接收机多址干扰抑制方法
WO2016206053A1 (zh) * 2015-06-25 2016-12-29 华为技术有限公司 一种相位同步的方法及装置
US9985650B2 (en) * 2016-05-04 2018-05-29 Texas Instruments Incorporated Digital down converter

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4279018A (en) * 1979-03-06 1981-07-14 Nasa PN Lock indicator for dithered PN code tracking loop
US4468784A (en) * 1980-05-17 1984-08-28 Rockwell International Corporation Three-state digital mixer-driver circuit
US4841544A (en) * 1987-05-14 1989-06-20 The Charles Stark Draper Laboratory, Inc. Digital direct sequence spread spectrum receiver
US5048053A (en) * 1989-11-20 1991-09-10 Unisys Corporation Detecting and tracking circuit for component PN codes
US5003552A (en) * 1989-11-20 1991-03-26 Unisys Corporation Carrier aided code tracking loop
US5105437A (en) * 1990-07-26 1992-04-14 Unisys Corporation Programmable digital acquisition and tracking controller
US5128957A (en) * 1990-08-10 1992-07-07 Ricoh Company, Ltd. Initial acquisition method in spread spectrum system and such system
DK0552975T3 (da) * 1992-01-24 2000-03-27 Novatel Inc Modtager af pseudotilfældig støj, hvilken modtager kompenserer for flervejsforvrængning ved dynamisk justering af tidsforsi
US5504787A (en) * 1994-03-23 1996-04-02 Loral Corporation Coherent sequential PN code extractor

Also Published As

Publication number Publication date
EP0682427B1 (en) 2001-12-19
US5638362A (en) 1997-06-10
EP1075089A3 (en) 2001-02-28
DE69429505D1 (de) 2002-01-31
DE69431970T2 (de) 2003-08-28
EP0682427A4 (en) 1999-03-03
CA2151737C (en) 1999-09-28
CN1116477A (zh) 1996-02-07
DE69429505T2 (de) 2002-06-20
WO1995010903A1 (fr) 1995-04-20
DE69431970D1 (de) 2003-02-06
CN1129268C (zh) 2003-11-26
EP0682427A1 (en) 1995-11-15
EP1075089B1 (en) 2003-01-02
CA2151737A1 (en) 1995-04-20
EP1075089A2 (en) 2001-02-07
KR950704876A (ko) 1995-11-20

Similar Documents

Publication Publication Date Title
KR100205529B1 (ko) 상관 검출 및 통신 장치
EP0750408B1 (en) Device and method for coherent-tracking of a signal for use in a cdma receiver
US5383220A (en) Data demodulator of a receiving apparatus for spread spectrum communication
JP3105786B2 (ja) 移動体通信受信機
EP0708534B1 (en) Spread spectrum receiving apparatus
KR100220140B1 (ko) 씨디엠에이 전송 시스템의 확산 스펙트럼 코드를 초기 동기시키 기 위한 장치 및 방법
US5724384A (en) PN code sync device using an adaptive threshold
JP2741336B2 (ja) 帯域拡散信号受信機の周波数誤差補正装置
US6104748A (en) Spread spectrum signal receiving apparatus
EP0562529A2 (en) Spread spectrum communication system and method
JP3280141B2 (ja) スペクトラム拡散受信装置
JP4505981B2 (ja) スペクトル拡散受信機
KR19980040999A (ko) 지피에스(gps)위성신호 역확산장치
JP2952305B2 (ja) 相関検出器および通信装置
JPH06244820A (ja) 信号処理回路
JP2778396B2 (ja) スペクトル拡散信号の受信機
KR950011080B1 (ko) 대역확산통신방식의 비동기 디지탈 수신시스템
CA2276200A1 (en) Correlation detector and communication apparatus
JP3575922B2 (ja) スペクトル拡散無線通信装置
JP2650553B2 (ja) スペクトル拡散復調装置
JP3258944B2 (ja) 移動無線受信装置
JP2764152B2 (ja) スライディング相関検出器
JP4445649B2 (ja) 復調方式
KR20000073313A (ko) 부호분할 다중접속 시스템에서 동기 트래킹을 위한 문턱값 설정방법 및 그 장치
JPH07154296A (ja) スペクトル拡散通信システムおよびスペクトル拡散受信装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee