KR100201912B1 - 대전된 금속 날을 이용한 웨이퍼 절단 방법 - Google Patents
대전된 금속 날을 이용한 웨이퍼 절단 방법 Download PDFInfo
- Publication number
- KR100201912B1 KR100201912B1 KR1019960055006A KR19960055006A KR100201912B1 KR 100201912 B1 KR100201912 B1 KR 100201912B1 KR 1019960055006 A KR1019960055006 A KR 1019960055006A KR 19960055006 A KR19960055006 A KR 19960055006A KR 100201912 B1 KR100201912 B1 KR 100201912B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- cutting
- metal blade
- charged
- powder
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 44
- 239000002184 metal Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000005520 cutting process Methods 0.000 claims abstract description 74
- 239000000843 powder Substances 0.000 claims abstract description 20
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 3
- 239000011733 molybdenum Substances 0.000 claims abstract description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 3
- 239000010937 tungsten Substances 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 9
- 229910003460 diamond Inorganic materials 0.000 abstract description 7
- 239000010432 diamond Substances 0.000 abstract description 7
- 230000005611 electricity Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 96
- 239000010410 layer Substances 0.000 description 28
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000002390 adhesive tape Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
본 발명은, 절단 날을 이용한 웨이퍼 절단 방법에 관한 것으로, 웨이퍼를 절단 선을 따라서 개별 집적회로 소자로 절단하는 공정에 있어서, 절단 날은 다이아몬드 휠 대신에 텅스텐 또는 몰리브덴과 같은 금속을 사용하며, 날의 끝부분은 웨지(wedge) 모양을 하고 있는 금속 날이며, 그 금속 날에 (+) 전하의 전원을 공급하여 대전(帶電)시키고, (+) 전하로 대전된 금속 날에 (-) 전하의 SiC 분말을 주입하여 웨이퍼를 절단함으로써, 실질적으로 웨이퍼를 절단하는 매체가 (-) 전하의 SiC 분말이기 때문에 웨이퍼 절단 공정에서 절단 날이 웨이퍼에 가해질 수 있는 기계적인 충격이 최소화되며, 그 웨이퍼에 가해지는 힘의 방향이 웨이퍼의 표면과 동일한 방향이기 때문에 웨이퍼가 표면에 대하여 수직 방향으로 절단되어 개별 소자로의 분리가 용이한 장점이 있다.
Description
본 발명은 반도체 웨이퍼 절단 방법에 관한 것으로, 더욱 상세하게는 웨이퍼를 개별 소자 칩으로 분리하는 웨이퍼 절단 공정에서 종래의 다이아몬드 휠과 같은 절단 날에 의한 기계적인 충격에 의해 집적회로 소자가 손상을 입는 것을 방지하기 위한 대전된 금속 날을 이용한 웨이퍼 절단 방법에 관한 것이다.
일반적으로 집적회로 소자를 제조할 때, 소자를 개별적으로 하나씩 제조하는 것보다 하나의 반도체(예컨대, 실리콘) 웨이퍼에 여러 집적회로 소자를 일괄적으로 제조하면 경제적인 면에서나 생산성 측면에서 상당한 이점이 있다.
웨이퍼 상태에서 집적회로 소자의 제조 공정이 끝나면 이를 개별 소자로 분리한 다음 반도체 제품의 조립 공정이 진행된다.
웨이퍼를 개별 소자로 분리하는 공정은 웨이퍼 절단(wafer sawing) 또는 다이싱(dicing) 단계로부터 시작되며, 이렇게 분리된 개별소자를 다이(Die)라 한다.
도 1은 종래 기술에 따른 다이아몬드 소재의 절단 날을 이용하여 웨이퍼 절단 공정을 나타내는 사시도이다.
도 1을 참조하면, 여러 개의 집적회로 소자(12)가 형성되어 있는 웨이퍼(10)를 웨이퍼 링(60)의 개구부(65)에 고정시킨 다음 웨이퍼(10)의 회로 소자(12)가 형성된 활성면(active surface)의 반대쪽 면에 접착 테이프(50)를 부착한다.
이 접착 테이프(50)는 웨이퍼(10) 절단 공정 후 다이 본딩(Die Bonding) 공정 전까지 개별 소자들(12)을 지지하기 위한 것이다.
웨이퍼(10)가 고정된 웨이퍼 링(60)을 웨이퍼 절단 장치(20)에 장착한 후 절단 날(26)을 이용하여 웨이퍼(10)를 절단한다.
웨이퍼(10)의 활성면에 형성되어 있는 개별 소자(10)와 이웃 개별 소자(10) 사이에는 절단 날(26)이 지나갈 수 있는 절단 영역(14)이 형성되어 있는데, 이것은 도면에서 점선으로 표시한 부분으로서 절단 선(14, scribing line)이라고 한다.
통상적으로 절단 날(26)은 웨이퍼(10)를 먼저 가로 방향의 절단 선(14)을 따라서 절단한 후 웨이퍼(10)를 90°회전시킨 다음 세로 방향 절단 선(14)을 따라 절단하여 개별 집적회로 소자(12)로 분리한다.
본 도면에서는 절단 선(14)을 따라 절단된 부분을 실선으로 표시하였으며, 가로 방향으로 절단되는 상태를 표시하고 있다.
그런데, 이러한 종래 웨이퍼(10) 절단 공정에서는 약 30,000∼60,000 rpm으로 회전하며, 회로 소자(12)의 패턴층 두께의 약 10배 이상의 두께를 갖는 다이아몬드 휠(Diamond Wheel)과 같은 절단 날(26)을 사용하여 절단 영역의 웨이퍼(10)를 깎아내는 기계적인 접촉 방식으로 웨이퍼(10)를 절단하기 때문에 이하에서 설명하는 바와 같은 문제점이 생길 수 있다.
도 2는 도 1의 A-A'선 단면도로서, 웨이퍼 절단 공정에서 발생되는 문제점을 설명하기 위한 반도체 웨이퍼의 부분 단면도이다.
도 2를 참조하면, 두 개의 인접 개별 집적회로 소자(12) 사이의 절단 선을 따라 고속으로 회전하는 절단 날(26)이 지나가면서 웨이퍼(10)를 깎아낸다.
그런데, 개별 소자(10)와 소자(10) 사이에는 도 2와 같이 절연층(16)이 형성되어 있는 것이 일반적이다.
한편, 절연층(16) 위에는 검사를 목적으로 제조되는 소위 TEG(Test Element Group)용 소자가 형성될 수도 있다.
TEG용 소자란 실제 제품화를 위한 집적회로 소자와는 달리 현재 개발 중인 소자의 특성을 검사하거나 실제 웨이퍼 제조 공정에 적용한 경우의 검사 결과 등을 조기에 얻기 위해 웨이퍼 공정 단계에서 임시로 제조되는 소자를 말한다.
물론 이 부분은 웨이퍼 절단 공정 이전에 검사를 마치고 그 결과 데이터가 확보된 것이므로 절단 날에 의해 제거되어도 무방한 것이다.
절연층은 SiO2일 수도 있고, 다층 금속을 사용하는 집적회로 소자인 경우에는 금속층 사이의 층간 절연막(Inner Layer Dielectric)일 수도 있다.
절단 날(26)이 웨이퍼(10)를 깎아내면서 진행하게 되면, 절단 날(26)에 의한 기계적인 충격은 웨이퍼 링(60)에 고정되어 있는 웨이퍼(10)에 그대로 전달이 된다.
좀더 상세히 설명하면, 절단 날(26)로 사용되는 다이아몬드 휠은 강도 및 수명을 고려하여 30∼50μm 정도의 일정한 두께(a)를 가지고 있으며, 이는 절연층의 두께(b, 2∼3μm)에 비해 상당히 무딘 편이다.
따라서, 웨이퍼(10) 절단시 부서지기 쉬운 웨이퍼(10) 상에 이와 같은 무딘 절단 날(26)에 의한 기계적인 접촉 방식으로 절단하기 때문에 웨이퍼(10)에 충격을 주게 된다.
절단 날(26)에 의해 웨이퍼(10)에 가해지는 충격의 정도는 절단 날(26)의 폭, 절단 깊이, 웨이퍼(10)의 결정 방향 등에 따라 차이가 나겠지만, 가장 큰 충격이 가해지는 방향은 웨이퍼(10)의 표면을 기준으로 45°기울어진 사선에 대하여 직각 방향으로서 도면에서 화살표(30)로 나타낸 방향이다.
좀더 상세히 설명하면, 회전 운동을 하며, 웨이퍼(10)와 접촉되는 표면적이 넓은 절단 날(26)은 그 절단 날(26)의 모서리 부분에서 응력이 집중되어 진다.
따라서, 회전 운동에 의해 절단 날(26)이 웨이퍼(10)를 절단할 경우에 접촉 부위가 3차원적인 구조를 갖는 절단 날(26)의 모서리 부분에 응력이 집중되며, 그 부분과 접촉되는 웨이퍼(10)에 가해지는 기계적인 충격은 가장 크게 된다.
바로 그 부분이 웨이퍼(10)의 표면을 기준으로 45°기울어진 사선에 대하여 직각 방향이 된다.
따라서, 웨이퍼(10)에 가해지는 충격 때문에 웨이퍼의 절연층(16)이 벗겨지거나, 웨이퍼(10)의 수평에 대하여 45°방향으로 크랙이 발생되는 문제점이 발생된다.
물론 절단 부위에서 멀리 떨어질수록 충격이 약해지기 때문에 개별 소자(12)를 이루고 이는 패턴 층에는 절단 날(26)에 의한 충격이 줄어들지만, 절단 영역에 형성되어 있는 절연층(16)은 화살표 방향(30)의 충격에 의해 웨이퍼(10)의 표면에서 떨어지고 벗겨지게 된다.
이러한 절연층(16)의 벗겨짐은 소자(12)의 변두리 부분에 결함을 유발하게 되고 이러한 결함은 이후 조립 공정이 진행되는 동안 소자(12)의 내부 패턴에 불량을 초래할 정도로 진행될 수 있다.
웨이퍼 절단 공정에서 이러한 절연층의 벗겨짐을 방지하기 위한 종래 기술로는 미국특허공보 제 5,430,325 호에 개시되어 있는 더미 패턴(dummy patten)을 갖는 반도체 칩이 있다.
도 3은 위 특허 공보에 나타나 있는 더미 패턴을 갖는 반도체 칩의 부분 평면도이다.
여기에 개시되어 있는 집적회로 소자(12)는 LED 칩이며, 칩의 모서리 부분에 형성되어 있는 인식 마크(18)는 웨이퍼 절단 공정 이후에 다이 본딩이나 와이어 본딩을 자동으로 수행할 때 개별 소자의 위치 등을 식별하기 위한 것이다.
인식 마크(18)는 LED 칩의 발광소자 영역과 동일한 형의 불순물을 확산시켜 형성하며 인식 영역(40) 내부에 포함되어야 한다.
앞에서 설명한 바와 같은 기계적인 절단 방법을 사용하여 절단 선(14)을 따라 웨이퍼를 절단하면 절연층이 벗겨지는 현상이 발생하고 이것이 칩의 변두리 영역(8)을 넘어서 인식 영역(40)까지 이르게 되면, 다이 본딩이나 와이어 본딩 공정에서 칩의 인식 오류가 발생할 수 있다.
그래서, 인식 영역(40)과 절단 선(14) 사이에 더미 패턴(18)을 형성하여 절연층의 벗겨짐이 칩 인식 영역에까지 도달하지 못하도록 한다.
더미 패턴(18)은 기상증착법(vapor deposition)을 사용하여 일정한 폭을 갖는 알루미늄 층이 절연층 위에 형성되도록 한 것이다.
그런데, 이러한 종래 기술에 따른 더미 패턴은 칩의 특정 부위 즉, 칩 인식 영역이 절연층의 벗겨짐에 의해 손상되는 것을 방지하기 위한 것이며 더미 패턴이 형성되지 않은 부분에는 절단 날에 의한 충격이 집적회로 소자에 여전히 가해진다는 문제점이 있다.
또한, 종래의 더미 패턴은 절연층 위에 도포된 알루미늄 금속층이기 때문에 절연층이 벗겨지는 것을 방지하는 효과가 떨어진다.
그리고, 집적회로 소자의 패턴층을 충분히 보호할 수 있을 정도로 두꺼운 알루미늄 층을 형성하기 위해서는 장시간의 CVD 공정을 진행해야 하며, 화학적 반응성이 상당히 뛰어난 알루미늄 금속층은 이후 조립 공정이 진행되는 동안 부식될 위험성이 많아 또 다른 불량의 원인이 될 수도 있다.
따라서, 본 발명의 목적은 웨이퍼 절단 공정에서 웨이퍼에 가해지는 충격의 원인이 다아이몬드 소재의 절단 날이 웨이퍼에 기계적인 충격을 주기 때문이므로 이를 방지할 수 있는 대전된 금속 소재의 절단 날(이하, 금속 날이라 한다)을 이용한 웨이퍼 절단 방법을 제공한다.
도 1은 종래 기술에 따른 다이아몬드 소재의 절단 날을 이용한 웨이퍼 절단 공정을 나타내는 사시도.
도 2는 도 1의 A-A'선 단면도로서, 웨이퍼 절단 공정에서 발생되는 문제점을 설명하기 위한 반도체 웨이퍼의 부분 단면도.
도 3은 웨이퍼 절단 공정에서 절연층의 벗겨짐을 방지하기 위한 종래 기술에 따른 더미 패턴을 갖는 반도체 칩의 부분 평면도.
도 4는 본 발명에 따른 금속 소재의 대전된 절단 날을 이용하여 반도체 웨이퍼가 절단 공정을 나타내는 부분 단면도.
도 5는 도 4에서 대전된 금속 날을 이용하여 반도체 웨이퍼가 절단되는 상태를 설명하기 위한 부분 단면도.
※ 도면의 주요 부분에 대한 설명 ※
10, 110 : 웨이퍼 12, 112 : 개별 집적회로 소자
14 : 절단 선 16, 116 : 절연층
17 : 더미 패드 18 : 칩 인식 마크
26, 126 : 절단 날 40 : 칩 인식 영역
50 : 접착 테이프 60 : 웨이퍼 링
140 : (+) 전하의 분말
상기 목적을 달성하기 위하여, 반도체 웨이퍼 절단 방법으로서, 반도체 웨이퍼의 활성면에 복수개의 반도체 칩으로 형성되는 소자 영역과, 상기 복수개의 반도체 칩을 개별 칩으로 분리하기 위한 절단 영역 및 상기 웨이퍼의 활성면에 전체적으로 형성된 절연층을 갖는 반도체 웨이퍼를 준비하는 단계; 웨이퍼 절단용 금속 날이 준비되는 단계; 상기 웨이퍼 절단용 금속 날에 (+) 전하의 전원을 공급하는 단계; 상기 (+) 전하로 대전된 금속 날에 (-) 전하의 분말을 공급하는 단계; 및 상기 (+) 전하로 대전된 금속 날의 회전에 의해 그 금속 날에 몰린 (-) 전하의 분말이 상기 절단 영역을 따라서 상기 웨이퍼를 절단하는 단계를 구비하는 대전된 금속 날을 이용한 웨이퍼 절단 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 4는 본 발명에 따른 금속 소재의 대전된 절단 날을 이용하여 반도체 웨이퍼가 절단 공정을 나타내는 부분 단면도이다.
도 5는 도 3에서 대전된 금속 날을 이용하여 반도체 웨이퍼가 절단되는 상태를 설명하기 위한 부분 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 웨이퍼를 절단하는 날은 금속 날(126)로서 끝부분이 웨지(wedge) 형상인 V형상으로 날카롭게 제조되어 있다.
금속 날(126)의 소재는 최소한 웨이퍼(110)의 소재인 실리콘(Si)보다는 강도가 크며, 가공성이 뛰어난 특성을 갖는 텅스텐(W)이나 몰리브덴(Mo)과 같은 금속이 적합하다.
여기서, 상기한 소재로 제조된 금속 날(126)을 이용하여 웨이퍼(110)를 개별 집적회로 소자(112)로 절단하는 방법은, 여러 개의 집적회로 소자(112)가 제조된 웨이퍼(110)가 구비된 상태에서, 금속 날(126)에 전원을 걸어 (+) 전하를 공급하여 대전시킨다.
그리고, (+) 전하로 대전된 금속 날(126)에 (-) 전하를 뛰고 있으며, 크기가 0.3μm이하인 도전성이 있는 분말(140) 예를 들면, SiC 분말을 주입한다.
이때, (-) 전하의 분말(140)이 (+) 전하로 대전된 금속 날(126) 주위에 몰리게 된다.
특히, (+) 전하로 대전된 금속 날(126)의 끝부분에 전하가 집중되어 있기 때문에 (-) 전하의 분말(140)이 금속 날(126)의 끝부분에 집중적으로 몰리게 된다.
따라서, (-) 전하의 분말(140)이 금속 날(126)의 끝부분에 계속 남아 있게되므로 금속 날(126)의 회전에 의한 웨이퍼(110) 절단을 진행하는 실질적인 매체는 (-) 전하의 분말(140)이 되기 때문에 금속 날(126)이 직접 웨이퍼(110)와 기계적으로 접촉되어 웨이퍼(110)를 깎지 않으므로 웨이퍼(110)에 가해지는 기계적인 충격이 최소화 될 수 있다.
즉, 절단을 진행하게 되는 매체인 (-) 전하의 분말(140)의 크기가 절연층(116)의 두께에 비해 10배정도 작기 때문에 절연층(116)에 가해지는 기계적인 층격은 최소화 될 수 있는 것이다.
물론 (-) 전하의 분말(140)의 강도는 웨이퍼(110)의 소재인 실리콘(Si)의 강도보다는 크다.
그리고, 깎여진 웨이퍼의 조각(115)은 실리콘(Si) 조각으로 전하를 뛰지 않기 때문에 절단 공정이 진행되는 동안 (-) 전하의 분말(140)에 밀려 밖으로 빠져나가게 된다.
또한, 금속 날(126)의 끝부분이 V 형상을 하고 있기 때문에 웨이퍼(110)도 V 형상으로 깎이게 되며, 가장 큰 힘이 가해지는 방향이 웨이퍼(110)의 표면을 기준으로 수직 방향에 대하여 직각 방향(130)으로서 웨이퍼(110) 표면의 방향과 동일한 방향으로 힘이 가해지기 때문에 웨이퍼(110)는 수직 방향으로 절단되어 지며, 실질적으로 웨이퍼(110)에 가해지는 충격은 최소화된다고 할 수 있다.
이유는, 금속 날(126)과 웨이퍼(110)가 3차원적인 접촉을 하는 부분이 금속 날(110)의 끝 부분이 되기 때문에 응력은 금속 날(110)의 끝부분에 집중되어 진다.
따라서, 회전 운동에 의해 금속 날(126)이 웨이퍼(10)를 절단할 경우에 접촉 부위가 3차원적인 구조를 갖는 금속 날(126)의 끝부분에 응력이 집중되며, 그 부분과 접촉되는 웨이퍼(110)에 가해지는 기계적인 충격은 가장 크게 된다.
바로 그 부분이 웨이퍼(110)의 표면을 기준으로 수직 방향에 대하여 직각 방향인 웨이퍼 표면 방향이 된다.
따라서, 웨이퍼(110)가 평면적인 구조를 하고 있으며, 웨이퍼(110)에 가해지는 힘의 방향이 웨이퍼(110) 표면과 동일한 방향이기 때문에 집적회로 소자(112)에 가해지는 충격은 거의 무시될 수 있다.
그리고, 웨이퍼(110) 절단 공정 후에 개별 소자(112)로 분리하는 단계에서 가해지는 힘이 웨이퍼(110) 표면과 동일한 방향으로 힘이 작용하기 때문에 웨이퍼(110)의 표면에 대하여 수직 방향으로 절단된다.
그리고, 웨이퍼(110)에 가해지는 힘의 방향(130)을 도 4의 도면에서 화살표로 나타내었다.
따라서, 본 발명의 의한 구조를 따르면, 웨이퍼 절단 공정에서 웨이퍼에 가해질 수 있는 기계적인 충격이 최소화되며, 그 웨이퍼에 가해지는 힘의 방향이 웨이퍼의 표면과 동일한 방향이기 때문에 웨이퍼가 표면에 대하여 수직 방향으로 절단되어 개별 소자로의 분리가 용이한 이점(利點)이 있다.
Claims (6)
- 반도체 웨이퍼 절단 방법으로서,반도체 웨이퍼의 활성면에 복수개의 반도체 칩으로 형성되는 소자 영역과, 상기 복수개의 반도체 칩을 개별 칩으로 분리하기 위한 절단 영역 및 상기 웨이퍼의 활성면에 전체적으로 형성된 절연층을 갖는 반도체 웨이퍼를 준비하는 단계;웨이퍼 절단용 금속 날이 준비되는 단계;상기 웨이퍼 절단용 금속 날에 (+) 전하의 전원을 공급하는 단계;상기 (+) 전하로 대전된 금속 날에 (-) 전하의 분말을 공급하는 단계; 및상기 (+) 전하로 대전된 금속 날의 회전에 의해 그 금속 날에 몰린 (-) 전하의 분말이 상기 절단 영역을 따라서 상기 웨이퍼를 절단하는 단계를 구비하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
- 제 1항에 있어서, 상기 금속 날의 끝부분이 V형상이며, 그 금속 날의 끝부분에 상기 (-) 전하의 분말이 집중되어 상기 (-) 전하의 분말이 상기 절단 영역을 깎아 절단하는 것을 특징으로 하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
- 제 1항에 있어서, 상기 금속 날의 재질이 텅스텐(W) 것을 특징으로 하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
- 제 1항에 있어서, 상기 금속 날의 재질이 몰리브덴(Mo)인 것을 특징으로 하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
- 제 1항에 있어서, 상기 (-) 전하의 분말이 SiC 분말인 것을 특징으로 하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
- 제 6항에 있어서, 상기 SiC 분말의 크기가 0.3μm 이하인 것을 특징으로 하는 대전된 금속 날을 이용한 웨이퍼 절단 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055006A KR100201912B1 (ko) | 1996-11-18 | 1996-11-18 | 대전된 금속 날을 이용한 웨이퍼 절단 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055006A KR100201912B1 (ko) | 1996-11-18 | 1996-11-18 | 대전된 금속 날을 이용한 웨이퍼 절단 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980036440A KR19980036440A (ko) | 1998-08-05 |
| KR100201912B1 true KR100201912B1 (ko) | 1999-06-15 |
Family
ID=19482278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960055006A KR100201912B1 (ko) | 1996-11-18 | 1996-11-18 | 대전된 금속 날을 이용한 웨이퍼 절단 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100201912B1 (ko) |
-
1996
- 1996-11-18 KR KR1019960055006A patent/KR100201912B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980036440A (ko) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11848237B2 (en) | Composite wafer, semiconductor device and electronic component | |
| TWI407499B (zh) | 半導體裝置之製造方法 | |
| US7405137B2 (en) | Method of dicing a semiconductor substrate into a plurality of semiconductor chips by forming two cutting grooves on one substrate surface and forming one cutting groove on an opposite substrate surface that overlaps the two cutting grooves | |
| EP0678904A1 (en) | Multicut wafer saw process | |
| US8148240B2 (en) | Method of manufacturing semiconductor chips | |
| US10607861B2 (en) | Die separation using adhesive-layer laser scribing | |
| US6933211B2 (en) | Semiconductor device whose semiconductor chip has chamfered backside surface edges and method of manufacturing the same | |
| KR100605433B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7112470B2 (en) | Chip dicing | |
| US9490103B2 (en) | Separation of chips on a substrate | |
| JP2004146487A (ja) | 半導体装置の製造方法 | |
| US7704857B2 (en) | Method of manufacturing semiconductor device | |
| US20020086137A1 (en) | Method of reducing wafer stress by laser ablation of streets | |
| US6326676B1 (en) | Semiconductor device | |
| KR100201912B1 (ko) | 대전된 금속 날을 이용한 웨이퍼 절단 방법 | |
| US6264535B1 (en) | Wafer sawing/grinding process | |
| US11646392B2 (en) | Method of manufacturing light-emitting device | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JP2005101181A (ja) | 半導体装置のおよびその製造方法 | |
| CN220065692U (zh) | 基于晶圆级封装的标识结构 | |
| JP2956097B2 (ja) | 半導体装置の製造方法 | |
| JPH0567599A (ja) | 半導体装置の製造方法 | |
| JPS6254938A (ja) | 半導体装置 | |
| JPH03106609A (ja) | 半導体ウエーハ | |
| JPH08279479A (ja) | 発光ダイオードアレイのダイシング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070228 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |