KR100201399B1 - Reset interrupt circuit - Google Patents
Reset interrupt circuit Download PDFInfo
- Publication number
- KR100201399B1 KR100201399B1 KR1019960039076A KR19960039076A KR100201399B1 KR 100201399 B1 KR100201399 B1 KR 100201399B1 KR 1019960039076 A KR1019960039076 A KR 1019960039076A KR 19960039076 A KR19960039076 A KR 19960039076A KR 100201399 B1 KR100201399 B1 KR 100201399B1
- Authority
- KR
- South Korea
- Prior art keywords
- request signal
- interrupt request
- reset
- reset interrupt
- interrupt
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
리셋을 검출하기 윈한 리셋 인터럽트 요구신호 발생부와, 정해진 포트에서 포트 상태를 읽어들이고, 상기 리셋 인터럽트 요구신호 발생부에서 발생된 리셋 인터럽트 요구신호와 조합하여 새로운 리셋 인터럽트 요구신호를 발생시키는 리셋 인터럽트 요구신호 선택부와, 외부 인터럽트 핀들로부터 인터럽트를 검출하기 위한 기타 인터럽트 요구신호 발생부와, 상기 리셋 인터럽트 요구신호 선택부와 기타 인터럽트 요구신호 발생부에서 출력된 인터럽트 요구신호에 따라 인터럽트 벡터 테이블에서 점프할 어드레스를 가져오기 위한 분주 어드레스 선택 회로부를 포함하여 구성되며, 리셋 인터럽트 요구신호 선택부를 통해 포트에 연결된 다른 시스템의 상태에 따라 하드웨적으로 인터럽트를 처리함으로써 인터럽트 처리속도를 향상시킬 수 있다.A reset interrupt request signal for generating a reset interrupt request signal, which reads a port state from a predetermined port and generates a new reset interrupt request signal in combination with a reset interrupt request signal generated by the reset interrupt request signal generator. Jumps in the interrupt vector table according to the signal selector, other interrupt request signal generator for detecting interrupts from external interrupt pins, and the interrupt request signal output from the reset interrupt request signal selector and the other interrupt request signal generator. It is configured to include a divided address selection circuit for retrieving an address, and the interrupt processing speed can be improved by hardware interrupt processing according to the state of another system connected to the port through the reset interrupt request signal selection unit.
Description
본 발명은 리셋 인터럽트 회로에 관한 것으로, 특히 리셋 인터럽트 벡터가 다수개 일 때 외부상태에 따라 리셋 인터럽트 발생시 분기되는 어드레스가 달라지도록 하기 위한 리셋 인터럽트 회로에 관한 것이다.The present invention relates to a reset interrupt circuit, and more particularly, to a reset interrupt circuit for causing a different branch address when a reset interrupt occurs depending on an external state when there are a plurality of reset interrupt vectors.
제1도는 종래의 기술에 의한 리셋 인터럽트 회로를 도시한 것으로, 전원이나 리셋(reset)핀을 통하여 리셋을 검출하기 위한 리셋 인터럽트 요구신호 발생부(10)와, 각 인터럽트의 종류에 따라 인터럽트 벡터 테이블(interrut vector table)(50)에서 점프(jump)할 어드레스(address)를 가져오기 위한 분주 어드레스 선택 회로부(20)와, 명령어가 실행될때마다 이를 계수하기 위한 프로그램 카운터(program counter)(30)와, 외부 인터럽트 핀들로부터 인터럽트를 검출하기 위한 기타 인터럽트 요구신호 발생부(40)와, 각 인터럽트에 대한 벡터값을 저장하는 인터럽트 벡터 테이블(50)로 구성되며, 동작은 다음과 같다.1 shows a reset interrupt circuit according to the prior art, and includes a reset interrupt request signal generator 10 for detecting reset through a power supply or a reset pin, and an interrupt vector table according to each interrupt type. a division address selection circuit section 20 for obtaining an address to jump from an interrut vector table 50, a program counter 30 for counting each time an instruction is executed; And an interrupt request signal generator 40 for detecting interrupts from external interrupt pins, and an interrupt vector table 50 for storing vector values for each interrupt. The operation is as follows.
먼저 전원이나 리셋 핀이 0에서 1로 변하면 리셋 인터럽트 요구신호 발생부(10)에서 리셋 인터럽트 요구신호가 발생되어 분주 어드레스 선택 회로부(20)로 요구하거나 또는 다른 외부인터럽트 핀으로부터 기타 인터럽트 요구신호 발생부(40)를 통해 인터럽트 요구신호가 발생되어 상기 분주 어드레스 선택 회로부(20)로 요구하면, 상기 분주 어드레스 선택 회로부(20)에서는 상기 인터럽트 벡터 테이블(50)로부터 해당 인터럽트 벡터 어드레스를 읽어내어 프로그램 카운터(30)의 값으로 바꾸며, 이에 따라 새로운 어드레스로부터 프로그램이 수행된다.First, when the power supply or the reset pin changes from 0 to 1, a reset interrupt request signal generator 10 generates a reset interrupt request signal and requests the divided address selection circuit unit 20 or another interrupt request signal generator from another external interrupt pin. When an interrupt request signal is generated through 40 to request the divided address selection circuit unit 20, the divided address selection circuit unit 20 reads the corresponding interrupt vector address from the interrupt vector table 50, and then the program counter ( Value of 30), and the program is executed from the new address accordingly.
그러나 상기와 같은 종래의 리셋 인터럽트 회로는 리셋이 풀리거나 전원이 들어오면 리셋 인터럽트 벡터가 항상 일정하여 프로그램이 시작하는 어드레스가 고정되어 있기 때문에 외부 포트에 입력상태에 따라 프로그램 처리루틴을 변경하려면 소프트워어적으로 프로그램을 따로 처리해야 하는 문제점이 있다.However, in the conventional reset interrupt circuit as described above, since the reset interrupt vector is always constant when the reset is released or the power is turned on, the address where the program starts is fixed. There is a problem in that the program has to be processed separately.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하여, 각 포트에 연결된 다른 시스템의 상태에 따라 하드웨적으로 인터럽트를 처리할 수 있는 리셋 인터럽트 회로를 제공하는 것이다.Accordingly, an object of the present invention is to solve the above problems, to provide a reset interrupt circuit that can handle the interrupt in hardware according to the state of the other system connected to each port.
제1도는 종래의 기술에 의한 리셋 인터럽트 회로도.1 is a reset interrupt circuit diagram according to the prior art.
제2도는 본 발명에 의한 리셋 인터럽트 회로도.2 is a reset interrupt circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 리셋 인터럽트 요구신호 발생부 20 : 분주 어드레스 선택 회로부10: reset interrupt request signal generator 20: frequency division address selection circuit
30 : 프로그램 카운터 40 : 기타 인터럽트 요구신호 발생부30: program counter 40: other interrupt request signal generator
50 : 인터럽트 벡터 테이블 60 : 리셋 인터럽트 요구신호 선택부50: interrupt vector table 60: reset interrupt request signal selection unit
이하 첨부도면을 참조하여 본 발명을 좀 더 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
본 발명의 리셋 인터럽트 회로는, 제2도에 도시한 바와 같이 종래의 인터럽트 리셋 회로의 리셋 인터럽트 요구신호 발생부(10)와 분주 어드레스 선택 회로부(20) 사이에 포트 상태에 따라 상기 리셋 인터럽트 요구신호 발생부(10)에서 발생된 리셋 인터럽트 요구신호를 선택하기 위한 리셋 인터럽트 요구신호 선택부(60)를 삽입 연결한 것으로, 동작은 다음과 같다.According to the reset interrupt circuit of the present invention, as shown in FIG. 2, the reset interrupt request signal according to the port state between the reset interrupt request signal generator 10 and the divided address selection circuit unit 20 of the conventional interrupt reset circuit. The reset interrupt request signal selector 60 for inserting the reset interrupt request signal generated by the generator 10 is inserted and connected. The operation is as follows.
먼저 전원이나 리셋 핀이 0에서 1로 변하면 리셋 인터럽트 요구신호 발생부(10)에서 리셋 인터럽트 요구신호가 발생되어 상기 리셋 인터럽트 요구신호 선택부(60)에 인가되며, 상기 리셋 인터럽트 요구신호가 인가된 리셋 인터럽트 요구신호 선택부(60)에서는 정해진 포트에서 포트 상태를 읽어들이고, 상기 리셋 인터럽트 요구신호와 조합하여 새로운 리셋 인터럽트 요구신호를 발생시켜 상기 분주 어드레스 선택 회로부(20)로 요구한다.First, when the power supply or the reset pin is changed from 0 to 1, a reset interrupt request signal generator 10 generates a reset interrupt request signal and applies the reset interrupt request signal selector 60 to the reset interrupt request signal selector 60. The reset interrupt request signal selector 60 reads a port state from a predetermined port, generates a new reset interrupt request signal in combination with the reset interrupt request signal, and requests the divided address selection circuit unit 20.
한편, 다른 외부인터럽트 핀으로부터 기타 인터럽트 요구신호 발생부(40)를 통해 인터럽트 요구신호가 발생되면 종래와 동일하게 상기 분주 어드레스 선택 회로부(20)에 인가되며, 상기 분주 어드레스 선택 회로부(20)에서는 상기 인터럽트 벡터 테이블(50)로부터 해당 인터럽트 벡터 어드레스를 읽어내어 프로그램 카운터(30)의 값으로 바꾸며, 이에따라 새로운 어드레스로부터 프로그램이 수행된다.On the other hand, when an interrupt request signal is generated through the other interrupt request signal generator 40 from another external interrupt pin, it is applied to the divided address selection circuit unit 20 as in the prior art, and the divided address selection circuit unit 20 The corresponding interrupt vector address is read out from the interrupt vector table 50 and replaced with the value of the program counter 30. Accordingly, the program is executed from the new address.
이상에서와 같이 본 발명에 의하면, 리셋 인터럽트 요구신호 선택부를 통해 포트에 연결된 다른 시스템의 상태에 따라 하드웨적으로 인터럽트를 처리함으로써 인터럽트 처리속도를 향상시킬 수 있다.As described above, according to the present invention, the interrupt processing speed can be improved by hardware processing interrupts according to the state of another system connected to the port through the reset interrupt request signal selection unit.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039076A KR100201399B1 (en) | 1996-09-10 | 1996-09-10 | Reset interrupt circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039076A KR100201399B1 (en) | 1996-09-10 | 1996-09-10 | Reset interrupt circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980020566A KR19980020566A (en) | 1998-06-25 |
| KR100201399B1 true KR100201399B1 (en) | 1999-06-15 |
Family
ID=19473211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039076A KR100201399B1 (en) | 1996-09-10 | 1996-09-10 | Reset interrupt circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100201399B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7734903B2 (en) | 2005-12-08 | 2010-06-08 | Electronics And Telecommunications Research Institute | Multi-processor system and method for controlling reset and processor ID thereof |
-
1996
- 1996-09-10 KR KR1019960039076A patent/KR100201399B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7734903B2 (en) | 2005-12-08 | 2010-06-08 | Electronics And Telecommunications Research Institute | Multi-processor system and method for controlling reset and processor ID thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980020566A (en) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100194850B1 (en) | Digital signal processing unit | |
| KR100201399B1 (en) | Reset interrupt circuit | |
| US4831572A (en) | Polynomial vector arithmetic operation control system | |
| KR940011040B1 (en) | Microcomputer | |
| KR940006829B1 (en) | Interruptable digital processor | |
| KR920005228B1 (en) | Bit arithmetic circuit for programmable controller | |
| KR100192394B1 (en) | Reset device for microcomputer | |
| KR100284287B1 (en) | Microprocessor with Variable Reset Address | |
| JPS62156738A (en) | Program controller | |
| KR950025534A (en) | Multiplexing Circuit of Interrupt Signal | |
| KR100388943B1 (en) | Apparatus for processing immediate data on a DSP | |
| KR100189248B1 (en) | Interrupt signal supply circuit of cpu | |
| JP2961219B2 (en) | Semiconductor integrated circuit | |
| KR950014084B1 (en) | Data write device of memory | |
| JP3062892B2 (en) | Arithmetic processing unit | |
| JPS61136115A (en) | Basic clock generating circuit of microcomputer system | |
| KR100255073B1 (en) | Apparatus for reset in computer system | |
| JP2532072Y2 (en) | Pattern generator | |
| JPS63101966A (en) | Vector processor | |
| JPS5614359A (en) | Operation log storing system | |
| KR940011045B1 (en) | Interrupt vector addressing method in micro controller unit | |
| SU728125A1 (en) | Device for determining the position of number on numeric axis | |
| KR19990003927A (en) | Interrupt Vector Generator for 8X196 Microcontrollers | |
| JPH0355614A (en) | Electronic equipment | |
| JPS57204959A (en) | Sequence controller due to microprocessor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |