KR940006829B1

KR940006829B1 - Interruptable digital processor

Info

Publication number: KR940006829B1
Application number: KR1019910012388A
Authority: KR
Inventors: 이방원; 김동희
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1991-07-19
Filing date: 1991-07-19
Publication date: 1994-07-28
Also published as: KR930002955A

Abstract

The digital processor provides the changable interrupts that can form the interrupt routine by the user. The processor comprises: a instruction register storing instructions; a instruction decoder decoding instructions; a timing and control signal generator supplying the control signals for operations; an interrupt address control unit storing the address changable address by softward scheme; a ROM storing the fixed interrupts.

Description

인터럽트 변경이 가능한 구조를 갖는 디지탈신호 프로세서Digital signal processor with interrupt change structure

제1도는 이 발명의 실시예에 따른 인터럽트 레지스터를 갖춘 디지탈 신호 프로세서의 블럭도이고,1 is a block diagram of a digital signal processor with an interrupt register in accordance with an embodiment of the invention,

제2도는 이 발명의 다른 실시예에 따른 인터럽트 메모리를 갖춘 디지탈 신호 프로세서의 블럭도이다.2 is a block diagram of a digital signal processor with an interrupt memory in accordance with another embodiment of the present invention.

이 발명은 인터럽트(interrupt) 변경이 가능한 구조를 갖는 디지탈 신호 프로세서(Digital Signal Processor, DSP)에 관한 것으로서, 더욱 상세하게 말하자면 인터럽트 정보를 변경 가능한 인터럽트 레지스터나 인터럽트 메모리를 통해 사용자가 임의로 지정함으로써 인터럽트의 변경이 가능한 구조를 갖는 디지탈신호 프로세서에 관한 것이다.The present invention relates to a digital signal processor (DSP) having a structure capable of changing interrupts. More specifically, the present invention relates to interrupt signal by arbitrarily designating interrupt information through a changeable interrupt register or an interrupt memory. The present invention relates to a digital signal processor having a structure that can be changed.

일반적으로 디지탈 신호 프로세서는 연산부(Arithmetic ＆Logic Unit, ALU)와 제어부(control unit)와, 레지스터부(registers)와, 롬(Read Only Memory, ROM)과, 램 (Random access memory, RAM)이 하나의 칩(slngle-chip)으로 구성되어 있는 프로세서로서, 입력된 디지탈 신호에 대하여 디지탈 연산처리를 행하는 기능을 갖는다.In general, a digital signal processor includes an arithmetic & logic unit (ALU), a control unit, a register, a read only memory (ROM), and a random access memory (RAM). A processor constituted by a chip (slngle-chip), and has a function of performing digital arithmetic processing on an input digital signal.

이러한 디지탈 신호 프로세서에서는 어떤 처리 프로그램의 실행중에 다른 프로그램의 서비스를 요구하는 인터럽트가 발생했을때 이를 실행하기 위한 인터럽트가 롬에 저장되어 있다.In such a digital signal processor, when an interrupt occurs that requires the service of another program during execution of a processing program, an interrupt for executing the processing is stored in the ROM.

여기에서, 인터럽트란 순차적 처리에 의한 프로그램의 정상적인 처리순서를 변경하여 현재 처리중인 프로그램의 수행을 중지하고 보다 시급한 작업을 먼저 수행한 뒤에 다시 원래의 프로그램으로 복귀하는 것을 말하는데, 이러한 인터럽트를 이용하여 정전이나 출력장치의 작업종료 등과 같은 발생 시기를 예측할 수 없는 비동기적인 일을 빠르게 처리할 수가 있다.In this case, the interrupt refers to changing the normal processing order of the program by sequential processing, stopping execution of the program currently being processed, performing more urgent task first, and then returning to the original program. You can quickly process asynchronous tasks that cannot be predicted when they occur, such as when an output device ends.

종래의 디지탈 신호 프로세서에 사용되는 인터럽트는, 인터럽트의 발생원인에 따라 크게 2가지 종류로 구분할 수 있는데 외부장치로부터 발생되는 외부 인터럽트와 디지탈 신호 프로세서의 내부에서 발생하는 내부인터럽트가 있다. 상기한 외부 인터럽트는 입력장치의 서어비스 요구, 출력장치의 작업종료, 직접 메모리억세스(Direct Memory Acces,DMA) 동작의 종료, 멀티 프로세서간의 통신 요구 등 디지탈 신호 프로세서와 독립되어 있는 외부장치에 의해 발생되며, 상기한 내부 인터럽트는 패리티 에러(parity error)의 발생, 영(zero)으로 나눗셈 시도, 내부 타이머(timer) 등의 원인에 의해 발생되는 인터럽트이다.Interrupts used in the conventional digital signal processor can be classified into two types according to the cause of the interrupt. There are an external interrupt generated from an external device and an internal interrupt generated inside the digital signal processor. The external interrupt is generated by an external device independent of the digital signal processor, such as the service request of the input device, the operation of the output device, the termination of the direct memory access (DMA) operation, the communication request between the multiprocessors, and the like. The internal interrupt is an interrupt generated by a cause of a parity error, a division attempt by zero, an internal timer, or the like.

상기한 인터럽트는 롬에 저장되어 있는데, 롬에 저장되어 있는 인터럽트를 고정된 인터럽트(fixed interrupt)라고 하며 메모리의 특정 부분에 기능에 따라 특정갯수의 인터럽트가 저장되어 있다.The interrupts are stored in the ROM, and the interrupts stored in the ROM are called fixed interrupts, and a specific number of interrupts are stored in a specific part of the memory according to a function.

따라서 종래의 디지탈 신호 프로세서는 메모리의 특정 부분에 인터럽트의 기능에 따라 특정갯수만큼 인터럽트가 고정되어 있는 단점 때문에 많은 인터럽트가 요구되는 시스템을 구현하기가 어려운 문제점이 있다.Therefore, the conventional digital signal processor has a problem that it is difficult to implement a system that requires a large number of interrupts due to the disadvantage that a certain number of interrupts are fixed according to the function of the interrupt in a specific portion of the memory.

이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로서, 인터럽트 메모리 또는 인터럽트 레지스터를 이용해 형성하고 싶은 인터럽트 루틴의 시작번지에 변경 가능한 인터럽트를 사용할 수 있는 인스트럭션(instruction)을 사용함으로써 사용자가 원하는 수만큼의 인터럽트 루틴을 자유로이 사용할 수 있는 수단을 제공하는데 있다.An object of the present invention is to solve the above-mentioned disadvantages, and it is possible to use a user-defined instruction by using an instruction that can use a changeable interrupt at the start address of an interrupt routine to be formed using an interrupt memory or an interrupt register. It is to provide a means to freely use as many interrupt routines.

이 발명의 다른 목적은, 작업에 따라 서로 다른 처리루틴을 가진 인터럽트 루틴을 램에 저장해 놓고, 램에 저장된 인터럽트 루틴의 인터럽트 어드레스를 인터럽트 레지스터나 인터럽트 메모리를 통해 임의로 지정가능하게 함으로써 사용자 임의로 인터럽트 루틴을 형성할 수 있는 변경 가능한 인터럽트를 제공하는데 있다.Another object of the present invention is to save an interrupt routine having different processing routines in RAM according to a task, and to arbitrarily specify an interrupt address of an interrupt routine stored in RAM through an interrupt register or an interrupt memory. To provide a mutable interrupt that can be configured.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 디지탈 신호 프로세서에 있어서, 인스트럭션이 저장되는 인스트럭션 레지스터와, 인스트럭션을 디코딩하는 인스트럭션 디코더와, 동작에 필요한 타이밍 및 제어신호를 발생시키는 타이밍 및 제어신호 발생회로와, 인터럽트가 저장되는 인터럽트 레지스터로 구성되어 있으며, 상기한 인터럽트 레지스터에는 소프트웨어적으로 인터럽트의 어드레스가 변경 가능한 인터럽트가 사용자에 의해 설정되어 저장됨으로써 인터럽트 어드레스의 임의 지정이 가능한 제어부와, 고정된 인터럽트가 저장되어 있는 롬으로 이루어진다.As a means for achieving the above object, the configuration of the present invention is a digital signal processor, comprising: an instruction register for storing instructions, an instruction decoder for decoding instructions, and timing and control for generating timing and control signals required for operation; A signal generating circuit and an interrupt register for storing interrupts. The interrupt register includes a control unit capable of arbitrarily specifying an interrupt address by setting and storing an interrupt whose software can change an interrupt address. It consists of a ROM that stores the interrupt.

상기한 목적을 달성하기 위한 수단으로서 이 발명의 다른 구성은, 디지탈 신호 프로세서에 있어서;인스트럭션이 저장되는 인스트럭션 레지스터와, 인스트럭션을 디코딩하는 인스트럭션 디코더와, 동작에 필요한 타이밍 및 제어신호를 발생시키는 타이밍 및 제어신호 발생회로로 구성되는 제어부와;고정된 인터럽트가 저장되어 있는 롬과;소프트웨어적으로 인터럽트의 어드레스가 변경 가능한 인터럽트가 사용자에 의해 설정되어 저장됨으로써 인터럽트 어드레스의 임의지정이 가능한 램으로 이루어진다.As another means of achieving the above object, another aspect of the present invention provides a digital signal processor comprising: an instruction register for storing instructions, an instruction decoder for decoding instructions, a timing for generating timing and control signals required for operation; A control unit comprising a control signal generation circuit; a ROM storing a fixed interrupt; and a RAM capable of arbitrarily specifying an interrupt address by setting and storing an interrupt whose software can change an interrupt address.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.With the above configuration, the most preferred embodiment which can be easily carried out by those skilled in the art with reference to the present invention will be described in detail with reference to the accompanying drawings.

제1도는 이 발명의 실시예에 따른 인터럽트 레지스터를 갖춘 디지탈 신호 프로세서의 블럭도이다.1 is a block diagram of a digital signal processor with an interrupt register in accordance with an embodiment of the present invention.

제1도에 도시되어 있듯이 이 발명의 실시예에 따른 인터럽트 레지스터를 갖춘 디지탈 신호 프로세서의 구성은, 인스트럭션 레지스터(11)와 인스트럭션 디코더(12)와 타이밍 및 제어신호 발생회로(13)와 인터럽트 레지스터(14)로 구성되어 있는 제어부(1)와, 고정된 인터럽트가 저장되어 있는 롬(2)으로 이루어진다.As shown in FIG. 1, a digital signal processor having an interrupt register according to an embodiment of the present invention includes an instruction register 11, an instruction decoder 12, a timing and control signal generation circuit 13, and an interrupt register ( And a control unit 1 composed of 14) and a ROM 2 in which fixed interrupts are stored.

상기한 구성에 의한, 이 발명의 실시예에 따른 인터럽트 레지스터를 갖춘 디지탈 신호 프로세서의 동작은 다음과 같다.With the above configuration, the operation of the digital signal processor with an interrupt register according to the embodiment of the present invention is as follows.

외부 인터럽트에 의해 인터럽트 신호가 발생되면, 제어부(1)는 롬(2)에 저장되어 있는 고정된 인터럽트의 번지로 점프하여 고정된 인터럽트를 페치하므로써 인터럽트를 수행한다. 이와 같이 고정된 인터럽트의 수행도중에 사용자에 의해서 제어부(1)의 인터럽트 레지스터(14)에 인터럽트 정보가 기입되어지면 제어부(1)에 의해 변경 가능한 인터럽트가 수행된다.When an interrupt signal is generated by an external interrupt, the controller 1 jumps to the address of the fixed interrupt stored in the ROM 2 and fetches the fixed interrupt to perform the interrupt. When interrupt information is written into the interrupt register 14 of the controller 1 by the user during the execution of the fixed interrupt in this manner, the interrupt which can be changed by the controller 1 is performed.

따라서, 사용자에 의해 인터럽트 레지스터(14)에 인터럽트 정보가 지정되게 함으로써 사용자는 변경 가능한 인터럽트를 원하는 수만큼 자유로이 설정하여 사용할 수가 있다.Therefore, by allowing the user to specify interrupt information in the interrupt register 14, the user can freely set and use as many interrupts as can be changed.

제2도에 도시되어 있듯이 이 발명의 다른 실시예에 따른 인터럽트 메모리를 갖춘 디지탈 신호 프로세서의 구성은, 인스트럭션 레지스터(31)와 인스트럭션 디코더(32)와 타이밍 및 제어신호 발생회로(33)로 구성되어 있는 제어부(3)와, 고정된 인터럽트가 저장되어 있는 롬(4)과, 사용자가 변경 가능한 인터럽트가 저장되어 있는 인터럽트 메모리(51)를 가지고 있는 램(5)으로 이루어진다.As shown in FIG. 2, a digital signal processor having an interrupt memory according to another embodiment of the present invention includes an instruction register 31, an instruction decoder 32, and a timing and control signal generation circuit 33. And a RAM 5 having a control unit 3, a ROM 4 in which fixed interrupts are stored, and an interrupt memory 51 in which interrupts that can be changed by a user are stored.

상기한 구성에 의한 디지탈 신호 프로세서의 동작은, 제1도의 인터럽트 레지스터(14)의 역할을 램(5)의 인터럽트 메모리(51)가 대신한다는 점을 제외하면 제1도의 동작과 동일하다.The operation of the digital signal processor according to the above configuration is the same as that of FIG. 1 except that the interrupt memory 51 of the RAM 5 takes the place of the interrupt register 14 of FIG.

즉, 외부 인터럽트에 의해 인터럽트 신호가 발생되면 제어부(3)는 롬(4)에 저장된 고정된 인터럽트를 페치함으로써 인터럽트를 수행한다. 고정된 인터럽트 수행 도중에 사용자에 의해서 램(5)의 인터럽트 메모리(51)에 인터럽트 정보가 기입되어지면 제어부(3)에 의해서 변경 가능한 인터럽트가 수행된다.That is, when an interrupt signal is generated by an external interrupt, the controller 3 performs an interrupt by fetching a fixed interrupt stored in the ROM 4. If interrupt information is written to the interrupt memory 51 of the RAM 5 by the user during the execution of the fixed interrupt, the interrupt which can be changed by the control section 3 is performed.

따라서, 사용자에 의해서 램(5)의 인터럽트 메모리(51)에 인터럽트 정보가 지정되게 함으로써 사용자는 변경 가능한 인터럽트를 원하는 수만큼 자유로이 설정하여 사용할 수가 있다.Therefore, by allowing the user to specify interrupt information in the interrupt memory 51 of the RAM 5, the user can freely set and use as many interrupts as can be changed.

이상에서와 같이 이 발명의 실시예에서, 인터럽트 메모리 또는 인터럽트 레지스터를 이용해 인터럽트 루틴의 시작번지에 변경 가능한 인터럽트를 사용하기 위한 인스트럭션을 사용하여 사용자가 원하는 수만큼의 인터럽트 루틴을 자유로이 사용할 수 있으며, 작업에 따라 서로 다른 처리루틴을 가진 인터럽트 루틴을 형성하기 위하여 프로그램 상에서 서로 다른 처리루틴이 형성되는 시작점에서 변경 가능한 인터럽트를 사용하기 위한 인스트럭션을 사용하여 인터럽트 정보를 변경 가능한 인터럽트 레지스터나 변경 가능한 인터럽트 메모리에 기입함으로써 사용자가 임의로 인터럽트 루틴을 형성할 수 있는 효과를 가진 변경 가능한 인터럽트를 제공할 수 있다.As described above, in the embodiment of the present invention, an instruction for using an interrupt that can be changed at the start address of an interrupt routine by using an interrupt memory or an interrupt register can be freely used by the user as many interrupt routines as desired. To write interrupt information into mutable interrupt registers or mutable interrupt memory using instructions to use mutable interrupts at the beginning of the different muroutines in the program to form interrupt routines with different routines. This provides a mutable interrupt with the effect that the user can arbitrarily form an interrupt routine.

이 발명의 이러한 효과는 많은 인터럽트의 처리가 필요한 디지틸 신호 프로세서 분야에서 이용될 수가 있다.This effect of the present invention can be used in the field of digital signal processors that require the processing of many interrupts.

Claims

디지탈 신호 프로세서에 있어서, 인스트럭션이 저장되는 인스트럭션 레지스터와, 인스트럭션을 디코딩하는 인스트럭션 디코더와, 동작에 필요한 타이밍 및 제어신호를 발생시키는 타이밍 및 제어신호 발생회로와, 인터럽트가 저장되는 인터럽트 레지스터로 구성되어 있으며, 상기한 인터럽트 레지스터에는 소프트웨어적으로 인터럽트의 어드레스가 변경 가능한 인터럽트가 사용자에 의해 설정되어 저장됨으로써 인터럽트 어드레스의 임의지정이 가능한 제어부와 ; 고정된 인터럽트가 저장되어 있는 롬으로 이루어지는 것을 특징으로 하는 인터럽트 변경이 가능한 구조를 갖는 디지탈 신호 프로세서.A digital signal processor, comprising: an instruction register for storing instructions, an instruction decoder for decoding instructions, a timing and control signal generator for generating timing and control signals required for operation, and an interrupt register for storing interrupts; A control unit capable of arbitrarily specifying an interrupt address by storing and setting an interrupt whose software can change an interrupt address in the interrupt register; A digital signal processor having a structure capable of changing interrupts, characterized in that the ROM includes a fixed interrupt.

디지탈 신호 프로세서에 있어서, 인스트럭션이 저장되는 인스트럭션 례지스터와, 인스트럭션을 디코딩하는 인스트럭션 디코더와, 동작에 필요한 타이밍 및 제어신호를 발생시키는 타이밍 및 제어신호 발생회로로 구성되는 제어부와 ; 고정된 인터럽트가 저장되어 있는 롬과 ; 소프트웨어적으로 인터럽트의 어드레스가 변경 가능한 인터럽트가 사용자에 의해 설정되어 저장됨으로써 인터럽트 어드레스의 임의지정이 가능한 램으로 이루어지는 것을 특징으로 하는 인터럽트 변경이 가능한 구조를 갖는 디지탈 신호 프로세서.A digital signal processor, comprising: a control unit comprising an instruction example register for storing instructions, an instruction decoder for decoding instructions, and a timing and control signal generation circuit for generating timing and control signals required for operation; A ROM with a fixed interrupt; A digital signal processor having an interrupt changeable structure, comprising: a RAM capable of arbitrarily specifying an interrupt address by setting and storing an interrupt whose software can be changed by an interrupt.