KR100198947B1 - 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치 - Google Patents

저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치 Download PDF

Info

Publication number
KR100198947B1
KR100198947B1 KR1019960055813A KR19960055813A KR100198947B1 KR 100198947 B1 KR100198947 B1 KR 100198947B1 KR 1019960055813 A KR1019960055813 A KR 1019960055813A KR 19960055813 A KR19960055813 A KR 19960055813A KR 100198947 B1 KR100198947 B1 KR 100198947B1
Authority
KR
South Korea
Prior art keywords
clock
data
multiplexing
phase
unit
Prior art date
Application number
KR1019960055813A
Other languages
English (en)
Other versions
KR19980037112A (ko
Inventor
이찬구
정철형
고정훈
이유경
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019960055813A priority Critical patent/KR100198947B1/ko
Publication of KR19980037112A publication Critical patent/KR19980037112A/ko
Application granted granted Critical
Publication of KR100198947B1 publication Critical patent/KR100198947B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50Transmitters
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2210/00Indexing scheme relating to optical transmission systems
    • H04B2210/07Monitoring an optical transmission system using a supervisory signal
    • H04B2210/072Monitoring an optical transmission system using a supervisory signal using an overhead signal

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Optical Communication System (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
저속클럭과 고속클럭간 위상차에 대한 별도의 보상이 필요없는 광송신장치.
2. 발명이 해결하려고 하는 기술적 과제
2.5G 위상고정루프회로의 기준 클럭으로 위상 정렬부에서 사용된 클럭을 입력받아 데이타와 고속 다중화 클럭인 2.5G 클럭과의 위상차를 없애 줌으로써 위상차를 보상하기 위한 별도의 탄성버퍼를 사용하지 않도록 함.
3. 발명의 해결방법의 요지
입력된 데이타를 정렬하는 수단과, 상기 위상정렬된 신호에 구간 오버헤드를 삽입하는 수단과 상기 위상정렬수단으로부터 기준클럭을 입력받고, 피드백된 분주클럭을 입력받아 데이타 전송에 필요한 2.5GHz의 클럭을 발생하는 클럭 발생수단; 상기 구간 오버헤드가 삽입된 신호를 다중화하고, 입력된 155MHz 클럭을 3분주하여 상기 클럭 발생수단에 공급하는 제1 다중 및 분주수단; 상기 클럭 발생수단의 2.5GHz 클럭을 입력받아 입력된 155Mb/s 16개 데이타 스트림을 다중화하는 수단; 및 입력된 2.5Gb/s 데이타를 2.5G 광신호로 변환하는 수단을 구비함.
4. 발명의 중요한 용도
광전송 시스템에 이용됨.

Description

저속클럭과 고속클럭간 위상차에 대한 별도의 보상이 필요없는 광송신장치
본 발명은 저속클럭과 고속클럭간 위상차에 대한 별도의 보상이 필요없는 광송신장치에 관한 것으로, 특히 저속신호의 클럭을 입력으로 하는 위상고정루프(PLL: Phase Locked Loop)를 이용하여 2.5GHz의 고속클럭을 발생시킴으로써 데이타와 고속 다중화 클럭인 2.5GHz클럭과의 위상차를 없애 줌으로써 위상차를 보상하기 위한 버퍼를 사용하지 않도록 하는 광송신장치에 관한 것이다.
동기망에서 종래의 데이타 전송시스템에서는 일반적으로 데이타에 맞는 클럭을 별도의 라인으로 보내주거나 수신된 데이타에서 클럭을 추출하여 사용하는 루프 타이밍 방식이 복합적으로 사용되고 있다.
그러나, 전송로에서 이러한 노드들을 여러개 거치게 되면 클럭을 재생하기 위한 위상고정루프(PLL) 회로에서의 지터 성분이 누적되어 비트 에러 성능을 열화시키고, 별도의 라인을 사용하여 공급할 때도 선로에서 유입되는 지터, 잡음 등의 누적으로 인한 전송 성능 열화가 있으므로 이를 해결하기 위해 지터 흡수를 위한 별도의 기능을 구현하여 전송 경로상에 적절하게 삽입하여 해결하고 있다.
도 1 은 종래 광송신장치의 블럭 구성도로서, 도면에서 1은 위상 정렬부, 2는 구간 오버헤드 삽입 및 버퍼부, 3은 3:1 다중 및 분주부, 4는 클럭 체배기, 5는 16:1 다중 및 분주부, 6은 2.5G 광송신부를 각각 나타낸다.
위상 정렬부(1)는 48개의 51M 데이타 스트림과 프레임 동기신호, 51M 클럭을 수신하여 하나의 위상 정렬기에서 24채널씩 기준 프레임 동기신호와 클럭 위상에 데이타를 정렬하는 기능을 수행한다. 즉, 위상 정렬부(1)는 전송로에서 유입되는 데이타의 전송 지연차를 없애 주고, 하나의 프레임 동기신호와 클럭에 모든 데이타 스트림을 일치시켜 주며, 정렬된 데이타와 기준 프레임 동기신호 및 클럭을 구간(section) 오버헤드 삽입 및 버퍼부(2)에 출력한다.
구간 오버헤드 삽입 및 버퍼부(2)는 위상 정렬부(1)로부터 48개의 51M데이타 스트림과 클럭, 프레임 동기신호를 수신하여 구간(section) 오버헤드를 삽입하고, 데이타를 단순 비트 인터리빙으로 STM(Synchronous Transport Module)-16 계위 신호가 되도록 병렬 데이타 프레임으로 변환한 다음 스크램블 기능을 수행한다. 클럭은 위상 정렬부(1)로 부터 데이타에 위상이 맞추어진 상태로 수신하며, 2.5G 클럭을 48분주한 클럭과 데이타 위상차를 보상하기 위한 탄성버퍼를 내장하고 있다.
3:1 다중 및 분주부(3)는 구간 오버헤드 삽입 및 버퍼부(2)로부터 51M 직렬 데이타 스트림 48개를 수신하여 155Mb/s 16개 데이타 스트림으로 다중시키는 기능을 수행하며, 클럭은 16:1 다중 및 분주부(5)로부터 155MHz 클럭을 수신한다.
클럭 체배기(4)는 51M 시스템 클럭을 외부로부터 수신하여 16:1 다중 및 분주부(5)에서 필요한 2.5GHz 클럭을 만드는 단순체배 클럭 발생블럭이다.
16:1 다중 및 분주부(5)는 클럭 체배기(4)로부터 2.5GHz 클럭을 수신하여 3:1 다중 및 분주부(3)로부터 16개의 155Mb/s 데이타를 수신하여 2.5Gb/s로 다중하여 출력한다.
2.5G 광송신부(6)는 16:1 다중 및 분주부(5)로부터 2.5Gb/s 데이타를 수신하여 2.5G 광신호로 변환한 후, 출력하는 기능을 수행한다.
상기와 같은 종래의 광송신장치는 저속 데이타에서 고속 데이타로 다중할 때 데이타 경로에서 유입되는 잡음등에 의한 영향을 줄여 주기 위하여 시스템 클럭을 이용하여 고속클럭을 발생시키고, 이 클럭과 저속데이타간의 위상차는 중간에 탄성버퍼를 두어 해결하고 있다.
그러나, 탄성버퍼의 사용은 많은 소자를 필요로함과 동시에 온도 변화등 주위 환경 변화에 대해 에러를 유발하기 쉬운 문제점이 있었다.
상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 2.5G 위상고정루프(PLL)의 기준 클럭으로 위상 정렬부에서 사용된 클럭을 입력받아 데이타와 고속 다중화 클럭인 2.5G 클럭과의 위상차를 없애 줌으로써 위상차를 보상하기 위한 탄성버퍼를 사용하지 않고, 사용환경에 따른 영향도 받지 않도록한 광송신장치를 제공하는데 그 목적이 있다.
도 1 은 종래 광송신장치의 블럭 구성도,
도 2 는 본 발명에 따른 광송신장치의 블럭 구성도,
*도면의 주요부분에 대한 부호의 설명
10 : 위상 정렬부
11 : 구간 오버헤드 삽입부
12 : 3:1 다중 및 분주부
13 : 16:1 다중 및 분주부
14 : 클럭 발생부
15 : 2.5G 광송신부
상기 목적을 달성하기 위한 본 발명은, 입력된 데이타를 시스템클럭과 시스템 프레임 동기신호에 정렬시켜 정렬된 데이타와 기준 프레임 동기신호, 클럭을 출력하는 위상정렬수단; 상기 위상정렬수단의 출력을 입력받아 구간 오버헤드를 삽입하고, 데이타를 단순 비트 인터리빙으로 STM-16 계위 신호가 되도록 병렬 데이타 프레임으로 변환한 다음 스크램블 기능을 수행하는 구간 오버헤드 삽입수단; 상기 위상 정렬수단으로부터 기준클럭을 입력받고, 피드백된 분주클럭을 입력받아 데이타 전송에 필요한 2.5GHz의 클럭을 발생하는 클럭 발생수단; 상기 구간 오버헤드 삽입수단으로부터 51M 직렬 데이타 스트림 48개를 수신하여 155Mb/s 16개 데이타 스트림으로 다중화하고, 입력된 155MHz 클럭을 3분주하여 상기 클럭 발생수단의 피드백 클럭원으로 공급하는 제1 다중 및 분주수단; 상기 클럭 발생수단으로부터 2.5GHz 클럭을 입력받아 상기 제1 다중 및 분주수단으로부터 입력된 155Mb/s 16개 데이타 스트림을 단순 비트 인터리빙 방식으로 다중화하여 2.5Gb/s 데이타를 출력되고, 수신된 2.5GHz 클럭을 16분주한 155MHz 클럭을 상기 제1 다중 및 분주수단으로 제공하는 제2 다중 및 분주수단; 및 상기 제2 다중 및 분주수단으로부터 입력된 2.5Gb/s 데이타를 2.5G 광신호로 변환하여 출력하는 광송신수단을 구비한 것을 특징으로 한다.
이하, 첨부된 도 2 를 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 광송신장치의 블럭 구성도로서, 도면에서 10은 위상 정렬부, 11은 구간 오버헤드 삽입부, 12는 3:1 다중 및 분주부, 13은 16:1 다중 및 분주부, 14는 클럭 발생부, 15는 2.5G 광송신부를 각각 나타낸다.
위상 정렬부(10)는 3개의 51M 데이타 스트림, 한개의 51MHz 클럭, 한개의 프레임 동기신호로 이루어진 16개 그룹의 신호를 수신하여 외부로부터 입력된 51M 시스템클럭과 시스템 프레임 동기신호에 데이타를 정렬하는 기능을 수행한다. 즉, 위상 정렬부(10)는 종래의 위상 정렬부(1)와 동일하며, 전송로에서 유입되는 48개의 채널 데이타의 전송 지연차를 없애 주고, 하나의 프레임 동기신호와 클럭에 모든 데이타 스트림을 일치시켜 주며, 정렬된 데이타와 기준 프레임 동기신호, 클럭을 구간 오버헤드 삽입부(11)로 출력한다. 또한, 51MHz의 기준 클럭을 클럭 발생부인 위상고정루프(PLL)(14)로 출력한다.
구간 오버헤드 삽입부(11)는 48개의 51M 데이타 스트림과 프레임 동기신호를 위상 정렬부(10)로부터 수신하여 구간 오버헤드를 삽입하고, 데이타를 단순 비트 인터리빙으로 STM-16 계위 신호가 되도록 병렬 데이타 프레임으로 변환한다음 스크램블 기능을 수행한다.
구간 오버헤드가 삽입된 48개의 51M 데이타 스트림은 3:1 다중 및 분주부(12)로 입력되고, 3:1 다중 및 분주부(12)는 51M 직렬 데이타 스트림 48개를 수신하여 155Mb/s 16개 데이타 스트림으로 다중시키는 기능을 수행하며, 클럭은 16:1 다중 및 분주부(13)로 부터 155MHz 클럭을 수신하여 사용하고, 이 클럭을 3분주하여 51MHz 클럭을 클럭 발생부(PLL)(14)의 피드백 클럭원으로 공급한다.
3:1 다중 및 분주부(12)에서 출력된 155Mb/s 16개 데이타 스트림은 16:1 다중 및 분주부(13)에서 단순 비트 인터리빙 방식으로 다중되어 2.5Gb/s 데이타가 되어 출력되고, 이에 필요한 클럭은 클럭발생부(PLL)(14)에서 수신하고, 이 클럭을 16분주하여 155MHz 클럭을 3:1다중 및 분주부(12)에 제공한다.
클럭 발생부(14)는 위상 정렬부(10)로부터 기준클럭을 수신하고, 3:1 다중 및 분주부(12)로부터 분주된 51MHz 클럭을 피드백 클럭으로 입력받아 2.5GHz 클럭을 발생하여 16:1 다중 및 분주부(13)로 출력하여 다중부에서 입출력되는 데이타와 클럭의 위상을 일의적으로 결정되도록 하는 기능을 수행한다.
2.5G 광송신부(15)는 16:1 다중 및 분주부(13)로부터 2.5Gb/s 데이타를 수신하여 2.5G 광신호로 변환한 후, 출력하는 기능을 수행한다.
상기와 같이 이루어지는 본 발명에서는 가장 높은 클럭인 2.5GHz 클럭을 클럭발생부(14)에서 위상고정루프(PLL) 회로를 이용하여 발생시키고, 이 클럭을 16:1 다중 및 분주부(13)에서 16분주하여 155MHz 클럭을 만들고, 이 클럭을 다시 데이타와 반대방향으로 톱다운 형태로 공급하여 3:1 다중 및 분주부(12)에서 사용하게 하고, 3:1 다중 및 분주부(12)에서는 155MHz클럭을 다중하는데 사용하고, 동시에 3분주하여 클럭 발생부(14)로 제공한다.
구간 오버헤드가 삽입된 48개의 51M 데이타 스트림은 3:1 다중 및 분주부(12)로 입력되는데, 여기서 데이타와 클럭의 위상차를 보상하기 위한 버퍼는 필요없게 된다. 왜냐하면 PLL회로(14)의 위상검출기의 기준신호와 궤환신호의 위상차가 0이 되는 특성으로 인해 광송신장치 내에서의 데이타 변동에 클럭이 충분한 여유를 갖고 래치할 수 있기 때문이다. 따라서 다단계의 PLL회로의 필요 없이 한개의 PLL 회로로 구성하여 데이타와 클럭의 순간적인 상위도 충분히 비트 에러 성능에 영향이 없도록 하였다.
이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.
상기와 같이 이루어지는 본 발명은, 위상고정루프회로를 이용하여 기준 클럭으로 위상 정렬부에서 사용된 클럭을 입력받아 데이타와 고속 다중화 클럭인 2.5G 클럭과의 위상차를 없애 줌으로써 위상차를 보상하기 위한 버퍼를 사용하지 않아 사용환경에 따른 영향을 받지 않는 효과가 있다.

Claims (2)

  1. 입력된 데이타를 시스템클럭과 시스템 프레임 동기신호에 정렬시켜 정렬된 데이타와 기준 프레임 동기신호, 클럭을 출력하는 위상정렬수단;
    상기 위상정렬수단의 출력을 입력받아 구간 오버헤드를 삽입하고, 데이타를 단순 비트 인터리빙으로 STM-16 계위 신호가 되도록 병렬 데이타 프레임으로 변환한 다음 스크램블 기능을 수행하는 구간 오버헤드 삽입수단;
    상기 위상 정렬수단으로부터 기준클럭을 입력받고, 피드백된 분주클럭을 입력받아 데이타 전송에 필요한 2.5GHz의 클럭을 발생하는 클럭 발생수단;
    상기 구간 오버헤드 삽입수단으로부터 51M 직렬 데이타 스트림 48개를 수신하여 155Mb/s 16개 데이타 스트림으로 다중화하고, 입력된 155MHz 클럭을 3분주하여 상기 클럭 발생수단의 피드백 클럭원으로 공급하는 제1 다중 및 분주수단;
    상기 클럭 발생수단으로부터 2.5GHz 클럭을 입력받아 상기 제1 다중 및 분주수단으로부터 입력된 155Mb/s 16개 데이타 스트림을 단순 비트 인터리빙 방식으로 다중화하여 2.5Gb/s 데이타를 출력되고, 수신된 2.5GHz 클럭을 16분주한 155MHz 클럭을 상기 제1 다중 및 분주수단으로 제공하는 제2 다중 및 분주수단; 및
    상기 제2 다중 및 분주수단으로부터 입력된 2.5Gb/s 데이타를 2.5G 광신호로 변환하여 출력하는 광송신수단을 구비한 광송신장치.
  2. 제 1 항에 있어서,
    상기 클럭 발생수단은,
    상기 위상정렬수단으로부터 기준클럭을 수신하고, 상기 제1 다중 및 분주수단으로부터 분주된 51MHz 클럭을 피드백 클럭으로 입력받아 상기 제1 및 제2 다중 및 분주수단에서 입출력되는 데이타와 클럭의 위상을 일의적으로 결정하여 2.5GHz 클럭을 발생하는 위상고정루프회로를 포함한 것을 특징으로 하는 광송신장치.
KR1019960055813A 1996-11-20 1996-11-20 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치 KR100198947B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960055813A KR100198947B1 (ko) 1996-11-20 1996-11-20 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960055813A KR100198947B1 (ko) 1996-11-20 1996-11-20 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치

Publications (2)

Publication Number Publication Date
KR19980037112A KR19980037112A (ko) 1998-08-05
KR100198947B1 true KR100198947B1 (ko) 1999-06-15

Family

ID=19482731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960055813A KR100198947B1 (ko) 1996-11-20 1996-11-20 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치

Country Status (1)

Country Link
KR (1) KR100198947B1 (ko)

Also Published As

Publication number Publication date
KR19980037112A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US6058119A (en) SDH/sonet interface
US7463626B2 (en) Phase and frequency drift and jitter compensation in a distributed telecommunications switch
US7158727B2 (en) 10 Gbit/sec transmit structure with programmable clock delays
US5715248A (en) Derivation of VT group clock from SONET STS-1 payload clock and VT group bus definition
US4644536A (en) Method and apparatus for multiplexing digital signals
JPH06225373A (ja) 伝送システムおよび伝送装置
RU2155452C2 (ru) Устройство восстановления синхронизации для синхронной цифровой иерархической системы передачи данных
US8111717B2 (en) Flexible tributary interface
JPS62276935A (ja) 多重化装置
KR100198947B1 (ko) 저속클럭과 고속클럭간 위상차에 대한 별도의보상이 필요없는 광송신장치
JP2001053705A (ja) 伝送装置
GB2216366A (en) Timing generator
US7058090B1 (en) System and method for paralleling digital wrapper data streams
US20050129408A1 (en) Optical transmission system for removing skew between optical channels
KR100221499B1 (ko) 10쥐이비/에스광전송 시스템에서의 에스티엠-64데이타 다중화장치
US7613213B2 (en) Time multiplexed SONET line processing
KR100221498B1 (ko) 10지비/에스 광전송 시스템에서의 2.5지비/에스 종속신호 송신부 접속 장치
KR100198421B1 (ko) 10g 동기식 중계기의 다중화 방식 및 그 장치
KR100243696B1 (ko) 분기 결합형 광전송 시스템에서의 다중화 장치
KR940010201B1 (ko) 전송장치의 병렬처리 방식에 의한 ds3/ds4 신호의 다중화 회로
KR100198432B1 (ko) 10gbps 동기식 전송방식 광전송 시스템에서의 프레임 위상 동기 장치
KR100198434B1 (ko) 10gbps 동기식 전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생장치
KR100275518B1 (ko) 광전송 시스템의 신호 처리 장치
KR100293430B1 (ko) 스위칭 장비의 시스템 동기 클럭 분배 시스템
KR950001507B1 (ko) 가상 컨테이너 12신호 사상기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030226

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee