KR100198434B1

KR100198434B1 - 10gbps 동기식 전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생장치

Info

Publication number: KR100198434B1
Application number: KR1019960064187A
Authority: KR
Inventors: 조재일; 김종호; 고정훈
Original assignee: 이계철; 한국전기통신공사; 정선종; 한국전자통신연구원
Priority date: 1996-12-11
Filing date: 1996-12-11
Publication date: 1999-06-15
Also published as: KR19980045935A

Abstract

본 발명은 10Gbps 동기식전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생장치에 관한 것으로서, 종래기술에서 종속부에서 필요한 여러종류의 시스템 기준클럭을 고속부에서 모두 공급할 경우 시스템 전체 구성이 복잡했던 문제점을 해결하기 위해, 본 발명은 10Gbps 전송시스템의 고속부에서 종속부로의 클럭 분배 구조를 단순화 하기 위해 고속부에서 종속부로는 한 종류의 시스템 클럭 및 프레임을 제공하고 각 종속부에서는 고속부에서 공급받은 한 종류의 클럭 및 프레임 신호로부터 종속부에 필요한 클럭을 만들어 주는 종속부용 클럭 및 프레임 발생장치를 제공한다.

Description

10Gbps 동기식 전송방식 광전송 시스템에서의 종속부용 클럭 및 프레임 발생 장치

본 발명은 10Gbps 동기식 전송방식(SDH) 광전송 시스템에서의 종속부용 크럭 및 프레임 발생장치에 관한 것이다.

동기식 전송방식(SDH: Synchronous Digital Hierarchy) 구조에 따라 10Gbps 전송시스템을 설계함에 있어 10Gbps 데이터를 구성하는 구성요소로는 2.5Gbps(STM-16), 622Gbps (STM-4), 155Gbps(STM-1)등의 종속부 신호가 있다. 10Gbps 광전송을 직접 수행하는 부분을 고속부라 하고, 위에서 언급한 STM-16, STM-4, STM-1 등 10Gbps 신호의 구성요소가 되는 신호를 종속부(tributary)라 한다. 이와 같은 종속부 신호를 동기식 전송 방식에 따라 다중화하여 고속부 신호인 10Gbps 신호를 만들고, 그 역으로 수신된 10Gbps 신호를 역다중해 종속 신호를 형성하는 것이 10Gbps 광전송 시스템의 역할이 된다.

이를 도면을 참조하여 설명하면, 제1도는 10Gbps 광전송 장치의 전체적인 구성을 보여준다.

제1도에 도시된 바와같이, 10Gbps 광전송 시스템은, 10Gbps(STM-64)를 처리하는 고속부(100)와, 여러개의 서로 다른 종속부(STM-1, STM-4, STM-16)(230, 220, 210)로 나뉘어 진다.

10Gbps 광전송 시스템의 10Gbps 광수신부(110)는 상대편 대국으로부터 10Gbps 광신호를 받아 전기적 신호로 변환하고 변환된 10Gbps 신호를 역다중부(120)에서 역다중한 후 해당 종속부의 다중부(213, 223, 233)로 전송하게 된다. 종속부의 다중부에서는 고속부의 역다중부(120)로부터 수신된 신호에 동기식 전송 방식에 맞는 오버헤드등을 삽입하여 다중하게 되고, 그 다중된 종속 신호는 해당 광송신부(214, 224, 234)를 통해 출력되게 된다. 그 역으로 각 종속부의 광수신부(211, 221, 231)에서는 해당 종속신호를 광으로 수신하여 전기적 신호로 변환하고 해당 종속 신호를 역다중부(212, 222, 232)에서 역다중한 후 고속부의 다중부(130)로 전송하게 된다. 고속부의 다중부에서는 입력된 종속 신호에 동기식 전송 방식에 맞는 오버헤드 등을 삽입하여 다중하게 되고 이렇게 다중된 신호를 10Gbps 광송신부(140)에서 전/광 변환하여 상대편 대국으로 전송하게 된다.

제1도의 고속부와 종속부의 역다중부(120, 212, 222, 232)에서는 역다중 기능외에 동기식 전송방식에 따르는 포인터 처리에 의한 동기화 과정을 수행한다. 즉, 고속부의 역다중부(120)에서는 상대편 대국으로부터 받은 10Gbps 고속신호를 자국에서 사용하는 기준 클럭에 동기 시키기 위해 포인터 처리를 수행해야 한다. 또한, 종속부의 역다중부(212, 222, 232)역시 수신된 종속 신호들을 자국에서 사용하는 기준 클럭에 동기시키기 위한 포인터 처리를 수행해야 한다. 이렇게 각 종속 신호가 자국에서 사용되는 하나의 기준 클럭에 동기화 되어야 고속부의 다중부에서 10Gbps 신호를 형성할 수 있게 된다. 또한 상대편 대국으로부터 수신된 10Gbps 신호를 자국의 클럭에 동기 시켜야만 종속부의 다중부에서 다중화여 종속신호를 형성할 수 있게 된다. 이러한 동기화 과정 및 기타 신호처리를 위해 역다중된 신호를 디지털 기술로 처리 가능한 낮은 비트 전송율로 변환하게 된다. 즉, 622Mbps와 같은 신호는 78Mbps 8개 병렬 변환 또는 52Mbps 12개 직렬 변환하여 처리하게 된다. 따라서 종속부에서는 포인터 처리에 의한 동기화 과정 및 기타 동기식 전송방식에 맞는 오버헤드 삽입 및 종속 신호의 다중화를 위해 위에서 언급된 비트율의 시스템 기준 클럭 및 프레임 신호가 필요하게 된다.

그러나 10Gbps 전체 시스템에 사용될 클럭은 고속부에서 발생되므로 결국 고속부에서 종속부로 종속부에 필요한 모드 클럭 및 프레임 신호를 공급해야만 한다. 그러나 10Gbps 신호를 구성하기 위해 필요한 종속부 신호는 155Mbps인 STM-1 신호로만 구성될 경우 64개가 필요하고 622Mbps 인 STM-4 신호로만 구성할 경우 16개가 필요하며 2.5Gbps 인 STM-16 신호로만 구성할 경우 4개가 필요하게 된다는 사실을 감안하면 고속부에서 종속부로 필요한 모든 클럭 및 프레임 신호를 공급한다는 것은 무리가 잇다.

2.5Gbps(STM-16), 622Mbps (STM-4), 155Mbps (STM-1)등의 종속부 신호를 동기식 전송 방식에 따라 다중화하여 고속부 신호인 10Gbps 신호를 만들고 그 역으로 수신된 10Gbps 고속신호를 역다중하여 각 종속 신호에 맞는 오버헤드 등을 삽입하여 종속 신호를 만드는 것이 10Gbps 전송 장치의 역할이 된다. 이와 같은 종속신호를 다중하여 10Gbps 고속신호를 만들 때 반드시 종속 신호들은 다중화기에서 사용되는 클럭에 동기되어 있어야 하므로 종속부에서는 종속신호의 클럭 동기화를 위해 동기식 전송방식에 따르는 포인터 처리를 수행하여야 한다. 또한 종속부에서는 10Gbps 고속 신호를 역다중해서 생성된 신호에 동기식 전송방식에 따르는 오버헤드등을 삽입하는 기능을 수행하여야 한다. 따라서 종속부에서는 이와 같은 종속부 신호 처리를 위해 여러 종류의 시스템 기준 클럭 및 기준 프레임 신호가 필요한데 이를 고속부에서 모두 공급할 경우 고속부와 종속부의 클럭 분배 구조가 매우 복잡하게 된다.

즉, 종속부에서 필요한 모든 클럭과 그에 상응하는 프레임 신호를 고속부에서 모두 제공하는 종래의 방식은 고속부에서 종속부로의 클럭 분배 구조가 복잡하게 되어 전체 시스템 구성이 복잡하다는 단점이 있다.

100Gbps 전송시스템의 종속부에서의 신호 처리를 위해 종속부에는 많은 종류의 클럭 및 프레임 신호가 필요하게 되는데 필요한 여러종류의 시스템 클럭 및 프레임 신호를 고속부에서 모두 공급할 경우 고속부와 종속부의 클럭 분배 구조가 매우 복잡하게 된다. 본 발명에서는 이와 같은 복잡한 클럭 분배 구조를 단순화시킬 수 있는 종속부용 클럭 발생장치를 제공하고자 한다.

제1도는 10Gbps 광전송 시스템 구성도.

제2도는 고속부에서 종속부로의 클럭 및 프레임 신호 분배 구성도.

제3도는 본 발명의 종속부용 클럭 및 프레임 신호 발생장치의 내부 구성도.

제4도는 각 프레임 발생장치 구성도 및 타이밍도.

제5도는 종속부용 클럭 및 프레임 신호 발생부의 타이밍도.

제6도는 26MHz 클럭 발생용 3분주기의 구성도 및 타이밍도.

* 도면의 주요부분에 대한 부호의 설명

150 : 기준 클럭 및 프레임 발생장치 240 : 제1 프레임 발생부

250 : 4체배기 260 : 제2 프레임 발생부

270 : 3분주기 280 : 2체 배기

290 : 제3 프레임 발생부

이하, 본 발명을 첨부된 도면에 의거하여 상세히 설명하면 다음과 같다.

본 발명에서는 고속부에서 종속부로 한 종류의 클럭과 이에 상응하는 프레임 신호만을 공급하게 하기 위한 클럭 분배 구성을 제2도와 같이 구성하였다.

제2도의 고속부(100)내의 기준 클럭 프레임 발생장치(150)에서는 고속부에 사용될 클럭 및 프레임 신호를 발생함과 동시에, 이에 동기된 종속부 클럭을 발생하여 종속부에 똑같은 구조로 분배한다. 그리고 STM-16 종속부(210), STM-4 종속부(220) 및 STM-1 종속부(230)내의 제1내지 제3종속부 클럭 및 프레임 발생장치(215, 225, 235)에서는 고속부(100)로부터 수신한 한가지 종류의 클럭과 프레임 신호로부터 각 종속부에 필요한 클럭 및 프레임 신호를 만들게 된다.

즉, 고속부(100)의 기준 클럭 및 프레임 발생장치(150)로부터 10Gbps 전체 시스템에 사용되는 클럭에 동기된 19MHz 클럭을 수신하여 종속부 신호 처리에 필요한 78MHz, 52MHz를 만들어 사용하게 되고, 프레임 신호 역시 고속부(100)의 기준 클럭 및 프레임 발생장치(150)로부터 8KHz 신호를 하나만 수신하여 각 종속부에서 필요한 클럭별 프레임 신호인 78M 용 프레임 신호(FS) 및 52M 용 프레임 신호(FS)를 생성하여 사용한다.

제3도는 상기 각 종속부내의 위치하는 종속부용 클럭 및 프레임 발생부의 구성도를 나타낸다.

먼저, 종속부내에서 필요한 클럭 생성 과정을 살펴보면, 고속부(100)내 기준 클럭 및 프레임 발생장치(150)로부터 수신된 19MHz 클럭을 4체배기(250)에서 4체배해서 78MHz 클럭을 만들게 되고, 이 78MHz 클럭을 3분주기(270)를 이용해 3분주하여 26MHz 클럭을 만들고, 이 26MHz 클럭을 2체배기(280)에서 2체배해서 52MHz 클럭을 만들게 된다.

그리고, 상기 기준 클럭 및 프레임 발생장치(150)로부터 수신된 8MHz 프레임 신호와 19MHz 클럭을 사용해 19Mbps 용 프레임 발생부(240)에서 19M 용 프레임 신호(FS)를 만들고, 이 19M용 프레임 신호와 상기 4체배기(250)에서 생성된 78MHz 클럭을 이용해 78Mbps 프레임 발생부(260)에서 78M 용 프레임 신호를 만들게 된다. 그리고 이 78M용 프레임 신호와 상기 2체배기(280)에서 생성된 52MHz 클럭을 사용해 52Mbps 용 프레임 발생부(290)에서 52M 용 프레임 신호를 만들게 된다.

제4도는 제3도에서의 각 프레임 발생부(240, 260, 290)중 일 예인 19Mbps용 프레임 발생부(240)의 내부 구성도 및 타이밍도를 나타낸다.

그 구성을 살펴보면, 8KHz 프레임 신호를 19MHz 클럭을 사용하여 래치시키는 제1D-플립플롭(300)과, 그 래치된 프레임 신호를 다시 19MHz 클럭을 사용하여 래치시키는 제2D-플립플롭(310)과, 상기 제1D-플립플롭(300)과 제2D-플립플롭(310)에서 각각 래치되어 출력된 신호를 논리곱하는 논리곱 게이트(320)와, 이 논리곱된 결과의 19M 용 프레임 신호를 상기 19MHz 클럭을 사용하여 래치한 후 사용할 19M 용 프레임 신호로 출력하는 제3D-플립플롭(330)으로 구성되어 있다. 물론, 나머지, 52M용 프레임 신호와 78M용 프레임신호도 상기와 동일한 구성으로 이루어진다.

이와같은 구성에 의해 만들고자 하는 프레임 신호(d)에 상응하는 클럭으로 수신된 프레임 신호를 래치하고(a) 이것을 다시 래치한 후(b) 이둘을 AND 하여 (C) 다시 사용되는 클럭을 래치한다.

제4도에 나타난 타이밍도는 19M용 프레임 신호(FS)를 수신하여 78M 용 프레임 신호를 생성하는 상기 제3도의 78Mbps 용 프레임 발생부(260)에서의 타이밍을 나타낸다.

제5도는 상기 제3도의 전체 타이밍을 나타낸다.

고속부로부터 19MHz (b) 클럭과 8KHz(a) 프레임 신호로부터 19M용 프레임신호(d)와 78MHz 클럭(c)을 타이밍도에서 나타난 것처럼 발생하고 이들을 이용해 78M용 프레임 신호(e)를 생성하게 된다. 이렇게 19M용 클럭과 프레임 신호 및 78M용 클럭과 프레임 신호는 아무런 문제없이 생성될 수 있으나 제5도의 (1), (2), (3)으로 표시된 52MHz 클럭 및 이에 대한 프레임 신호 발생에는 다음과 같은 문제점이 잇다.

제3도의 78MHz 클럭을 3분주하는 3분주기(270)로부터 발생되는 26MHz 클럭의 발생을 살펴보면 78MHz 및 19MHz 클럭을 기준으로 3가지 위상으로 다르게 발생될 여지가 있다. 이처럼 발생 가능한 세가지 위상의 26MHz 클럭을 제5도의 (1), (2), (3)으로 나타내었고, 이것을 이용해 제3도의 2체배기(280)를 통해 생성되는 52MHz 클럭 역시 기준 19MHz 및 생성된 78MHz에 대해 세가지 위상으로 발생되게 된다. 결국, 이와 같이 세가지 위상으로 변동되는 52MHz 클럭을 이용해 발생되는 52M 용 프레임 신호는 불안전하게 되며, 이것은 종속부 내의 52Mbps 신호 처리에서 에러를 발생하게 하는 요인이 된다. 이러한 현상의 원인은 제3도의 3분주기(270)의 출력인 26MHz가 세가지 위상으로 존재하는데 있다.

본 발명에서는 이를 해결하기 위해 제3도의(a)로 표시된 부분을 이용한다.

즉 상기 78Mbps 용 프레임 발생부(260)에서 발생된 78M 용 프레임 신호를 사용해 26MHz 클럭을 생성하기 위해 사용된 3분주기(270)를 리셋(Reset)하게 되면, 항상 한가지 위상의 26MHz 클럭이 생성되게 되므로, 이것을 2체배해서 생성되는 52MHz 는 기준 19MHz와 78MHz 에 대해 항상 같은 위상에 있게 된다.

제6도는 이와같은 개념으로 구성된 78MHz 클럭을 26MHz 클럭을 3분주하는 3분주기의 구성도 및 타이밍도를 나타낸다.

그 구성을 살펴보면, 상기 4체배기(250)에서 발생된 78MHz 클럭과 상기 78M 프레임 신호(FS*)에 리셋되고, 궤한되어 입력된 26MHz 클럭을 래치시켜 출력하는 제4 D-플립플롭(271)과, 이 래치된 클럭을 다시 래치시켜 하나의 고정된 위상을 출력하는 제5 D-플립플롭(272)과, 상기 제4 D-플립플롭(271)과 제5 D-플립플롭(272)으로부터 각각 래치되어 출력된 클럭신호를 부논리합(NOR) 하여 상기 제4 D-플립플롭(271)에 출력하는 부논리합 게이트(273)로 구성되어 있다.

즉, 제6도에서 구성된 3분주기의 기본개념은, 3가지 위상으로 존재할 수 있는 26MHz 클럭의 발생을 막기 위해, 이미 생성된 78M 용 프레임 신호를 이용하여 3분주기의 초기 조건을 만들어 주는 것이다. 이렇게 구성될 경우 26MHz의 클럭은 항상(a)로 고정되며 이것을 2체배에서 생성되는 52MHz클럭도 하나로 고정되게 된다.

100Gbps 광전송 시스템의 종속부에서 동기식 전송방식에 의한 동기화 처리 및 종속신호 처리 과정에 필요한 여러 종류의 시스템 클럭 및 프레임 고속부에서 모두 공급하는 방식의 경우에는 시스템 전체 구성이 복잡하게 된다.

본 발명에서는 고속부에서 종속부로는 한가지 종류의 시스템 클럭 및 프레임 신호를 제공하고 공급받은 클럭 및 프레임 신호로부터 각 종속부에서는 종속부에 필요한 클럭 및 프레임 신호를 만들어 사용하는 방식을 구현하기 위해 종속부용 클럭 및 프레임 발생부를 고안하였다. 고안된 종속부용 클럭 및 프레임 발생부는 고속부로부터 19MHz 클럭과 8KHz 프레임만을 수신하여 종속부 신호처리에 필요한 78MHz 및 52MHz 클럭을 만들어 사용하는데 특히 52MHz 클럭의 위상 변동 가능성을 배제할 수 있게 구성되었다. 이와 같은 구조의 종속부용 클럭 및 프레임 발생부를 사용하게 되면 10Gbps 전송 시스템에서의 고속부에서 종속부로의 클럭 분배 구조가 간단하게 되어 10Gbps 전체 시스템의 구성이 단순화 될 수 있다.

본 발명의 목적은 10Gbps 전송시스템의 고속부에서 종속부로의 클럭 분배 구조를 단순화 할 수 있는 종속부내의 종속부용 클럭 및 프레임 발생부를 고안하여 고속부에서는 각 종속부로 하나의 기준 클럭과 프레임 신호를 공급하게 하고 종속부에 필요한 여러 종류의 클럭 및 프레임 신호는 종속부에서 만들어 사용하게 하는데 있다.

Claims

고속부내 기준클럭 및 프레임 발생장치로부터 발생된 8KHz 프레임 신호의 19MHz 클럭을 받아 STM-16 종속부, STM-4 종속부 및 STM-1 종속부로 각각 클럭 및 프레임 신호를 분배하는 10Gbps 광전송 시스템에 있어서, 상기 종속부 각각에 상기 발생된 19MHz 클럭을 4체배하여 78MHz 클럭을 발생하는 4체배기와, 상기 발생된 19MHz 클럭과 8KHz 프레임 신호를 사용해 19M 프레임 신호를 발생하는 제1프레임 발생부와; 상기 발생된 19M 프레임 신호와 상기 4체배기에서 발생된 78MHz 클럭을 사용하여 78Mbps용 프레임 신호를 발생하는 제2프레임 발생부와; 상기 78Mbps용 프레임 신호에 의해 초기화 되어 상기 4체배기에서 발생된 78MHz 클럭을 3분주시켜 항상 한가지의 위상이 26MHz 클럭을 출력하는 3분주기와; 상기 3분주기에서 출력된 26MHz 클럭을 체배하여 52MHz 클럭을 발생하는 2체배기와; 그리고 상기 제2프레임 발생부에서 발생된 78M 용 프레임 신호와 상기 52MHz 클럭을 사용하여 52Mbps 용 프레임을 발생하는 제3프레임 발생부를 포함한 것을 특징으로 하는 종속부용 클럭 및 프레임 신호 발생장치.
제1항에 있어서, 상기 제1프레임 발생부는 상기 8KHz 프레임 신호를 19MHz 클럭을 사용하여 래치시키는 제1래치부와; 그 래치된 프레임 신호를 다시 19MHz 클럭을 사용하여 래치시키는 제2래치부와; 상기 제1지연부와 제2지연부에서 각각 래치되어 출력된 신호를 논리곱하는 논리곱 게이트와; 이 논리곱된 결과의 19M 용 프레임 신호를 상기 19MHz 클럭을 사용하여 래치한 후 사용할 19M 용 프레임 신호로 출력하는 제3래치부로 구성된 것을 특징으로 하는 종속부용 클럭 및 프레임 신호 발생장치.
제1항에 있어서, 상기 제2프레임 발생부는 상기 19M용 프레임 신호를 78MHz 클럭을 사용하여 래치시키는 제1래치부와; 그 래치된 프레임 신호를 다시 78MHz 클럭을 사용하여 래치시키는 제2래치부와; 상기 제1지연부와 제2지연부에서 각각 래치되어 출력된 신호를 논리곱하는 논리곱 게이트와; 이 논리곱된 결과의 78M 용 프레임 신호를 상기 78MHz 클럭을 사용하여 래치한 후 사용할 78M 용 프레임 신호로 출력하는 제3래치부로 구성된 것을 특징으로 하는 종속부용 클럭 및 프레임 신호 발생장치.
제1항에 있어서, 상기 제3프레임 발생부는 상기 78M용 프레임 신호를 52MHz 클럭을 사용하여 래치시키는 제1래치부와; 그 래치된 프레임 신호를 다시 52MHz 클럭을 사용하여 래치시키는 제2래치부와; 상기 제1지연부와 제2지연부에서 각각 래치되어 출력된 신호를 논리곱하는 논리곱 게이트와; 이 논리곱된 결과의 78M 용 프레임 신호를 상기 52MHz 클럭을 사용하여 래치한 후 사용할 52M 용 프레임 신호로 출력하는 제3래치부로 구성된 것을 특징으로 하는 종속부용 클럭 및 프레임 신호 발생장치.
제1항에 있어서, 상기 3분주기는 상기 4체배기에서 발생된 78MHz 클럭과 상기 78M용 프레임 신호에 리셋되고, 궤한되어 입력된 26MHz 클럭을 래치시켜 출력하는 제4래치부와; 이 래치된 클럭을 다시 래치시켜 하나의 고정된 위상을 출력하는 제5래치부와; 상기 제4래치부와 제5래치부로부터 각각 래치되어 출력된 클럭신호를 부논리합(NOR)하여 상기 제4래치부에 출력하는 부논리합 게이트로 구성된 것을 특징으로 하는 종속부용 클럭 및 프레임 신호 발생장치.