KR100197124B1 - Forming method for metal wiring in semiconductor divice - Google Patents

Forming method for metal wiring in semiconductor divice Download PDF

Info

Publication number
KR100197124B1
KR100197124B1 KR1019950056949A KR19950056949A KR100197124B1 KR 100197124 B1 KR100197124 B1 KR 100197124B1 KR 1019950056949 A KR1019950056949 A KR 1019950056949A KR 19950056949 A KR19950056949 A KR 19950056949A KR 100197124 B1 KR100197124 B1 KR 100197124B1
Authority
KR
South Korea
Prior art keywords
film
contact hole
forming
metal wiring
tungsten
Prior art date
Application number
KR1019950056949A
Other languages
Korean (ko)
Other versions
KR970052352A (en
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950056949A priority Critical patent/KR100197124B1/en
Publication of KR970052352A publication Critical patent/KR970052352A/en
Application granted granted Critical
Publication of KR100197124B1 publication Critical patent/KR100197124B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 장치의 노광장비의 노광 한계보다 작은 미세한 콘택홀 패턴을 형성하여 금속배선을 제조하는 반도체 소자의 금속배선 제조방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a method for manufacturing a metal wiring of a semiconductor device for forming a metal wiring by forming a fine contact hole pattern smaller than the exposure limit of the exposure equipment of the semiconductor device.

이와 같은 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 제1절연막과, 제1금속배선, 제2절연막을 형성하고, 제2절연막의 소정 부분에 상기 제2절연막의 두께의 반의 깊이를 갖는 제1콘택홀을 형성한 다음, 제1콘택홀을 포함한 제2절연막 전면에 감광막 마스크를 형성하여 노출된 부분을 비등방성 식각하여 초미세 패턴의 콘택홀을 형성한다. 이후, 콘택홀 부분을 포함한 전면에 제2금속배선막을 중착하여 패턴을 형성시키는 것을 특징으로 한다.In order to achieve the above object, the metal wiring manufacturing method of the present invention forms a first insulating film, a first metal wiring, and a second insulating film on a semiconductor substrate, and a predetermined portion of the second insulating film has a thickness of the second insulating film. After forming a first contact hole having a half depth, a photoresist mask is formed on the entire surface of the second insulating layer including the first contact hole, and an exposed portion is anisotropically etched to form a contact hole having an ultra fine pattern. Subsequently, the second metal wiring layer is formed on the entire surface including the contact hole, thereby forming a pattern.

Description

반도체 소자의 금속배선 제조방법Method for manufacturing metal wiring of semiconductor device

제1도는 종래의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.1 is a plan view showing a connection state of a metal wiring film according to a conventional embodiment.

제2도는 제1도에서 A-A'선을 따라 절단한 단면도.2 is a cross-sectional view taken along the line AA ′ in FIG. 1.

제3도는 본 발명의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도.3 is a plan view showing a connection state of the metal wiring film according to an embodiment of the present invention.

제4도는 제3도의 B-B'선을 따라 절단한 단면도로서, 제1실시예의 공정 흐름도.4 is a cross-sectional view taken along the line B-B 'of FIG. 3, showing the process flow of the first embodiment.

제5도는 제3도의 B-B'선을 따라 절단한 단면도로서, 제2실시예에 따른 공정 흐름도.5 is a cross-sectional view taken along the line BB ′ of FIG. 3, and a process flow diagram according to the second embodiment.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 반도체 기판 12 : 제1절연막11 semiconductor substrate 12 first insulating film

13 : 제1금속배선 14 : 제2절연막13: first metal wiring 14: second insulating film

15, 15' : 콘택홀 16 : 감광막 마스크15, 15 ': contact hole 16: photoresist mask

17, 17' : 장벽 금속막 18, 18' : 중간 금속배선막17, 17 ': barrier metal film 18, 18': intermediate metal wiring film

19, 21 : 알루미늄 합금막 및 반사방지막 20 : 텅스텐 플러그19, 21: aluminum alloy film and antireflection film 20: tungsten plug

본 발명은 반도체 장치의 금속배선 제조 방법에 관한 것으로서, 특히 노광장비의 노광 한계보다 작은 미세한 콘택홀 패턴을 형성하여 금속배선을 형성하는 반도체 소자의 금속배선 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing metal wiring in a semiconductor device, and more particularly, to a method for manufacturing metal wiring in a semiconductor device in which metal wiring is formed by forming a fine contact hole pattern smaller than an exposure limit of an exposure apparatus.

반도체 장치가 고집적화 되어감에 따라 패턴에 대한 초미세화 및 임계치수의 고정밀화가 필수적으로 요구되고 있으며, 이에 따라 콘택홀을 제조하기 위해서도 초미세 패턴의 형성방법이 필요하게 되었다.As semiconductor devices have been highly integrated, ultrafine patterns and high precision of critical dimensions are indispensable. Accordingly, an ultrafine pattern formation method is required to manufacture contact holes.

일반적으로 반도체 장치를 제조함에 있어서, 감광막 패턴을 마스크로하여 하부층을 식각하는 사진식각(photolighography) 공정을 이용하게 되는데, 종래의 사진식각 공정에 의한 콘택홀 형성방법을 제1도 및 제2도를 참조하여 설명한다.In general, in manufacturing a semiconductor device, a photolighography process of etching a lower layer by using a photoresist pattern as a mask is used. A method of forming a contact hole by a conventional photolithography process is illustrated in FIGS. 1 and 2. It demonstrates with reference.

첨부한 도면 제1도는 종래의 실시예에 따른 반도체 장치의 금속배선이 형성된 상태에서의 평면도이며, 제2도는 제1도의 A-A'선을 따라 절단된 단면도로서, 상기한 구성은 하기의 과정에 의하여 형성된다.1 is a plan view of a semiconductor device in which metal wirings are formed, and FIG. 2 is a cross-sectional view taken along line A-A 'of FIG. Is formed.

반도체 기판(1)의 상부에 소정의 절연막(2)이 형성된 상태에서, 제1 금속배선(3)을 형성한다. 그 상부에 소정 두께의 절연용 산화막(4)을 중착하여 적층하고 감광막 마스크를 사용한 비등방성 식각법에 의하여 임계치수가 B인 콘택홀(5)을 형성한다. 상기 콘택홀(5)에 금속을 매립하여 금속 플러그를 형성한 상태에서 2 금속배선(6)을 형성한다.The first metal wiring 3 is formed in a state where a predetermined insulating film 2 is formed on the semiconductor substrate 1. A contact hole 5 having a critical dimension B is formed by anisotropic etching using a photosensitive film mask by stacking and insulating the insulating oxide film 4 having a predetermined thickness thereon. 2 metal wirings 6 are formed in a state where a metal plug is formed by filling a metal into the contact hole 5.

이와 같은 종래의 금속배선 형성에 있어서, 콘택홀의 형성은 노광시 빛의 회절 특성으로 인하여 공정의 수행 능력에 한계를 드러내게 되며, 사진식각 공정으로 형성할 수 있는 패턴의 한계, 즉 해상도는 감광막 패턴 형성시 중요한 변수로 작용한다. 상기 해상도는 다음의 레일레이 식(Rayleigh's equation)에 의해 결정된다.In the conventional metal wire formation, the formation of the contact hole reveals a limitation in the performance of the process due to the diffraction characteristics of the light during exposure, and the limitation of the pattern that can be formed by the photolithography process, that is, the resolution is the formation of the photoresist pattern. It acts as an important variable. The resolution is determined by the following Rayleigh's equation.

여기서, R은 해상도를, λ는 노광 파장을, NA는 노광 장치의 렌즈 개구수를 각각 의미하며, k는 공정 관련 상수로서 공정의 수행 능력에 따라 변하는 값이지만, 양산 단계에서는 약 0.7정도이다. 또한 양산 단계에서 주로 사용되는 광원인 I선은 파장이 약 0.356㎛이고, G선은 약 0.436㎛이며, 렌즈의 개구부의 수가 0.5인 경우에 상기 식에 각각의 변수를 대입하면, 패턴의 해상 한계는 약 0.5 내지 0.6㎛정도가 된다.Where R is the resolution, λ is the exposure wavelength, N A is the lens numerical aperture of the exposure apparatus, and k is a process-related constant that varies depending on the performance of the process, but is about 0.7 in mass production. . In addition, I line, which is a light source mainly used in the mass production stage, has a wavelength of about 0.356 μm, a G line of about 0.436 μm, and when each variable is substituted into the above equation when the number of apertures of the lens is 0.5, Is about 0.5 to 0.6 mu m.

현재 반도체 장치의 제조 공정은 유효 채널 길이가 0.35㎛ 이내로 감소하는 추세인데, 이러한 경향으로 볼 때, 콘택홀의 임계치수 또한 더욱 작아지리라고 예상할 수 있으며, 종래의 감광막 패턴보다는 해상도가 더 높은 초미세 콘택홀의 형성방법이 반드시 필요하게 된다.In the current semiconductor device manufacturing process, the effective channel length decreases to within 0.35 μm. From this trend, the critical dimension of the contact hole can be expected to be smaller, and the resolution is higher than that of the conventional photoresist pattern. A method of forming a contact hole is necessarily required.

상기한 콘택홀이나 유효채널 길이의 감소와 같은 소자의 집적화와 병행하여 사진식각 장비의 고도화가 이루어져야 하지만, 이는 투자비용을 급격히 증가시키는 문제점을 야기시킨다.Photolithography equipment should be advanced in parallel with the integration of devices such as the reduction of the contact hole or the effective channel length, but this causes a problem of rapidly increasing the investment cost.

따라서, 본 발명의 목적은 기존의 노광장비를 이용한 사진식각공정을 사용하여 감광막 패턴의 임계치수보다 작은 초 미세 패턴의 콘택홀을 형성하므로써 상기한 문제점을 해결할 수 있는 반도체 소자의 금속배선 제조방법을 제공하기 위한 것이다.Accordingly, an object of the present invention is to provide a method for manufacturing a metal wiring of a semiconductor device that can solve the above problems by forming a contact hole of a very fine pattern smaller than the critical dimension of the photoresist pattern using a photolithography process using a conventional exposure equipment. It is to provide.

상기한 목적을 달성하기 위한 본 발명의 금속배선 제조방법은 반도체 기판 상부에 소정의 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제1 금속배선을 형성하는 단계; 상기 제1 금속배선을 포함한 제1 절연막 전면에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 소정부분에 상기 제2 절연막에 두께의 반의 깊이를 갖는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀을 포함한 제2 절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1 콘택홀의 일부를 포함한 제2 절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제2 절연막을 제1 금속배선이 드러날 때까지 비등방성 식각하여 제2 콘택홀을 형성하는 단계; 상기 제2 콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 소정 두께의 알루미늄 합금막을 증착하는 단계; 상기 알루미늄 합금막 위에 패턴 형성을 위한 감광막의 노광시 반사를 방지하기 위한 반사방지막을 증착하는 단계, 상기 반사방지막 위에 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 식각하므로써 금속배선층을 형성하는 단계를 포함하는 것을 특징으로 한다.Metal wire manufacturing method of the present invention for achieving the above object comprises the steps of forming a predetermined first insulating film on the semiconductor substrate; Forming a first metal wiring on the first insulating film; Forming a second insulating film on an entire surface of the first insulating film including the first metal wiring; Forming a first contact hole having a depth of half the thickness in the second insulating film in a predetermined portion of the second insulating film; Applying a photosensitive film to a whole surface of the second insulating film including the first contact hole to a predetermined thickness; Forming a photoresist mask exposing a predetermined portion on a second insulating layer including a portion of the first contact hole; Anisotropically etching the exposed second insulating layer using the photoresist mask as an etch barrier until the first metal wiring is exposed to form a second contact hole; Barrier metal on the front surface including the second contact hole, preventing the weakening of the bonding force due to direct adhesion between the tungsten and the nitride film during deposition of tungsten for embedding the contact hole, and preventing the generation of pupils in the contact hole. Depositing a film to a predetermined thickness; Depositing a tungsten film covering the barrier metal film to a predetermined thickness to fill the contact hole on the barrier metal film; Depositing an aluminum alloy film having a predetermined thickness on the tungsten film; Depositing an antireflection film to prevent reflection upon exposure of the photoresist for pattern formation on the aluminum alloy film, and forming a photoresist mask on the antireflection film; And forming a metal wiring layer by supplying and etching different etching gases according to each film in the same etching chamber using the photoresist mask as an etching barrier.

상기 목적을 달성하기 위한 또 다른 본 발명의 금속배선 제조방법은 반도체 기판 상부에 소정의 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제1 금속배선을 형성하는 단계; 상기 제1 금속배선을 포함한 제1 절연막 전면에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 소정 부분에 상기 제2 절연막의 두께의 반의 길이를 갖는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀을 포함한 제2 절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1 콘택홀의 일부를 포함한 제2 절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제2 절연막을 제1 금속배선이 드러날 때까지 비등방성 식각하여 제2 콘택홀을 형성하는 단계; 감광막 마스크를 제거하고, 상기 제2 콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하는 단계; 전면에 상기 텅스텐 플러그와 전기적으로 연결되는 제2금속배선막을 형성하는 단계; 상기 제2 금속배선막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.Another metal wire manufacturing method of the present invention for achieving the above object comprises the steps of forming a predetermined first insulating film on the semiconductor substrate; Forming a first metal wiring on the first insulating film; Forming a second insulating film on an entire surface of the first insulating film including the first metal wiring; Forming a first contact hole having a length half of the thickness of the second insulating film in a predetermined portion of the second insulating film; Applying a photosensitive film to a whole surface of the second insulating film including the first contact hole to a predetermined thickness; Forming a photoresist mask exposing a predetermined portion on a second insulating layer including a portion of the first contact hole; Anisotropically etching the exposed second insulating layer using the photoresist mask as an etch barrier until the first metal wiring is exposed to form a second contact hole; Removing the photoresist mask and preventing the weakening of the bonding force due to direct adhesion between the tungsten and the nitride film during deposition of tungsten for embedding the contact hole on the front surface including the second contact hole, and generation of pupils in the contact hole. Depositing a barrier metal film to a predetermined thickness, thereby preventing; Depositing a tungsten film covering the barrier metal film to a predetermined thickness to fill the contact hole on the barrier metal film; Forming a photoresist mask on the tungsten film to cover only a portion of the contact hole; Etching the exposed tungsten film using the photoresist mask as an etch barrier; Forming a second metal wiring film electrically connected to the tungsten plug on a front surface thereof; Forming a pattern of the second metal wiring film is characterized in that it comprises.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

첨부한 도면 제3도는 본 발명의 실시예에 따른 금속배선막의 연결상태를 보여주는 평면도이고, 제4도는 제3도의 B-B'선을 따라 절단한 단면도로서, 제1 실시예의 공정 흐름도이고, 제5도는 제3도의 B-B'선을 따라 절단한 단면도로서, 제2 실시예에 따른 공정 흐름도이다.FIG. 3 is a plan view illustrating a connection state of the metal interconnection film according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view taken along line BB ′ of FIG. 3, and is a process flowchart of the first embodiment. 5 is a cross-sectional view taken along the line BB ′ of FIG. 3 and is a process flow diagram according to the second embodiment.

먼저, 제4도를 참조하여 본 발명의 제1 실시예를 설명한다.First, a first embodiment of the present invention will be described with reference to FIG.

제4도의 (a)에 도시한 것과 같이, 반도체 기판(11) 상부에 소정의 제1 절연막(12)을 형성한 상태에서 상기 제1 절연막(12) 상에 제1 금속막을 소정 두께만큼 증착하고 감광막 마스크를 형성한 다음, 노출된 부분을 식각하여 제1 금속배선(13)을 형성한다. 이 후, 상기 제1 금속배선(13)을 포함한 제1 절연막(12) 전면에 제2 절연막(14)을 소정 두께만큼 형성한다. 상기 제1, 제2 절연막(12, 14)은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것이 바람직하다. 이 후, 제1 금속배선(13)의 상부에 위치하는, 상기 제2 절연막(14)의 소정 부분에 상기 제2 절연막의 두께의 반의 깊이와 B의 폭을 갖는 콘택홀을 감광막 마스크를 사용하여 사진식각법에 의하여 형성한다. 상기 사진식각공정에서 사용된 감광막 패턴의 임계치수는 B이다.As shown in FIG. 4A, a first metal film is deposited on the first insulating film 12 by a predetermined thickness while a predetermined first insulating film 12 is formed on the semiconductor substrate 11. After forming the photoresist mask, the exposed portion is etched to form the first metal wiring 13. Thereafter, the second insulating film 14 is formed on the entire surface of the first insulating film 12 including the first metal wiring 13 by a predetermined thickness. The first and second insulating layers 12 and 14 may preferably form one or more of a TEOS oxide film, a BPSG film, an SOG film, and a PE-TEOS oxide film. Thereafter, a contact hole having a depth of half the thickness of the second insulating film and a width B of the second insulating film 14, which is positioned above the first metal wiring 13, is formed by using a photosensitive film mask. It is formed by photolithography. The critical dimension of the photoresist pattern used in the photolithography process is B.

다음으로, (b)와 같이, 상기 콘택홀을 포함한 제2 절연막(14) 전면에 감광막을 소정 두께로 도포한 다음, 상기 콘택홀의 일부를 포함한 제2 절연막 상의 소정 부분을 노출시키는 감광막 마스크(16)를 형성한다. 이 경우 역시 감광막 패턴의 임계치수는 B이다.Next, as shown in (b), a photoresist film is coated on the entire surface of the second insulating film 14 including the contact hole to a predetermined thickness, and then the photoresist mask 16 exposing a predetermined portion on the second insulating film including a part of the contact hole. ). In this case, the critical dimension of the photosensitive film pattern is B.

이 후, 상기 감광막 마스크(16)를 식각장벽으로 하여 노출된 제2 절연막을 제1 금속배선이 드러날 때까지 비등방성 식각(anisotropy etch)한다. 여기서 비등방성 식각을 하는 것은 본 발명의 주요한 착안점으로서, 비등방성 식각에 의하여 콘택홀 바닥부분에서의 식각이 진행되는 것과 동시에 노출된 질화막 표면부분에서의 식각이 동일한 율로서 진행되므로, (c)와 같은 임계치수보다 작은 초미세 패턴의 콘택홀(15')을 형성할 수 있게 된다.Thereafter, the second insulating film exposed using the photoresist mask 16 as an etch barrier is anisotropically etched until the first metal wiring is exposed. Here, anisotropic etching is a main focus of the present invention, since the etching at the bottom of the contact hole is performed at the same time as the anisotropic etching and the etching at the exposed surface of the nitride film proceeds at the same rate. It is possible to form a contact hole 15 'of a very fine pattern smaller than the same critical dimension.

다음으로, (d)와 같이, 상기 콘택홀(15')을 포함한 전면에 TiN의 장벽 금속막(17)을 300 내지 900Å의 두께 범위로 증착하는데, 이 막은 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공(void)의 생성을 방지하는 역할을 한다. 상기 장벽 금속막(17) 위에 상기 장벽 금속막을 덮는 블랭킷텅스텐막(18)을 상기 콘택홀을 매립할 정도의 5,000 내지 7,000Å의 두께만큼 증착한다. 상기 블랭킷 텅스텐 막(18) 위에 5,000 내지 10,000Å 두께의 알루미늄 합금막 및 TiN의 적층막을 증착한다.Next, as shown in (d), a barrier metal film 17 of TiN is deposited on the entire surface including the contact hole 15 'in a thickness range of 300 to 900 kPa, which deposits tungsten to fill the contact hole. It prevents the weakening of the bonding force by direct adhesion between the tungsten and the nitride film, and prevents the generation of voids in the contact hole. A blanket tungsten film 18 covering the barrier metal film 17 is deposited on the barrier metal film 17 by a thickness of 5,000 to 7,000 mm 3 to fill the contact hole. On the blanket tungsten film 18, a laminated film of an aluminum alloy film and TiN having a thickness of 5,000 to 10,000 Å is deposited.

다음으로, 알루미늄 합금막 및 TiN의 적층막 위에 감광막 마스크를 형성하고, 상기 감광막 마스크를 식각장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 식각하므로써 (e)와 같은 금속배선막을 형성한다. 상기 금속배선막의 식각단계에서 알루미늄 합금막 및 TiN막의 적층막(19)의 경우, Cl2, BCl3개스를 공급하여 식각하고, 블랭킷텅스텐막(18)과 장벽 금속막(17)의 경우, SF6개스를 공급하여 식각하는 것이 바람직하다.Next, by forming a photoresist mask on the aluminum alloy film and TiN laminated film, by using a photoresist mask as an etch barrier, and by supplying a different etching gas for each film in the same etching chamber and etching the same metal (e) A wiring film is formed. In the etching step of the metal wiring film, the laminated film 19 of the aluminum alloy film and the TiN film is etched by supplying Cl 2 , BCl 3 gas, and in the case of the blanket tungsten film 18 and the barrier metal film 17, SF It is preferable to supply 6 gases for etching.

한편, 첨부한 도면 제5도를 참조하여 본 발명의 제2 실시예를 설명하면 다음과 같다.Meanwhile, referring to FIG. 5, the second embodiment of the present invention will be described.

제2 실시예의 경우, 초미세 콘택홀(15')을 형성하는 도면 (c)까지의 공정은 제1실시예와 동일하므로 여기서의 설명은 생략한다. 아울러, 제1 실시예와 동일한 구성요소는 동일 부호를 사용하였다.In the case of the second embodiment, the process up to the drawing (c) for forming the ultra-fine contact hole 15 'is the same as in the first embodiment, and the description thereof is omitted here. In addition, the same components as those of the first embodiment used the same reference numerals.

(c)와 같이 초미세 콘택홀(15')을 형성한 다음, 감광막 마스크를 제거하고, 콘택홀(15')을 포함한 전면에 장벽 금속막(17)을 300 내지 900Å의 두께 범위로 증착한다. 이 장벽 금속막(17)은 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 적착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하기 위한 것이다.After forming the ultra-fine contact hole 15 'as shown in (c), the photoresist mask is removed, and the barrier metal film 17 is deposited on the entire surface including the contact hole 15' in the thickness range of 300 to 900 kPa. . The barrier metal film 17 is for preventing the weakening of the bonding force due to the direct adhesion of the tungsten and the nitride film during deposition of tungsten for filling the contact hole, and for preventing the generation of pupils in the contact hole.

이 후, 상기 장벽 금속막(17) 위에 상기 장벽 금속막을 덮는 블랭킷 텅스텐막을 상기 콘택홀을 매립할 정도의 5,000 내지 7,000Å의 두께로 증착한 다음, 상기 블랭킷 텅스텐막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성한다. 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하여 텅스텐 플러그(20)를 형성하고, 전면에 상기 텅스텐 플러그(20)와 전기적으로 연결되는 제2 금속배선막(21)을 증착하고 패턴을 형성하므로써, 금속배선의 제조를 완료시킨다.Subsequently, a blanket tungsten film covering the barrier metal film 17 is deposited on the barrier metal film 17 to a thickness of 5,000 to 7,000 kPa to fill the contact hole, and then a photoresist mask covering only the contact hole portion on the blanket tungsten film. To form. The exposed tungsten film is etched using the photoresist mask as an etch barrier to form a tungsten plug 20, and a second metal wiring film 21 electrically connected to the tungsten plug 20 is deposited on the front surface to form a pattern. Thus, the manufacture of the metal wiring is completed.

상기 제2 실시예에서는 설명의 편의를 위해서 생략하였지만, 제1 제2 절연막(12, 14)은 TEOS, 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하는 또는 그 이상을 선택적으로 형성할 수 있다.Although omitted for convenience of description in the second embodiment, the first second insulating films 12 and 14 may selectively form one or more of TEOS, oxide film, BPSG film, SOG film, and PE-TEOS oxide film. have.

이상에서 설명한 바와 같이, 본 발명의 금속배선 제조방법은 반도체 소자의 고집적화와 병행하여 노광장비를 교체할 필요없이, 기존의 노광장비로서, 초미세 콘택홀 패턴의 형성을 가능하게 하므로, 장비 사용의 극대화 및 이에 따른 제조비용을 감소시키는 효과를 제공한다.As described above, the metallization manufacturing method of the present invention enables the formation of an ultra fine contact hole pattern as an existing exposure equipment without the need to replace the exposure equipment in parallel with the high integration of semiconductor devices. Maximize and thus reduce manufacturing costs.

여기에서는 본 발명의 특정실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Although specific embodiments of the present invention have been described and illustrated herein, those skilled in the art can make modifications and variations. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.

Claims (13)

반도체 기판 상부에 소정의 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제 1 금속배선을 형성하는 단계; 상기 제1 금속배선을 포함한 제1 절연막 전면에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 소정 부분에 상기 제2 절연막의 두께의 반의 깊이를 갖는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀을 포함한 제2 절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1 콘택홀의 일부를 포함한 제2 절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제2 절연막을 제1 금속배선이 드러날 때까지 비등방성 식각하여 제2 콘택홀을 형성하는 단계; 상기 제2 콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막위에 소정 두께의 알루미늄 합금막을 증착하는 단계; 상기 알루미늄 합금막 위에 패턴 형성을 위한 감광막의 노광시 반사를 방지하기 위한 반사방지막을 증착하는 단계; 상기 반사방지막 위에 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 동일 식각 챔버에서 각각의 막에 따라 다른 식각용 개스를 공급하여 식각하므로써 금속배선층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.Forming a predetermined first insulating layer on the semiconductor substrate; Forming a first metal wiring on the first insulating film; Forming a second insulating film on an entire surface of the first insulating film including the first metal wiring; Forming a first contact hole having a depth of half the thickness of the second insulating film in a predetermined portion of the second insulating film; Applying a photosensitive film to a whole surface of the second insulating film including the first contact hole to a predetermined thickness; Forming a photoresist mask exposing a predetermined portion on a second insulating layer including a portion of the first contact hole; Anisotropically etching the exposed second insulating layer using the photoresist mask as an etch barrier until the first metal wiring is exposed to form a second contact hole; Barrier metal on the front surface including the second contact hole, preventing the weakening of the bonding force due to direct adhesion between the tungsten and the nitride film during deposition of tungsten for embedding the contact hole, and preventing the generation of pupils in the contact hole. Depositing a film to a predetermined thickness; Depositing a tungsten film covering the barrier metal film to a predetermined thickness to fill the contact hole on the barrier metal film; Depositing an aluminum alloy film having a predetermined thickness on the tungsten film; Depositing an anti-reflection film on the aluminum alloy layer to prevent reflection upon exposure of the photosensitive film for pattern formation; Forming a photoresist mask on the anti-reflection film; And forming a metal wiring layer by supplying and etching different etching gases according to each film in the same etching chamber using the photoresist mask as an etch barrier to form a metal wiring layer. 제1항에 있어서, 상기 제1 제2 절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein the first second insulating layer selectively forms one or more of a TEOS oxide film, a BPSG film, an SOG film, and a PE-TEOS oxide film. 제1항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein the barrier metal film is TiN. 제3항에 있어서, 상기 TiN은 300 내지 900Å의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 3, wherein the TiN is formed in a thickness range of 300 to 900 kPa. 제1항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000Å의 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein the thickness of the tungsten film is in the range of 5,000 to 7,000 kPa. 제1항에 있어서, 상기 알루미늄 합금막 및 반사방지막의 두께는 5,000 내지 10,000Å의 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein the aluminum alloy film and the anti-reflection film have a thickness in a range of 5,000 to 10,000 kW. 제1항에 있어서, 상기 금속배선막의 식각단계에서 알루미늄 합금막 및 반사방지막의 경우, Cl2, BCl3개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein in the etching of the metal wiring layer, the aluminum alloy layer and the anti-reflective layer are etched by supplying Cl 2 and BCl 3 gases. 제1항에 있어서, 상기 금속배선막의 식각단계에서 텅스텐막과 장벽 금속막의 경우, SF6개스를 공급하여 식각하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.The method of claim 1, wherein the tungsten film and the barrier metal film are etched by supplying SF 6 gas in the etching step of the metal wiring film. 반도체 기판 상부에 소정의 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제1 금속배선을 형성하는 단계; 상기 제1 금속배선을 포함한 제1 절연막 전면에 제2 절연막을 형성하는 단계; 상기 제2 절연막의 소정 부분에 상기 제2 절연막의 두께의 반의 깊이를 갖는 제1 콘택홀을 형성하는 단계; 상기 제1 콘택홀을 포함한 제2 절연막 전면에 감광막을 소정 두께로 도포하는 단계; 상기 제1 콘택홀의 일부를 포함한 제2 절연막 상의 소정 부분을 노출시키는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 제2 절연막을 제 1 금속배선이 드러날 때까지 비등방성 식각하여 제2 콘택홀을 형성하는 단계; 감광막 마스크를 제거하고, 상기 제2 콘택홀을 포함한 전면에, 콘택홀을 매립하기 위한 텅스텐의 증착시 텅스텐과 질화막과의 직접적인 접착에 의한 결합력의 약화를 방지하고, 콘택홀 내부에서의 동공의 생성을 방지하는, 장벽 금속막을 소정 두께로 증착하는 단계; 상기 장벽 금속막 위에 상기 장벽 금속막을 덮는 텅스텐막을 상기 콘택홀을 매립할 정도의 소정 두께로 증착하는 단계; 상기 텅스텐 막 위에 콘택홀 부분만을 덮는 감광막 마스크를 형성하는 단계; 상기 감광막 마스크를 식각장벽으로 하여 노출된 텅스텐막을 식각하는 단계; 전면에 상기 텅스텐 플러그와 전기적으로 연결되는 제2 금속배선막을 형성하는 단계; 상기 제2 금속배선막의 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.Forming a predetermined first insulating layer on the semiconductor substrate; Forming a first metal wiring on the first insulating film; Forming a second insulating film on an entire surface of the first insulating film including the first metal wiring; Forming a first contact hole having a depth of half the thickness of the second insulating film in a predetermined portion of the second insulating film; Applying a photosensitive film to a whole surface of the second insulating film including the first contact hole to a predetermined thickness; Forming a photoresist mask exposing a predetermined portion on a second insulating layer including a portion of the first contact hole; Anisotropically etching the exposed second insulating layer using the photoresist mask as an etch barrier until the first metal wiring is exposed to form a second contact hole; Removing the photoresist mask and preventing the weakening of the bonding force due to direct adhesion between the tungsten and the nitride film during deposition of tungsten for embedding the contact hole on the front surface including the second contact hole, and generation of pupils in the contact hole. Depositing a barrier metal film to a predetermined thickness, thereby preventing; Depositing a tungsten film covering the barrier metal film to a predetermined thickness to fill the contact hole on the barrier metal film; Forming a photoresist mask on the tungsten film to cover only a portion of the contact hole; Etching the exposed tungsten film using the photoresist mask as an etch barrier; Forming a second metal wiring film electrically connected to the tungsten plug on a front surface thereof; And forming a pattern of the second metal interconnection film. 제9항에 있어서, 상기 제1, 제2 절연막은 TEOS 산화막, BPSG막, SOG막, PE-TEOS 산화막 중에서 하나 또는 그 이상을 선택적으로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.10. The method of claim 9, wherein the first and second insulating films selectively form one or more of a TEOS oxide film, a BPSG film, an SOG film, and a PE-TEOS oxide film. 제9항에 있어서, 상기 장벽 금속막은 TiN인 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.10. The method of claim 9, wherein the barrier metal film is TiN. 제11항에 있어서, 상기 TiN은 300 내지 900Å의 두께 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.12. The method of claim 11, wherein the TiN is formed in a thickness range of 300 to 900 GPa. 제9항에 있어서, 상기 텅스텐막의 두께는 5,000 내지 7,000Å의 범위로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 제조방법.10. The method of claim 9, wherein the thickness of the tungsten film is in the range of 5,000 to 7,000 kPa.
KR1019950056949A 1995-12-26 1995-12-26 Forming method for metal wiring in semiconductor divice KR100197124B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056949A KR100197124B1 (en) 1995-12-26 1995-12-26 Forming method for metal wiring in semiconductor divice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056949A KR100197124B1 (en) 1995-12-26 1995-12-26 Forming method for metal wiring in semiconductor divice

Publications (2)

Publication Number Publication Date
KR970052352A KR970052352A (en) 1997-07-29
KR100197124B1 true KR100197124B1 (en) 1999-06-15

Family

ID=19444573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056949A KR100197124B1 (en) 1995-12-26 1995-12-26 Forming method for metal wiring in semiconductor divice

Country Status (1)

Country Link
KR (1) KR100197124B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421280B1 (en) * 2001-12-04 2004-03-09 주식회사 하이닉스반도체 Method for forming a metal line of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421280B1 (en) * 2001-12-04 2004-03-09 주식회사 하이닉스반도체 Method for forming a metal line of semiconductor device

Also Published As

Publication number Publication date
KR970052352A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US6319821B1 (en) Dual damascene approach for small geometry dimension
JPH08191047A (en) Method for creation of metal feature of insulator layer
US6764944B2 (en) Method for forming metal wire interconnection in semiconductor devices using dual damascene process
KR100197124B1 (en) Forming method for metal wiring in semiconductor divice
KR0184955B1 (en) Manufacturing method for metal wiring of semiconductor device
KR0179564B1 (en) Method of forming metal interconnector in semiconductor device
KR100460064B1 (en) Method for forming metal wiring of semiconductor device
KR100197123B1 (en) Method for forming metal wiring in semiconductor device
KR100548548B1 (en) Method of forming multi-layer metal line with deposition process of interlayer insulator after plug
KR0184954B1 (en) Manufacturing method of metal wiring
KR100257762B1 (en) Method for manufacturing metal wiring of semiconductor device
KR0179560B1 (en) Method of forming metal interconnector in semiconductor device
US5858874A (en) Method of fabricating semiconductor device having step of forming plug in contact hole
KR100226726B1 (en) Method for forming metal interconnection layer of semiconductor device
KR0186081B1 (en) Interconnections structure of semiconductor device and method for manufacturing thereof
KR100365936B1 (en) Method for forming via contact in semiconductor device
KR100249389B1 (en) Method of fabricating via hole
KR100579856B1 (en) Metal line formation method of semiconductor device
KR20020008614A (en) Method for forming metal line of semiconductor devices utilizing dual damascene process
KR20030049571A (en) Method for forming metal line of semiconductor device using dual-damascene process
KR100257076B1 (en) Method for fabricating planarization passivation of semiconductor device
KR100262532B1 (en) Method of forming a polysilicon pattern in a semiconductor device
KR100202188B1 (en) Manufacturing method of semiconductor device
KR100600257B1 (en) Method of manufacturing metal interconnect of semiconductor device
KR0184953B1 (en) Manufacturing method for metal wiring of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee