KR100196508B1 - 반도체 장치의 폴리실리콘막 세정방법 - Google Patents

반도체 장치의 폴리실리콘막 세정방법 Download PDF

Info

Publication number
KR100196508B1
KR100196508B1 KR1019960023659A KR19960023659A KR100196508B1 KR 100196508 B1 KR100196508 B1 KR 100196508B1 KR 1019960023659 A KR1019960023659 A KR 1019960023659A KR 19960023659 A KR19960023659 A KR 19960023659A KR 100196508 B1 KR100196508 B1 KR 100196508B1
Authority
KR
South Korea
Prior art keywords
polysilicon film
cleaning
semiconductor device
solution
buried polysilicon
Prior art date
Application number
KR1019960023659A
Other languages
English (en)
Other versions
KR980005901A (ko
Inventor
기영종
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960023659A priority Critical patent/KR100196508B1/ko
Publication of KR980005901A publication Critical patent/KR980005901A/ko
Application granted granted Critical
Publication of KR100196508B1 publication Critical patent/KR100196508B1/ko

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치의 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
베리드 폴리실리콘막 세정 공정에서 HF 세정단계를 거친 후 표면의 소수성 특성으로 인하여 원형 결함이 베리드 폴리실리콘막 표면에 흡착되는데, 이러한 원형 결함은 이후의 HCI 처리후에도 제거되지 않고 남게되어 반도체 장치의 동작 특성을 저하시키는 문제점이 있었음.
3. 발명의 해결방법의 요지
NH4OH 세정단계를 추가하므로서 원형 결함을 제거하는 반도체 장치의 베리드 폴리실리콘막 세정방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치 제조공정 중, 베리드 폴리실리콘막을 사용하는 폴리실리콘막 형성시에 이용됨.

Description

반도체 장치의 폴리실리콘막 세정방법
본 발명은 반도체 장치 제조방법에 관한 것으로, 특히 반도체 장치의 콘택부위에 사용되는 베리드(Buried) 폴리실리콘막 세정방법에 관한 것이다.
통상적으로, SRAM 등의 반도체 장치에서 폴리실리콘층과 실리콘 기판과의 콘택공정에서 폴리실리콘막 증착 전에 500Å 두께로 증착하는 베리드 폴리실리콘막의 세정은 H2SO4, HF, HCl을 차례로 사용하여 이루어 진다. 역기서, H2SO4는 유기물 제거 작용을 하고, HF는 산화막을 식각하는 에천트(Etchant) 역할을 하며, HCl은 금속에 의한 오염물을 제거하게 된다.
그러나, HF 세정단계를 거친 후 표면의 소수성 특성으로 인하여 원형 결함이 베리드 폴리실리콘막 표면에 흡착된다. 이러한 원형 결함은 이후의 HCl 처리후에도 제거되지 않고, 베리드 폴리실리콘막 상부에 폴리실리콘막을 증착한 후에도 남게되어 반도체 장치의 동작 특성을 저하시키는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 HF 세정후에 NH4OH 처리하므로서 베리드 폴리실리콘막 표면에 발생하는 결함을 제거하는 반도체 장치의 베리드 폴리실리콘막 세정방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체 장치의 폴리실리콘막 세정방법에 있어서, HF 용액을 이용하여 세정하는 단계와, NH4OH 용액을 이용하여 세정하는 단계, 및 HCl 용액을 이용하여 세정하는 단계를 포함하여 이루어진다.
이하, 본 발명에 따른 베리드 폴리실리콘막 세정방법의 일실시예를 상술한다.
먼저, 베리드 폴리실리콘막을 HF 용액 처리한다. HF는 산화막의 에천트로서 H2SO4의 유기물 제거 역할도 어느정도 수행하게 되고, 또한 이후의 세정 단계에서 유기물 제거 효과를 얻을 수 있으므로 H2SO4처리를 하지 않고 곧바로 HF 처리한다. 이때, 이러한 HF 처리에 의해 베리드 폴리실리콘막 표면에 원형 결함이 발생하게 된다.
다음으로, NH4OH 용액 처리한다. NH4OH는 약간의 폴리실리콘막 및 산화막 식각 효과가 있으며, 경유기물(Light Organic)과 파티클 등을 제거하는 효과가 있다. 특히, 본 발명에서는 NH4OH가 약간의 베리드 폴리실리콘막 표면을 식각하는 효과에 의해, HF 처리에 의한 원형 결함을 제거할 수 있게 되는 것이다. 이때, NH4OH 용액은 NH4OH : H2O2: 순수의 조성비를 1 : 2 : 10 으로하여 사용한다.
끝으로, HCl 용액 처리하여 금속 오염물 등을 제거함으로써 반도체 장치의 베리드 폴리실리콘막 세정 공정을 완료하게 된다.
상기와 같이 본 발명은 반도체 장치 제조시 베리드 폴리실리콘막 세정 공정에서 발생하는 원형 결함 등을 효과적으로 제거하므로서 반도체 장치의 동작 특성을 개선하고, 제조 공정상의 수율을 향상시키는 효과가 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나기 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (3)

  1. 반도체 장치 제조방법에 있어서, HF 용액을 이용하여 세정하는 단계와, NH4OH 용액을 이용하여 세정하는 단계, 및 HCl 용액을 이용하여 세정하는 단계를 포함하여 이루어진 반도체 장치의 폴리실리콘막 세정방법.
  2. 제1항에 있어서, 상기 HF 처리하는 단계전에 H2SO4처리하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 폴리실리콘막 세정방법.
  3. 제1항 또는 제2항에 있어서, 상기 NH4OH 용액을 이용하여 세정하는 단계는 NH4OH : H2O2: 순수의 조성비를 1 : 2 : 10 인 용액을 이용하여 세정하는 단계인 것을 특징으로 하는 반도체 장치의 폴리실리콘막 세정방법.
KR1019960023659A 1996-06-25 1996-06-25 반도체 장치의 폴리실리콘막 세정방법 KR100196508B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960023659A KR100196508B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 폴리실리콘막 세정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960023659A KR100196508B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 폴리실리콘막 세정방법

Publications (2)

Publication Number Publication Date
KR980005901A KR980005901A (ko) 1998-03-30
KR100196508B1 true KR100196508B1 (ko) 1999-06-15

Family

ID=19463372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023659A KR100196508B1 (ko) 1996-06-25 1996-06-25 반도체 장치의 폴리실리콘막 세정방법

Country Status (1)

Country Link
KR (1) KR100196508B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409324A (zh) * 2014-11-12 2015-03-11 吉林华微电子股份有限公司 能够避免沾污的多晶硅磷掺杂后处理清洗方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977264B1 (ko) * 2010-02-17 2010-08-23 서도석 한지가 입혀진 황토를 이용한 나무 액자 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409324A (zh) * 2014-11-12 2015-03-11 吉林华微电子股份有限公司 能够避免沾污的多晶硅磷掺杂后处理清洗方法

Also Published As

Publication number Publication date
KR980005901A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US20020166572A1 (en) Method for cleaning a semiconductor wafer
KR100207469B1 (ko) 반도체기판의 세정액 및 이를 사용하는 세정방법
KR100196508B1 (ko) 반도체 장치의 폴리실리콘막 세정방법
US6077776A (en) Polysilicon residue free process by thermal treatment
JP4559565B2 (ja) 金属配線の形成方法
EP1132951A1 (en) Process of cleaning silicon prior to formation of the gate oxide
US6423646B1 (en) Method for removing etch-induced polymer film and damaged silicon layer from a silicon surface
KR19980066691A (ko) 반도체 기판의 세정방법
KR100219071B1 (ko) 반도체 웨이퍼 세정 방법
KR950001904A (ko) 게이트전극 형성방법
KR100906043B1 (ko) 반도체 소자의 세정 방법
KR100543015B1 (ko) 박막트랜지스터 및 그의 제조 방법
KR100199373B1 (ko) 웨이퍼 세정방법
KR0171983B1 (ko) 웨이퍼 세정 방법
KR100228372B1 (ko) 실리콘 표면이 노출된 웨이퍼 세정 방법
KR0150668B1 (ko) 반도체 소자 제조방법
KR100779399B1 (ko) 반도체 소자의 제조방법
CN112151354A (zh) 一种多晶硅薄膜表面处理方法
JPH0684865A (ja) 半導体装置の乾式清浄化方法
KR20050112035A (ko) 박막트랜지스터의 제조 방법
KR0172717B1 (ko) 반도체 기판의 세정방법
KR0168208B1 (ko) 다중합체 제거방법
JP4609616B2 (ja) 半導体装置用洗浄剤
TW473856B (en) Method for reducing particle contamination by controlling the polarity on the surface of wafer
KR940002738B1 (ko) 반도체기판의 표면세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee