KR100196043B1

KR100196043B1 - 액정표시 디바이스 및 그 제조방법

Info

Publication number: KR100196043B1
Application number: KR1019950016756A
Authority: KR
Inventors: 마사미쓰 기시가미
Original assignee: 가시오 가즈오; 가시오게산키 가부시키가이샤
Priority date: 1994-06-21
Filing date: 1995-06-21
Publication date: 1999-06-15
Also published as: US5689352A; CN1121185A; MY112462A; CN1065635C; JP2753549B2; KR960001838A; JPH086056A

Abstract

기판의 디바이스 형성역역에 있어서 표시부분에 다수의 표시소자를 설치하고, 각각의 이 표시소자에 접속된 다수의 도전배선을 기판의 표시부분에서 디바이스 형성영역에 있어서 돌출부분을 통과하여 비디바이스 형성영역에 연장하여 설치하고, 또한 각각의 이 도전배선에 공통하여 접속된 공통 배선을 기판의 비디바이스 형성영역에 설치한다.

그리고 기판의 표시부분에 배향막을 설치한 후, 러빙에 의해 배향막에 배향처리를 실시한다.

이 배향처리시에 기판에 정전기가 발생해도 각 도전 배선이 비디바이스 형성영역에 설치된 공통배선에 의해 접속되어 이에 의해 각 도전배선이 등전위에 지켜지므로 정전기에 의해 도전배선 및 배향막이 파괴되지는 않는다.

Description

액정표시 디바이스 및 그 제조방법

제1도는 본 발명의 액정표시 디바이스의 제조과정에 있어서 베이스 가판상의 배선 상태를 도시하는 도면.

제2도는 제1도의 베이스기판에 봉입재를 개재하여 상측의 투명기판을 접합시킨 상태를 도시하는 도면.

제3도는 제2도의 베이스기판을 디바이스 형성역역의 경계에서 절단하여 얻어진 액정표시패널을 도시하는 도면.

제4도는 제3도의 액정표시 패널에 반도체 칩 및 가요성 배선기판을 부착하여 되는 액정표시 디바이스를 도시하는 도면.

제5도(a)는 하변측의 반도체 칩 탑재영역에 탑재되는 반도체 칩의 하면도.

제5도(b)는 우변측의 반도체 칩 탑재영역에 탑재되는 반도체 칩의 하면도.

제6도는 종래의 액정표시 디바이스를 도시하는 도면.

제7도는 제6도의 액정표시 디바이스의 제조과정에 있어서 베이스기판상의 배선상태를 도시하는 도면.

* 도면의 주요부분에 대한 부호의 설명

5 : 제1기판 6 : 제2기판

7 : 봉입재 8 : 표시부분

9, 10 : 돌출 부분 21 : 디바이스 형성역역

22 : 비디바이스 형성영역 30, 31 : 도전배선

34, 35 : 공통배선 41, 42 : 구동소자

50 : 배선기판

본 발명은 액정표시 디바이스 및 그 제조방법에 관한 것이다.

액정표시 디바이스는 일반적으로 서로 대향하는 면 각각의 표시부분에 투명전극 및 배향막을 형성한 2매의 투명기판을 틀형상의 봉입재를 통하여 접합하고, 이 2매의 투명기판과 봉입재로 둘러싸인 표시 부분과 대응하는 액정봉입공간내에 액정을 봉입한 구조로 되어 있다. 이러한 액정표시 디바이스에서는 한쪽의 투명기판의 일면에 ITO(indium tin oxide)로 구성되는 투명 전극을 구비한 표시소자와 이 표시소자에 접속된 도전배선을 형성하고, 이어서 표시소자가 형성된 표시부분에 폴리이미드수지등으로 구성되는 배향막을 형성하고, 이후, 투명기판을 러빙 스테이지상에 배치하고, 이 상태에서 배향막의 표면을 러빙포로 일정방향으로 마찰함으로써 배향막의 표면에 배향처리를 실시하고 있다.

그러나 이러한 액정표시 디바이스의 제조에서는 배향처리일 때 배향막의 표면에 마찰에 의한 정전기가 발생하는 일이 많다. 이러한 경우에는 도전배선마다에 대전하는 전하량이 달라지면 도전배선간에서 전위차가 발생하고 인접하는 도전배선간에서 방전이 생기고, 도전 배선이 파괴되어 단선이 생기거나 도전배선간에 위치하는 배향막이 파괴되거나 하는 일이 있다.

이러한 것 때문에 종래에는 정전기대책을 꾀한 액정표시 디바이스의 제조방법이 검토되고 개발되어 있다. 제6도는 그 제조방법에 의해 제조된 액정표시 디바이스의 일례를 나타낸 것이며, 제7도는 그 제조방법에 있어서 적용되는 배선구조의 일부를 나타낸 것이다. 이 액정표시 디바이스에서는 액정표시패널(1), 두 개의 반도체 칩(구동회로소자)(2, 3) 및 가요성 배선기판(4)등을 구비하고 있다.

액정표시패널(1)은 서로 대향하는 면에 각각 도시하지 않는 투명 전극 및 배향막이 형성된 2매의 투명기판(5, 6)을 틀형상의 봉입재(7)를 개재하여 접합하고, 양기판(5, 6)과 봉입재(7)에 의해 둘러싸인 액정봉입공간내에 도시하지 않는 액정을 봉입한 구조로 되어 있다. 여기에서 하측의 기판(6)의 표시부분에는 표시소자로서 투명전극을 구비한 TFT(박막트랜지스터)가 설치되어있다. 액정표시패널(1)의 하측의 투명기판(6)에는 표시소자가 형성되는 표시부분(8)이 설치되어 있음과 동시에 그 하변 및 우변이 상측의 투명기판(5)의 각각 대응하는 단부에서 돌출된 돌출부분(9, 10)이 형성되어 있다. 이 돌출부분(9, 10)의 상면에는 제7도에 도시하는 바와 같이 반도체 칩 탑재영역(11, 12)이 설치되고 표시부분(8)의 표시소자에 접속되는 반도체 칩 출력용 도전배선(13, 14)이 표시부분(8)에서 각 반도체 칩 탑재영역(11, 12)에 이어설치되어 있음과 동시에 반도체 칩 입력용 도전배선(15, 16)이 각 반도체 칩 탑재영역(11, 12)에서 표시부분(8)과 반대측의 단부에 이어 설치되어 있다. 또, 하측의 기판(6)의 상변부 및 좌변부에는 도전배선(13,14)에 각각 접속된 정진기 대책용 배선(17,18)이 표시부분(8)에서 각 단부에 걸쳐서 이어설치되어있다.

한편, 반도체 칩(2, 3)의 하면에는 구동신호를 출력하는 출력용 범프(bump) 전극(도시없음)이 길이방향의 일변에 따라 배열 형성되어 있음과 동시에 제어신호나 전원 등이 입력하는 입력용 범프 전극이 길이 방향의 다른변에 따라 배열형성되어있다. 그리고 각 반도체 칩(2, 3)은 각각 하측의 기판(6)의 돌출부분(9, 10)의 각 반도체 칩 탑재영역(11, 12)에 탑재되어 있다. 이 경우, 각 출력용 범프 전극 및 각 입력용 범프 전극은 이방도전성 접착제 등을 통하여 각 반도체 칩 탑재영역(11, 12)내의 각 도전배선(13, 14) 및 각 도전배선(15, 16)과 도전접속되어 있다.

가요성 배선기판(4)은 거의 L자형상으로 형성된 필름이며, 그 하면에는 제어신호나 전원 등을 전달하는 접속배선(19)이 형성되어 있다. 그리고 가요성 배선기판(4)은 각 단부가 액정표시패널(1)의 하측의 투명기판(6)의 돌출부분(9, 10)의 단부에 대응하고, 또 접속배선(19)의 각 선단부가 이방도전성 접착제 등을 통하여 돌출부분(9, 10)의 각 도전배선(15, 16)과 도전접속되어 있음과 동시에 접속배선(19)의 타단부가 도시하지 않는 제어회로기판의 접속배선에 접속배선되도록 되어 있다.

그런데 이러한 종래의 액정표시 디바이스를 제조하는 경우에는 한번에 복수개의 액정표시패널(1)을 제조하기 위해 우선 하나의 투명한 베이스기판(20)에 복수개의 디바이스 형성영역(하측의 투명기판(6)에 상당하는 영역)(21)을 설치하고, 이 디바이스 형성역역(21)의 표시부분(8)에 표시소자를 형성하고 또, 표시부분(8)의 외측에 있어서 디바이스 형성영역(21)에 도전배선(13, 14), 도전배선(15, 16)을 형성함과 동시에 디바이스 형성영역(21) 및 디바이스 형성영역에 정전기대책용 배선(17, 18)을 형성하고, 비디바이스 형성영역(22)에 정전기대책용 배선(17, 18)에 접속된 공통배선(23, 24)을 형성한다. 다음에, 디바이스 형성영역(21)내의 표시부분(8)에 배향막을 형성한다. 이후, 베이스기판(20)을 러빙스테이지상에 배치하고, 이 상태에서 배향막의 표면에 배향처리를 실시한다. 그리고 각 디바이스 형성영역(21)의 각 표시부분(8)에 대응하는 개소에 틀형상의 봉입재(7)를 통하여 상측의 투명기판(5)를 접합시킨 후, 베이스기판(20)을 디바이스 형성영역(21)과 비디바이스 형성영역(22)과의 경계에서 절단하고, 정전기대책용배선(17, 18)과 공통배선(23, 24)의 사이를 절단하고 있다.

그러나, 종래의 이러한 액정표시 디바이스에서는 하측의 기판(6)의 상변 및 좌변에 형성된 정전기대책용 배선(17, 18)이 봉입재(7)의 외측에 위치하고 또 이들 외측 부분의 상하의 기판(5, 6)이 봉입재(7)에 의해 틈(갭)을 갖고 중합하고 있기 때문에 이들 단부의 틈에 도전성입자나 물 등의 이물이 침입하기 쉽고, 더구나 침입한 이물은 이들 단부간에 있어서 상하의 투명기판(5, 6)간에 끼어서 간단히 제거할 수 없기 때문에 침입한 이물에 의해 서로 인접하는 정전기대책용배선(17, 18)끼리 단락하는 일이 있다는 문제가 있다.

본 발명은 상술한 상황을 감안하여 이루어진 것이며, 이물에 의해 정전대책용 배선끼리 단락하지 않는 액정표시 디바이스 및 그 제조방법을 제공하는 것이다.

본 발명의 액정표시 디바이스는, 제1기판과, 상기 제1기판에 대향배치되고 상기 제1기판에 덮인 표시부분과 상기 제1기판의 단부에서 돌출된 돌출부분을 갖는 제2기판과, 상기 제2기판의 표시부분에 설치된 다수의 표시소자와, 각각의 상기 표시소자에 접속되고 상기 제2기판의 표시부분에서 돌출부분의 단부에 연장하여 설치된 다수의 도전배선과, 상기 제2기판의 돌출부분상에 설치되고 그 전극이 상기 도전배선에 접속된 구동소자와, 상기 제1기판과 상기 제2기판의 사이에 개재된 액정, 으로 구성되는 것이다.

또, 본 발명의 액정표시 디바이스의 제조방법은 이하의 공정으로 구성되는 것이다.

제1기판과 제2기판을 준비하는 공정, 여기에서 제2기판은 표시부분과 돌출부분으로 구성되는 디바이스 형성영역과 비디바이스 형성영역으로 나누어져 있는, 상기 제2기판의 표시부분에 다수의 표시소자를 설치하는 공정, 각각의 상기 표시소자에 접속된 다수의 도전배선을 상기 제2기판에 있어서 상기 디바이스 형성영역의 표시부분에서 돌출부분을 통과하여 상기 비디바이스 형성영역에 연장한 상태로 상기 제2기판에 설치하는 공정, 각각의 상기 도전배선에 접속된 공통배선을 상기 제2기판의 비디바이스 영역에 설치하는 공정, 상기 제2기판의 표시부분에 배향막을 설치하는 공정, 상기 배향막에 배향처리를 실시하는 공정, 상기 제1기판과 상기 제2기판중 적어도 한쪽의 기판에 틀형상의 봉입재를 설치하는 공정, 상기 제1기판과 상기 제2기판을 상기 봉입재를 개재하여 접합시키는 공정, 여기에서 이에 의해 상기 제2기판의 표시부분이 상기 봉입재에 의해 둘러싸이고, 상기 제1기판을 상기 봉입재의 주위의 외측에 따라 절단하는 공정, 상기 제2기판을 상기 디바이스 형성영역과 상기 비디바이스 형성영역과의 경계선에 따라 절단하는 공정, 여기에서 이에 의해 상기 제2기판의 돌출부분이 상기 제1기판의 단부에서 돌출하는, 상기 봉입재의 내측에 액정을 주입하는 공정.

우선 제1도에 도시하는 바와 같이 유리 혹은 합성수지 등의 투명한 재료로 구성되는 베이스기판(20)을 준비한다. 이 베이스기판(20)에는 복수개의 디바이스 형성영역(동도면에서도 하나만을 도시한다(21) 및 비디바이스 형성영역(22)이 설치되어 있다. 디바이스 형성영역(21)에는 표시부분(8) 및 그 하변측 및 우변측에 반도체 칩 탑재영역(11, 12)이 설치되어 있다. 표시부분(8)에는 표시소자로서 각각 ITO(indium tin oxide)로 구성되는 투명전극을 구비한 TFT(박막 트랜지스터)가 각 화소에 대응하여 설치되어 있다.

디바이스 형성영역(21)내에는 표시부분(8)의 표시소자에 각각 접속되고 또, 반도체 칩 탑재 영역(11, 12)내를 가로로 잘라 표시부분(8)과 반대측으로 향하여 이어져 형성된 반도체 칩 출력용 도전배선(30, 31)이 형성되어 있다. 이 경우, 하변측의 도전배선(30)은 반도체 칩 탑재영역(11)내에 좌우방향으로 배열되어 있다. 우변측의 도전배선(31)은 반도체 칩 탑재영역(12)내에 상하 방향으로 배열되어 있다.

또, 디바이스 형성영역(21) 내에는 반도체 칩 입력용 도전배선(32, 33)이 반도체 칩 탑재영역(11, 12)내의 각 단부에서 이어나와 디바이스 형성영역(21)의 우변하부의 소정개소에 모여져 형성되어 있다. 즉, 하변측의 입력용 배선(32)은 반도체 칩 탑재영역(11)내의 우단부에서 우측으로 향하여 이어져 있다. 우변측의 입력용배선(33)은 반도체 칩 탑재영역(12)내의 하단부에서 하방으로 향하여 이어져 있다.

또, 비디바이스 형성영역(22)에는 도전배선(30, 31)에 접속된 공통배선(34, 35)가 디바이스 형성영역(21)의 하변 및 우변에 따라 형성되어 있다. 또, 출력용도전배선(30, 31)과 입력용도전배선(32, 33)과 공통배선(34, 35)은 동시에 형성된다.

다음에 베이스기판(20)의 표시부분(8)에 대응하는 개소에 폴리이미드 등으로 구성되는 배향막(도시없음)을 형성한다. 다음에 베이스기판(20)을 러빙스테이지상에 배치하고, 이 상태에서 배향막의 표면을 러빙포로 일정방향으로 마찰하여 배향처리한다. 이 때 배향막의 표면에 마찰에 의한 정전기가 발생하고, 각각의 도전배선(30, 31) 마다에 대전하는 전하량이 달라도, 모든 도전배선(30, 31)이 공통배선(34, 35)에 접속되어 있으므로 공통배선(34, 35)에 전하가 빠르게 이동함으로써 모든 도전배선(30, 31)이 동(同)전위로 유지되게 된다. 이 결과, 인접하는 도전배선(30, 31)간에서 방전이 생기지 않고 도전배선(30, 31)에 단선이 생기거나 도전배선(30, 31)간의 배향막이 파괴되거나 하는 것을 방지할 수 있다. 이 경우, 공통배선(34, 35)을 접지해두면 발생한 전하가 신속히 흐르므로 효과적으로 제전할 수 있고, 정전파괴의 발생을 더한층 방지할 수 있다.

다음에 제2도에 도시하는 바와 같이 베이스기판(20)상의 표시부분(8)의 둘레에 에폭시 수지 등으로 구성되는 틀형상의 봉입재(7)를 형성하고, 이 봉입재(7)를 통하여 상측의 투명기판(5)을 부착하고, 기판(5)을 봉입재(7)의 주위의 외측에서 절단하고, 기판(5)에 있어서 봉입재(7)의 외측의 부분을 제거한다. 이에 의해 베이스기판(20)의 표시부분(8)이 기판(5)에 의해 덮이게 된다. 이 상측의 투명기판(5)의 하면에는 전면 베타패터의 투명전극 및 배향막(모두 도시없음)이 표시부분(8)에 대응하여 형성되어 있다.

다음에 베이스기판(20)을 제1도 및 제2도에 도시하는 디바이스 형성영역(21)의 경계선에 따라 절단한다. 그후, 액정을 봉입재(7)의 내측에 주입한다. 그러면 제3도에 도시하는 바와 같은 단체의 액정 표시패널(40)이 복수개 얻어진다. 이렇게 하여 얻어진 액정표시패널(40)에서는 베이스기판(20)이 디바이스 형성영역(21)과 비디바이스 형성영역(22)과의 경계에서 절단됨으로써 베이스기판(20)이 하측의 투명기판(6)이 됨과 동시에 베이스기판(20)이 도전배선(30, 31)과 공통배선(34, 35)과의 사이에서 절단되기 때문에 제3도에 도시하는 바와 같이 각 도전배선(30, 31)은 공통배선(34, 35)에서 각각 분리하고, 인접하는 도전배선(30, 31)끼리 도통하지 않는 상태가 된다. 또, 이 액정표시패널(40)에서는 하측의 투명기판(6)의 하변 및 우변의 각 돌출부분(9, 10)이 상측의 투명기판(5)의 하변 및 우변에서 돌출하고 이 돌출부분(9, 10)상에 설치된 반도체 칩 탑재영역(11, 12)이 노출되어 있다.

다음에 하측의 투명기판(6)의 돌출부분(9, 10)상의 반도체 칩 탑재 영역(11, 12)상에 각각 반도체 칩 구동소자(41, 42)를 탑재한다. 이들 구동소자(41, 42)는 표시소자를 구동하기 위한 것이다. 이 경우, 하변측의 반도체 칩 탑재영역(11)에 탑재되는 한쪽의 구동소자(41)의 하면에는 제5도(a)에 도시하는 바와 같이 출력용 범프 전극(43)이 배열형성되어 있다. 구동소자(41)의 하면의 좌단부에는 입력용 범프전극(44)이 배열형성되어 있다. 그리고 이 구동소자(41)을 반도체 칩 탑재영역(11)에 탑재할 때에는 천지를 반전함과 동시에 좌우도 반전시킨후, 범프 전극(43)을 반도체 칩 탑재영역(11)내의 도전배선(30)에 대응시킴과 동시에 범프전극(44)을 반도체 칩 탑재영역(11)내의 도전배선(32)에 대응시키고, 이 상태에서 이방도전성접착제(도시없음)를 통하여 접합한다.

또, 우변측의 반도체 칩 탑재영역(12)에 탑재되는 다른쪽의 반도체 칩(42)의 하면에는 제5도(b)에 도시하는 바와 같이 출력용 범프전극(45)이 배열형성되어 있다. 반도체 칩(42)의 하면의 우단부에는 입력용 범프전극(46)이 배열형성되어 있다. 그리고 이 반도체 칩(42)을 반도체 칩 탑재영역(12)에 탑재할 때에는 상기와 마찬가지로 천지를 반전시킴과 동시에 좌우를 반전시킨 후, 범프 전극(45)을 반도체 칩 탑재영역(12)내의 도전배선(31)에 대응시킴과 동시에 범프전극(46)을 반도체 칩 탑재영역(12)내의 도전배선(33)에 대응시키고 이상태에서 이방도전성 접착제(도시없음)를 개재하여 접합한다.

다음에 제4도에 도시하는 바와 같이 하측의 투명기판(6)의 우단하부의 소정개소에 모인 각 도전배선(32, 33)의 단부에 가요성 배선기판(50)의 접속배선(51)의 일단부를 이방도전성 접착제를 개재하여 접속한다. 이 경우, 가요성 배선기판(50)은 거의 띠형상으로 형성된 필름이며, 그 하면에는 제어신호나 전원 등을 전달하는 접속배선(51)이 거의 평행으로 형성되어 있다. 그리고 접속배선(51)의 타단부는 도시하지 않는 제어회로기판의 접속배선에 접속되어 있다. 이 결과, 투명기판(6)에 직접 구동소자(41, 42)가 탑재된 액정표시 디바이스가 얻어진다.

또, 상기 실시예에서, 봉입재(7)는 베이스기판(20)상에 형성했지만 기판(5)상에 형성해도 좋고, 또, 베이스기판(20)과 기판(5)의 양방에 형성해도 좋다.

이러한 액정표시 디바이스에서는 표시부분(8)의 표시소자에 접속된 도전배선(30, 31)이 반도체 칩 탑재영역(11, 12)내를 가로로 잘라 표시부분(8)과 반대측에 이어져 형성되어 있으므로 도전배선(30, 31)을 정전기 대책용 배선으로서 사용할 수 있음과 동시에 도전배선(30, 31)이 상하의 투명가판(5, 6)의 서로 겹치는 단부 즉, 투명기판(5, 6)의 상변 및 좌변에 설치되어 있지 않기 때문에 도전배선(30, 31)상에 이물이 존재해도 그 이물은 상하의 투명기판(5, 6)의 사이에 끼워져 있지 않기 때문에 용이하게 제거할 수 있고, 출력용배선(30, 31)을 정전기대책용 배선으로서 사용해도 종래와 같은 이물에 의해 서로 인접하는 출력용 배선(30, 31)끼리 단락하는 일이 없다.

또, 이 액정표시 디바이스에서는 두 개의 구동소자(41, 42)의 각 입력용 범프전극(44, 46)이 접속되는 도전배선(32, 33)이 각 반도체 칩탑재영역(11, 12)의 단부에서 이어나와 하측의 투명기판(6)의 우변하부의 소정개소에 모여져 있으므로 가요성 배선기판(50)을 1개소에서 접합하면 되고, 가요성 배선기판(50)의 접속작업이 용이하게 되고 더구나 가요성 배선기판(50)을 종래와 같은 거의 L자형으로 형성할 필요는 없고 띠 형상으로 형성하면 되므로 형상이 간단하며 간단히 제작할 수 있다.

이상, 상세히 설명한 바와 같이 본발명에 의하면 연장된 도전배선이 상하의 투명기판의 서로 겹치는 단부에 설치되어 있지 않기 때문에 도전배선상의 도전성의 이물은 용이하게 제거되게 되고 인접하는 도전배선이 단락하는 일이 없다.

Claims

제1기판(5)과, 상기 제1기판(5)에 대향배치되고, 상기 제1기판(5)에 덮인 표시부분(8)과, 상기 제1기판(5)의 단부로부터 돌출되어 구동소자탑재영역(11, 12)을 갖는 돌출부분(9, 10)을 구비하는 제2기판(6)과, 상기 제1기판(5)과 상기 제2기판(6)의 표시부분(8)에 개재된 액정과, 상기 제2기판(6)상에 형성되어 상기 제2기판(6)의 표시부분(8)으로부터 상기 구동소자탑재영역(11, 12)내를 가로 질러서 상기 돌출부분(9, 10)의 단부까지 연장하여 설치된 다수의 출력용 도전배선(30, 31)과, 상기 구동소자탑재영역(11, 12)의 일단측으로부터 상기 제2기판(6)의 돌출부분(9, 10)을 따라서 배선된 입력용 도전배선(32, 33)과, 상기 제2기판(6)의 돌출부분(9, 10)에 설치되고, 그 전극이 상기 입/출력용 도전배선(32, 33, 30, 31)에 접속된 구동소자(41, 42)로 이루어지는 것을 특징으로 하는 액정표시 디바이스.
제1항에 있어서, 상기 입력용 도전배선(32, 33)은 상기 구동소자탑재영역(11, 12)의 일단측의 짧은 변을 포함하는 적어도 2변에 설치되어 있는 것을 특징으로 하는 액정표시 디바이스.
제2항에 있어서, 상기 입력용 도전배선(32, 33)은 상기 제2기판(6)의 인접하는 2변의 코너부에 집합되고, 상기 출력용 도전배선(30, 31)과는 교차되는 부분이 없는 것을 특징으로 하는 액정표시 디바이스.
제1항에 있어서, 상기 구동소자(41, 42)는 긴 변이 상기 제1기판(5)의 단부에 평행하게 배치된 대략 직사각형의 평면형상이며, 상기 제1기판(5)의 표시부분(8)측의 긴 변측에 상기 출력용 도전배선(30, 31)에 접속되는 출력용 전극(43, 45)이 복수열로 형성되어 있는 것을 특징으로 하는 액정표시디바이스.
디바이스형성영역(21)과 비디바이스형성영역(22)을 갖는 제2기판(20)을 준비하는 공정, 상기 제2기판(20)의 상기 디바이스 형성영역(21)내에 표시부분(8) 및 구동소자탑재영역(11, 12)을 책정하고, 상기 표시부분(8)으로부터 상기 구동소자 탑재영역(11, 12)내를 가로 질러서 상기 비디바이스형성영역(22)내에 연장돌출되는 다수의 출력용 도전배선(30, 31)을 설치하는 동시에 상기 비디바이스형성영역(22)내에서 상기 다수의 출력용 도전배선(30, 31)을 공통배선(34, 35)으로 접속하는 공정, 상기 제2기판(20)의 표시부분(8)에 배향막을 설치하여 상기 배향막에 배향처리를 실시하는 공정, 대항전극상에 배향처리가 실시된 배향막을 갖는 제1기판(5)을 시일재(7)를 통하여 상기 제2기판(20)에 서로 붙이는 공정, 상기 구동소자탑재영역(11, 12)이 상기 제1기판(5)으로부터 노출되도록 상기 제1기판(5)을 절단하는 동시에 상기 제2기판(20)을 상기 디바이스형성영역(21)과 상기 비디바이스형성영역(22)의 경계선을 따라서 절단하고, 상기 다수의 출력용 도전배선(30, 31)을 상기 공통배선(34, 35)으로부터 분리하고, 또한 상기 제1기판(5)과 상기 제2기판(20)이 대향하는 상기 시일재(7)의 내측에 액정을 주입하는 공정으로 구성되는 것을 특징으로 하는 액정표시디바이스의 제조방법.
제5항에 있어서, 상기 제2기판(20)의 상기 디바이스형성영역(21)내에 상기 출력용 도전배선(30, 31)를 형성할 때에 상기 구동소자탑재영역(11, 12)의 일단측으로부터 상기 제2기판(20)의 돌출부분(9, 10)을 따라서 배선된 입력용 도전배선(32, 33)을 형성하는 공정을 포함하는 것을 특징으로 하는 액정표시디바이스의 제조방법.
제6항에 있어서, 상기 입력용 도전배선(32, 33)은 상기 제2기판(20)의 인접하는 2변의 코너부에 집합되고, 상기 출력용 도전배선(30, 31)과는 교차되는 부분이 없도록 형성되는 것을 특징으로 하는 액정디바이스의 제조방법.
제5항에 있어서, 상기 제2기판(20)의 표시부분(8)에 형성된 배향막에 배향처리를 실시하는 공정은 상기 공통배선(34,35)을 접지한 상태에서 실시하는 것을 특징으로 하는 액정표시디바이스의 제조방법.