KR100195249B1 - 반도체 칩상의 신호선 차폐방법 - Google Patents

Abstract

본 발명에 따른 반도체칩상의 신호선 차폐방법이 개시된다. 피 마이너스형의 기판 위에 성장된 엔 플러스형의 에피텍셜층 위에 형성된 피 플러스형의 아이솔레이션층상에 제1산화절연층을 공정하고, 상기 제1산화절연층 위에 금속 신호선을 설치함과 동시에 상기 제1산화절연층에 콘택을 형성하여 접지된 제1금속차폐선을 설치하고, 상기 금속 신호선과 상기 제1금속차폐선을 제2산화절연층으로 절연하고, 상기 제2산화절연층에 콘택을 형성하여 접지된 제2금속차폐선을 설치하고, 상기 제2금속차폐선을 제3산화절연층으로 절연하여 형성된 반도체칩상의 신호선 차폐방법에 있어서, 상기 피 플러스형의 절연층과 상기 제1산화절연층 사이에 상기 금속 신호선의 아래 방향으로 방사되는 신호를 차폐하기 위한 트랜지스터의 확산층을 형성하는 것을 특징으로 한다.

따라서, 상술한 바와 같이, 본 발명에 의하면 금속 신호선의 좌우 방향 및 윗 방향 뿐만 아니라 아래 방향으로 방사되는 신호까지 차폐함으로써 노이즈에 민감한 신호선을 보호할 수 있으며, 특히 외부에서 유입되는 신호에 의한 영향을 적게 받는 효과를 갖는다.

Description

반도체 칩상의 신호선 차폐방법

본 발명은 반도체칩(Chip)상에서 신호선 차폐(Signal line shielding)방법에 관한 것으로, 더욱 상세하게는 금속 신호선의 좌우 방향 및 윗 방향 뿐만 아니라 아래 방향으로 방사되는 신호를 차폐하기 위한 신호선 차폐방법에 관한 것이다. 집적회로(Integrated Circuit) 공정중에 금속배선이 있는데, 이는 실리콘 내부의 각 소자(트랜지스터, 저항, 콘덴서등)의 접점을 형성하고 이들 소자를 상호 연결하여 회로를 구성하며, 또 집적회로로부터 외부와의 연결을 위한 접점의 세 가지 기본 역할을 한다. 즉 금속배선을 따라 신호가 전달되므로 각 금속선(Metal line)은 신호선(Signal line)이 된다. 이러한 신호들간의 상호간섭으로 인한 노이즈 방지를 위해서는 신호선을 차폐(Shielding)해야 하며, 이를 위해 여러가지 차폐방법이 사용되어 왔다.

종래의 신호선 차폐방법중 가장 통상적인 것은, 서로 인접하고 있는 신호선을 최소 설계규칙(Design rule)보다 멀리 띄우는 것이다. 이 방법은 간단하다고 하는 장점은 있으나 충분한 효과를 거둘 수 없다.

도 1은 종래의 신호선 차폐방법에 의한 반도체칩의 구조를 나타내는 도면이다. 도 1에 있어서, 참조부호 100은 금속 신호선(Metal signal line), 102는 제1금속차폐선(Metal 1 shielding line), 104는 제2금속차폐선(Metal 2 shielding line), 106은 제1산화절연층(Oxide isolation layer 1), 108은 제2산화절연층(Oxide isolation layer 2), 110은 제3산화절연층(Oxide isolation layer 3), 112는 엔 형의 에피텍셜층(N type epitaxial layer), 114는 피 플러스형의 아이솔레이션층(P+type Isolation layer), 116은 차폐선(Shielding line)을 각각 나타낸다. 피 마이너스형의 기판은 그 위에서 반도체 공정이 이루어지며 피형 실리콘 웨이퍼(Wafer)로 만들어진다. 엔 형의 에피텍셜층(112)은 트랜지스터가 아주 높은 전압에서도 동작할 수 있도록 기판 위에 적당한 불순물과 반도체를 포함하고 있는 증기를 보내어 비저항이 큰 층을 적당히 성장시켜 만든 층이다. 피 플러스형의 아이솔레이션층(114)은 엔형의 에피텍셜층(112)의 표면에 산화막을 입힌후 사진부식(Photo etching)으로 구멍을 뚫고 피 플러스(P+)의 확산(Diffusion)을 한 것인데, 이는 기판상에서 소자 사이를 분리하여 전기적으로 절연하기 위한 층이다. 산화절연층(106, 108, 110)은 금속 신호선(100)과 금속 차폐선(102, 104)을 절연하기 위한 층이다. 금속 신호선(100)과 금속 차폐선(102, 104)은 알미늄이나 그의 합금을 진공 증착과 사진부식을 하여 설치한다. 금속 차폐선(102, 104)은 금속 신호선(100)에서 나오는 신호를 차폐하는 역할을 하며 차폐효과를 높이기 위해 그라운드에 연결(접지)되어 있다. 차폐선(116)은 실제의 선이 아니라 그 선 안에서 금속 신호선(100)으로부터 나오는 신호가 차단되어 진다는 의미이며 그라운드에 연결된 상태이다.

도 1에 도시된 바와 같이 종래의 신호선 차폐방법은, 먼저 피 마이너스형의 기판위에 엔형의 에피텍셜층(112)을 형성하고, 에피텍셜층(112)위에 피 플러스형의 아이솔레이션층(114)을 형성하고, 에피텍셜층(112)과 아이솔레이션층(114)위에 제1산화절연층(106)으로 절연한다. 다음에 제1산화절연층(106) 위에 금속 신호선(100)을 설치함과 동시에 콘택(Contact)을 형성하여 제1금속차폐선(102)을 설치하고, 금속 신호선(100)과 제1금속차폐선(102)을 제2산화절연층(108)으로 절연한다. 마지막으로 제2산화절연층(108) 위에 콘택을 형성하여 제1금속차폐선(102)과 연결한 상태에서 제2금속차폐선(104)을 설치하고, 제2금속차폐선(104)을 제3산화절연층(110)으로 절연한다.

도 1에 도시된 종래의 신호선 차폐방법은 금속 신호선(100)의 좌우 방향 및 윗 방향으로 방사되는 신호는 제1금속차폐선(102)과 제2금속차폐선(104)을 이용하여 차폐할 수 있으나, 금속신호선(100)의 아래 방향으로 방사되는 신호를 차폐할 수 없는 문제점이 있다. 따라서 노이즈에 민감한 신호선을 보호하는데 미흡하고, 클록(clock)과 같이 칩 내부에서 노이즈원(Noise source)으로 작용하는 부분의 영향을 받고, 또한 외부에서 유입하는 신호의 영향을 받을 수 있어 노이즈가 증가할 수 있는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위해 창출된 것으로서, 금속 신호선의 좌우 방향 및 윗 방향뿐만 아니라 금속신호선의 아래 방향으로 방사되는 신호를 차폐하는 반도체칩의 신호선 차폐방법을 제공하는 것을 목적으로 한다.

도 1은 종래의 신호선 차폐방법에 의한 반도체칩의 구조를 나타내는 도면이다.

도 2는 본 발명에 따른 피 플러스형의 베이스층(P+type Base layer)을 형성하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다.

도 3은 본 발명에 따른 엔 플러스형의 에미터층(N+type Emitter layer)을 형성하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다.

도 4는 본 발명에 따른 메탈3(Metal 3) 공정을 사용하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다.

상기 목적을 달성하기 위한 본 발명에 따른, 피 마이너스형의 기판 위에 성장된 엔 플러스형의 에피텍셜층 위에 형성된 피 플러스형의 아이솔레이션층상에 제1산화절연층을 공정하고, 상기 제1산화절연층 위에 금속신호선을 설치함과 동시에 상기 제1산화절연층에 콘택을 형성하여 접지된 제1금속차폐선을 설치하고, 상기 금속신호선과 상기 제1금속차폐선을 제2산화절연층으로 절연하고, 상기 제2산화절연층에 콘택을 형성하여 접지된 제2금속차폐선을 설치하고, 상기 제2금속차폐선을 제3산화절연층으로 절연하여 형성된 반도체칩의 신호선 차폐방법은, 상기 피 플러스형의 절연층과 상기 제1산화절연층 사이에 신호선 밑부분을 차폐하기 위한 트랜지스터의 확산층을 형성하는 것을 특징으로 한다.

이하, 첨부된 도면들을 참조하여 본 발명을 보다 상세히 설명한다.

도 2는 본 발명에 따른, 피 플러스형의 베이스층을 형성하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다. 도 2에 있어서, 참조부호 200은 금속 신호선, 202는 제1금속차폐선, 204는 제2금속차폐선, 206은 제1산화절연층, 208은 제2산화절연층, 210은 제3산화절연층, 212는 피 플러스형의 베이스층(P+type Base layer), 214는 엔형의 에피텍셜층, 216은 피 플러스형의 아이솔레이션층, 218은 차폐선을 각각 나타낸다. 참조부호에 대한 설명은 도1에서 설명한 바와 동일하며, 다만 피 플러스형의 아이솔레이션층(216)과 제1산화절연층(206)사이에 피 플러스형의 베이스확산층(212)이 형성되어 있는 것이 다르다. 베이스확산층(212)은 아이솔레이션층(216) 공정 후에 각 소자를 분리시킨 다음 다시 산화막을 입히고 베이스층(212)을 만들고자 하는 곳의 산화막에 구멍을 뚫고 피(P)확산을 하면 형성된다.

도 2에 도시된 바와 같이 피 마이너스형의 기판, 엔 형의 에피텍셜층(214), 피 플러스형의 아이솔레이션층(216)위에 소자인 엔피엔 트랜지스터(NPN transistor)의 피 플러스형의 베이스층(212)을 공정한다(베이스확산). 다음 제1산화절연층(206)으로 절연하고, 제1산화절연층(208) 위에 금속 신호선(200)을 설치함과 동시에 콘택을 형성하여 그라운드에 연결된 제1금속차폐선(202)을 설치하고, 제2산화절연층(208)으로 금속 신호선(200)과 제1금속차폐선(202)을 절연하고, 제2산화절연층(208)에 콘택을 형성하여 제1금속차폐선(202)과 연결한 상태에서 그라운드에 연결된 제2금속차폐선(204)을 설치하고, 제3산화절연층(210)으로 제2금속차폐선(204)을 절연하는 공정으로 이루어져 있다. 차폐선(218)은 실제의 선이 아니라 그 선 안에서 금속 신호선(200)으로부터 나오는 신호가 차단되어 진다는 의미이며 그라운드에 연결된 상태이다. 금속 신호선(200)의 아래쪽으로 방사되는 신호가 엔피엔 트랜지스터의 피 플러스형의 베이스확산층(212)에 의하여 차폐되어 진다. 여기서 차폐효과를 배가시키기 위하여 피 플러스형의 아이솔레이션층(216)을 병렬로 사용하고 있다. 또한 도 2에 도시된 바와 같이 피 마이너스형의 기판으로 구성된 칩의 경우에는 피 플러스형의 아이솔레이션층(216)이 피 마이너스형의 기판과 자동으로 연결되는 구조를 갖는데, 이 경우 기판이 그라운드와 연결되기 때문에 차폐효과가 더욱 커진다.

도 3은 본 발명에 따른, 엔 플러스형의 에미터층(N+type Emitter layer)을 형성하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다.

도 3에 있어서, 참조부호는 도 2에서 설명한 바와 동일하며, 다만 피 플러스형의 베이스확산층(212)이 에미터확산층(312)으로 대치된 것만 다르다. 에미터확산층(312)은 베이스확산층(212) 위에 산화막을 입힌 다음 에미터층(312)을 만들고자 하는 위치의 산화막에 구멍을 뚫고 구멍을 통해서 엔 플러스(N+)를 확산하면 형성된다. 금속 신호선(300)의 아래 방향으로 방사되는 신호를 차폐하기 위해 피 플러스형의 베이스층(212) 대신에 엔 플러스형의 에미터층(312)을 사용할 수도 있다. 도 3에서 엔 플러스형의 에미터층(312)이 도 2의 피 플러스형의 베이스층(212)보다 얇은데, 이는 에미터확산은 베이스확산 뒤에 이루어지기 때문이다.

도 4는 본 발명에서 메탈3(Metal 3) 공정을 사용하여 신호선을 차폐하는 방법에 의한 반도체칩의 구조를 나타내는 도면이다. 도 4에 있어서, 참조부호 400은 금속 신호선, 402는 제2금속차폐선, 404는 제1금속차폐선, 406은 제3금속차폐선, 408-414는 산화 절연층, 나머지 부분은 도 2에서 설명한 참조부호와 동일하다.

도 4에 도시된 바와 같이, 먼저 피 마이너스형의 기판, 엔 형의 에피텍셜층(418) 및 피 플러스형의 아이솔레이션층(420)위에 피 플러스형의 베이스층(416)을 공정한다. 다음 제1산화절연층(408)로 절연하고, 제1산화절연층(408) 위에 콘택을 형성하여 그라운드에 연결된 제1금속차폐선(404)을 설치하고, 제2산화절연층(410)으로 제1금속차폐선(404)을 절연하고, 제2산화절연층(410)에 금속 신호선(400)을 설치함과 동시에 제2산화절연층(410)에 콘택을 형성하여 제1금속차폐선(404)과 연결한 상태에서 그라운드에 연결된 제2금속차폐선(402)를 설치하고, 제3산화절연층(412)으로 금속 신호선(400)과 제2금속차폐선(402)를 절연한다. 마지막으로 제3산화절연층(412)에 콘택을 형성하여 제2금속차폐선(402)과 제3금속차폐선(406)을 연결한 상태에서 그라운드에 연결된 제3금속차폐선(406)을 설치하고, 제4산화절연층(414)으로 제3금속차폐선(406)을 절연한다. 메탈3 공정의 경우 금속신호선(400)의 아래 방향으로 방사되는 신호를 제1금속차폐선(404)과 피 플러스형의 베이스층(416)이 이중으로 차폐하기 때문에 차폐효과가 도 3이나 도 4에 도시된 차폐방법보다 우수하다.

본 발명은 바이폴라 공정을 사용하는 경우를 예로 든 것인데, MOS(Metal Oxide Semiconductor)공정을 사용하는 경우에도 마찬가지로 본 발명에 따른 반도체칩상의 신호선 차폐방법을 실현할 수 있다.

상술한 바와 같이, 본 발명에 의하면, 신호선의 좌우방향 및 위 방향으로 뿐만 아니라 아래 방향으로 방사되는 신호까지 차폐함으로써, 노이즈에 민감한 신호선을 보호할 수 있고, 클록과 같이 칩 내부에서 노이즈원으로 작용하는 부분의 영향을 최소화 할 수 있으며, 특히 외부로부터 유입하는 신호에 의한 영향을 적게 받을 수 있고, 별도로 신호선 차폐를 위한 공정이 필요한 것이 아니라 반도체 진행공정을 그대로 사용할 수 있어 손쉽게 차폐를 실현할 수 있는 효과를 갖는다.

Claims (4)

1. 피 마이너스형의 기판 위에 성장된 엔 플러스형의 에피텍셜층 위에 형성된 피 플러스형의 아이솔레이션층상에 제1산화절연층을 공정하고, 상기 제1산화절연층 위에 금속 신호선을 설치함과 동시에 상기 제1산화절연층에 콘택을 형성하여 접지된 제1금속차폐선을 설치하고, 상기 금속 신호선과 상기 제1금속차폐선을 제2산화절연층으로 절연하고, 상기 제2산화절연층에 콘택을 형성하여 접지된 제2금속차폐선을 설치하고, 상기 제2금속차폐선을 제3산화절연층으로 절연하여 형성된 반도체칩상의 신호선 차폐방법에 있어서,

   상기 피 플러스형의 절연층과 상기 제1산화절연층 사이에 상기 금속 신호선의 아래 방향으로 방사되는 신호를 차폐하기 위한 트랜지스터의 확산층을 형성하는 것을 특징으로 하는 반도체칩상의 신호선 차폐방법.
2. 제1항에 있어서, 상기 확산층은 피 플러스형의 베이스층으로 형성하는 것을 특징으로 하는 반도체칩상의 신호선 차폐방법.
3. 제1항에 있어서, 상기 확산층은 엔 플러스형의 에미터층으로 형성하는 것을 특징으로 하는 반도체칩상의 신호선 차폐방법.
4. 제1항에 있어서, 상기 확산층과 상기 금속 신호선 사이에 금속 차폐선을 더 형성하는 것을 특징으로 하는 반도체칩상의 신호선 차폐방법