KR100191754B1 - 자기 기록 매체를 이용한 영상기기의 신호 기록 장치 - Google Patents

자기 기록 매체를 이용한 영상기기의 신호 기록 장치 Download PDF

Info

Publication number
KR100191754B1
KR100191754B1 KR1019960016787A KR19960016787A KR100191754B1 KR 100191754 B1 KR100191754 B1 KR 100191754B1 KR 1019960016787 A KR1019960016787 A KR 1019960016787A KR 19960016787 A KR19960016787 A KR 19960016787A KR 100191754 B1 KR100191754 B1 KR 100191754B1
Authority
KR
South Korea
Prior art keywords
codeword
bit
signal
output
input
Prior art date
Application number
KR1019960016787A
Other languages
English (en)
Other versions
KR970076498A (ko
Inventor
신현철
Original Assignee
신현철
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신현철 filed Critical 신현철
Priority to KR1019960016787A priority Critical patent/KR100191754B1/ko
Priority to US08/688,970 priority patent/US6081395A/en
Priority to IDP970827A priority patent/ID16771A/id
Priority to JP54205797A priority patent/JP3190687B2/ja
Priority to PCT/KR1997/000050 priority patent/WO1997044785A1/en
Priority to EP97915732A priority patent/EP0839373A1/en
Publication of KR970076498A publication Critical patent/KR970076498A/ko
Application granted granted Critical
Publication of KR100191754B1 publication Critical patent/KR100191754B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/463—Controlling, regulating, or indicating speed by using pilot tracking tones embedded in binary coded signals, e.g. using DSV/CDS values of coded signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B21/00—Head arrangements not specific to the method of recording or reproducing
    • G11B21/02—Driving or moving of heads
    • G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/584—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes
    • G11B5/588—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on tapes by controlling the position of the rotating heads
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
    • G11B15/4673—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating
    • G11B15/4675—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating with provision for information tracking
    • G11B15/4676—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating with provision for information tracking using signals recorded in tracks disposed in parallel with the scanning direction
    • G11B15/4677—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling the speed of the tape while the head is rotating with provision for information tracking using signals recorded in tracks disposed in parallel with the scanning direction using auxiliary signals, i.e. pilot signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • G11B2020/1449—24 to 25 modulation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/008—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires
    • G11B5/00813—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes
    • G11B5/00847—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on transverse tracks
    • G11B5/0086—Recording on, or reproducing or erasing from, magnetic tapes, sheets, e.g. cards, or wires magnetic tapes on transverse tracks using cyclically driven heads providing segmented tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/93—Regeneration of the television signal or of selected parts thereof
    • H04N5/94—Signal drop-out compensation
    • H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 발명은 자기 기록 매체를 이용한 영상기기의 신호 기록 장치에 관한 것으로서, 특히 디지탈 영상신호를 자기 기록 매체(테이프)에 기록함에 있어 기록 재생수단(헤드)의 위치를 정확하게 자기 기록 매체의 트랙위에 위치하도록 하는 자동 트랙킹을 위한 기준신호(Pilot signal)을 발생하는 신호 기록 장치에 관한 것이다.
종래의 신호 기록장치는 '0'을 부가하는 블록과 '1'을 부가하는 블록을 병렬로 동시에 계산해야 하므로 하드웨어의 크기가 커지며, 부가되는 비트가 '0'인지 또는 '1'인지를 판단한 다음에 프리코더의 레지스터와 적분기 값도 정정해야 하므로 실시간 처리가 어렵고 제어가 복잡한 문제점이 있었다.
본 발명은 입력 데이터 스트림의 제어비트를 '0'(또는 '1')으로 가정하여 부가하고, 상기의 제어비트가 부가된 데이터 스트림을 코드워드로 변환하여, 상기 코드워드로 변환된 데이터 스트림의 가정이 올바른 것인지의 여부를 판별하여 가정이 잘못된 경우 이것을 정확한 값으로 정정하고, 상기 코드워드로 변환된 데이터 스트림의 데이터값들을 연산하여 기록할 코드워드의 선택을 수행함으로써, 간소한 회로 구성으로 실시간 데이터 처리가 가능하게 한 자기 기록 매체를 이용한 영상기기의 신호 기록 장치를 제공한다.

Description

자기 기록 매체를 이용한 영상기기의 신호 기록 장치
제1도는 한 화면을 구성하는 트랙의 배치를 나타낸 도면.
제2도의 (a)는 F0트랙의 주파수 특성도.
(b)는 F1트랙의 주파수 특성도.
(c)는 F2트랙의 주파수 특성도.
제3도는 Tmax검출기를 포함하는 종래의 기록부 블록도.
제4도는 종래 제3도의 2T프로코더의 상세 회로도.
제5도는 종래 제4도의 2T프로코더의 입출력 도표.
제6도는 종래 제3도의 제어신호 발생기의 내부 구성을 나타낸 블록도.
제7도는 종래 제7도의 제어신호 발생기의 다른예로서 내부 구성을 나타낸 블록도.
제8도는 본 발명의 실시예 1의 블록도.
제9도는 본 발명 실시예 1의 상세 회로도.
제10도는 본 발명 실시예 1의 홀수 비트 및 짝수 비트의 정확성 판단표.
제11도는 본 발명 실시예 2의 블록도.
제12도는 본 발명 실시예 2의 상세 회로도.
제13도는 본 발명 실시예 2의 더욱 상세한 구성을 나타낸 회로도.
제14도는 본 발명 실시예 2의 계산값 수정에 사용되는 표.
* 도면의 주요부분에 대한 부호의 설명
801 : 병렬 직렬 변환기 802 : '0'신호 첨가부
803 : 2T프리코더 804 : 제어신호 발생부
805 : 정정/Tmax검출부 806 : 기록신호 결정부
807 : 헤드/스위칭부 808 : 자기 테이프
1101 : 병렬 직렬 변환기 1102 : '0'신호 첨가부
1103 : '1'신호 첨가부 1104,1105 : 2T프리코더
1106 : 제어신호 발생부 1107,1108 : 정정/Tmax검출부
1109 : 기록신호 결정부 1110 : 헤드/스위칭부
1111 : 자기 테이프
본 발명은 자기 기록 매체를 이용한 영상기기의 신호 기록 장치에 관한 것으로서, 특히 디지탈 영상신호를 자기 기록 매체(테이프)에 기록함에 있어 기록 재생수단(헤드)의 위치를 정확하게 자기 기록 매체의 트랙위에 위치하도록 하는 자동 트랙킹을 위한 기준신호(Pilot signal)을 발생하는 신호 기록 장치에 관한 것이다.
통상, 디지탈 정보를 자기 기록 매체에 기록하는 회로는 신호원으로부터의 영상(또는 음성)신호를 디지탈 신호로 변환하여 규격화된 포맷으로 변환하고 또 적당한 에러 정정과 부호화를 수행한 다음, 기록 부호화기에서 기록 신호 포맷에 적당하게 가공하여 자기 기록 매체에 기록하게 된다.
위와 같이 디지탈 정보(디지탈 영상 데이터 또는 디지탈 음성 데이터)를 자기 기록 매체로서 테이프에 기록할 때, 기록 장치로써, 다이나믹(Dynamic)한 트랙 추적(Following)회로를 사용한다.
그 방법으로는 데이터 신호와 서보 시스템을 위한 신호를 트랙내에서 완전히 분리하여 기록하는 시간 멀티플렉스(Time Multiplex)방법과, 데이터와 서보 위치 정보(즉, Pilot Tracking Tone)를 독립된 주파수 영역에 나누어 기록하는 주파수 멀티플렉스(Frequency Multiplex)방법으로 나뉘어진다.
도면 제1도는 이러한 주파수 멀티플렉스 방법에 의하여 디지탈 신호가 기록되는 테이프의 한 화면을 구성하는 트랙 배치를 나타내고 있다.
입력되는 데이터들은 트랙F0,F1,F2,F0,F1,...에 순서적으로 기록되며, 이때 헤드는 트랙의 하단에서 상단으로 경사 주행하고, 한 화면은 10개의 트랙으로 구성된다.
이와같이 기록된 데이터를 헤드가 읽어내는 동작 원리는 다음과 같다.
짝수번재 트랙에서 기준신호(Pilot Tone)주파수는 f1이고, 홀수번째 트랙에서 기준신호(Pilot Tone) 주파수는 f2라고 하면, 두가지 주파수 성분f1과 f2는 서로 주파수가 다르기 때문에 대역필터를 이용해서 분리할 수 있다.
즉, 서보 위치정보 f1과 f2의 신호 크기로부터 정확한 트랙 추적이 가능하게 되는데, 헤드가 트랙을 주행할 때 트랙에서 벗어나면 하나의 주파수 성분은 커지고 다른 하나의 주파수 성분은 작아지므로, 인접한 트랙사이의 기준신호(Pilot Tone)의 크기 차이를 계산해서 헤드 위치의 움직임을 알 수 있다.
이것을 위해서는 인코딩된 데이터 비트열의 전력 스펙트럼(Power Spectrum)이 기준신호(Pilot Tone)주파수 근처에서 감소되도록 데이터가 인코딩 되어야 한다.
제1도에서 살펴보면, 테이프에서 각 트랙들은 주파수 특성에 따라 F0,F1,F2로 구분되며, 트랙 F0는 주파수 f0와 f1에 기준신호(Pilot Tone)가 존재하지 않고, 트랙 F1에는 주파수 f1에 기준신호(Pilot Tone)가 존재하고, 트랙 F2에는 주파수 f2에 기준신호(Pilot Tone)가 존재한다.
도면 제2도에 이것을 나타내었다.
즉, F0트랙에서의 주파수는 f1과 f2의 주파수의 에너지가 정상치보다 9dB 이상 낮도록 노치(notch)가 존재해야 하고, F1과 F2트랙에서는 주파수 f1과 f2주파수 부근의 에너지가 3dB 이상 낮아야 하며, 기준신호(Pilot Tone)는 16dB 이상 19dB이하로 규정된다.
이러한 기준신호(Pilot Tone)는 기록된 데이터의 위치를 정확히 읽을 수 있도록 하는 트랙킹을 위한 신호로서 자기 기록매체에 다른 디지탈 정보(영상,음성)와 함께 기록되어야 한다.
이것은 국제 표준 규격으로 정해져 있으며, 제1도에서 볼 때 1트랙이 1TI(Insert and Track Information), 비디오 데이터, 오디오 데이터, 서브코드 데이터의 4개 섹터(Sector)로 구성됨을 알 수 있다.
이들 4개의 섹터 영역 사이에는 갭(gap)영역이 존재하므로 다른 영역의 데이터와 중복됨이 없이 데이터가 기록된다.
그리고, 트랙내의 데이터는 오류 정정(error collection) 부호가 부가된 후 스크램블(scramble)되어 24비트씩 나누어 진다.
이 24비트마다 그 선두에 1비트를 추가하여 기록 부호화하며, 전체 기록 비율은 약 42Mbps 정도가 된다.
이것을 24-25모듈레이션(modulation)이라고 하며, 전체 25비트가 하나의 코드워드(Code Word)이고, 다음의 2개의 제한조건에 따라 선택된 코드워드가 결과적으로 테이프에 기록되게 한다.
조건1(Priority 1) ; '0' 또는 '1'의 연속적인 비트수(run length)는 10 미만이어야 한다.
최대 비트수(run length)가 1비트('0' 또는 '1')를 첨가함으로써 9보다 크게된다면 코드 워드의 최대 비트수(run length)를 더 짧게 만드는 여분의 1비트가 선택된다.
조건2(Priority 2) ; 변조 시이퀀스(Modulated Sequence)가 상기 조건1을 만족한다면, 변조 시이퀀스의 주파수 특성이 각 트랙에 대하여 제2도의 주파수 특성에 더 가까운 특성을 가지도록 1비트가 선택된다.
위와같은 기록 부호화에 있어, 입력 비트열에서 매 24비트마다 선두에 1비트를 추가(데이터 스스로 트랙킹용 기준신호(Pilot Tone)를 갖게 하기 위해서 추가한다)하는 기준신호(Pilot Tone)의 발생에 관련한 종래 회로를 도면 제3도에 도시하였다.
기준신호(Pilot Tone)는 비디오 헤드가 자기 테이프에 기록된 정보를 재생하기 위해 트랙을 주행하는 동안 제어신호로 사용된다.
즉, 추가한 비트를 '0' 또는 '1'로 제어함으로써 어떤 일정한 길이의 입력 데이터에 포함된 0 또는 1의 갯수의 차(DSV; digital Sum Value)를 주기적으로 변화시킬 수 있고, 이에 따라 상기한 2종류의 기준신호(Pilot Tone) 주파수 f1 또는 f2의 신호를 발생시킬 수 있는 것이다.
이러한 기준신호(Pilot Tone)를 매 트랙마다 변화시켜 제1도의 F0,F1,F2의 세가지의 트랙을 만든다(각 트랙의 주파수 스펙트럼은 제2도에 도시되었다).
이와같은 기준신호(Pilot Tone)를 고려하여 데이터를 기록하는 도면 제3도의 회로는 n+1 비트 정보를 얻기 위해 1비트 신호를 첨가하는 부분(affixing)과, 코드워드를 생성하는 2T프리코더(Precoder)부분과, 제어신호를 발생시키는 부분으로 구분된다.
즉, 병렬로 입력되는 8비트 입력 데이터를 25비트의 직렬 데이터 스트림으로 변환하기 위한 병렬 직렬 변환기(301)와, 상기 병렬 직렬 변환기(301)의 출력을 입력받아 1비트의 '0'을 첨가하는 신호첨가부(Signal Affixing Block)(302)와, 상기 병렬 직렬 변환기(301)의 출력을 입력받아 1비트의 '1'을 첨가하는 신호첨가부(303)와, 상기 신호 첨가부(302)의 출력을 입력받아 24비트의 코드워드를 생성하는 2T프리코더(304)와, 상기 신호 첨가부(303)의 출력을 입력받아 25비트의 코드워드를 생성하는 2T프로코더(305)와, 상기 프리코더(304)(305)의 출력을 입력받아 각 비트 스트림(25비트 코드워드)가 가지는 주파수 특성을 알아내고 이 두 개의 비트 스트림 중에서 기록하고자 하는 트랙의 주파수 특성에 가까운 비트 스트림을 선택할 수 있도록 제어신호를 생성하는 제어신호 발생부(306)와, 상기 신호 첨가부(304)의 비트수(run length) 상한값(예;10)을 검출하여 그 신호를 제어신호 발생부(306)에 공급하는 Tmax 검출기(307)와, 상기 신호 첨가부(305)의 비트수(run length)상한값을 검출하여 그 신호를 제어신호 발생부(306)에 공급하는 Tmax검출기(308)와, 상기 제어신호 발생부(306)의 출력과 상기 Tmax 검출기(307)(308)의 출력을 입력받아 기록할 코드 워드를 선택 제어하는 기록신호 결정부(Decision Block)(309)와, 상기 기록신호 결정부(309)의 제어를 받아 상기 2T프로코더(304)의 코드워드나 2T프로코더(305)의 코드워드중 하나를 선택하여 자기 테이프(311)에 기록하는 헤드/스위칭부(310)로 구성된다.
상기한 구성의 종래 신호 기록부에서는 비트수(run length)(연속되는 0 또는 1의 갯수)를 9이하로 제한한다(10 이상 금지).
이 조건에서는 a≥2인 aT프로코더가 1T프로코더 보다 더 우수하고, 또한 n(입력 단위의 비트수)≥10을 선택함으로써 효율이 더 나아진다는 것을 보여 준다.
이 제3도의 회로는 n비트 정보를 기록하기 위한 하드웨어 장치이며, 각 블록들에 의한 신호 기록 동작은 다음과 같이 이루어진다.
병렬 직렬 변환기(301)에는 8비트의 병렬 영상 데이터가 입력된다.
병렬 직렬 변환기(301)는 입력된 8비트의 병렬 데이터 3개를 24비트 직렬 데이터의 비트열(비트 스트림)으로 변환시키고, 이렇게 변환된 24비트의 데이터는 '0'신호 첨가부(302)와 '1'신호 첨가부(303)로 입력된다.
'0'신호 첨가부(302)는 이미 설명한 24-25모듈레이션을 하기 위하여, 입력 24비트열의 24비트 마다 선두 비트에 1비트의 '0'을 첨가한다.
'1'신호 첨가부(303)는 이미 설명한 24-25모듈레이션을 하기 위하여, 입력 24비트열의 24비트 마다 선두 비트에 1비트의 '1'을 첨가한다.
이렇게 하면 신호 첨가부(302)(303)에서는 25비트의 채널 워드(Channel Word)를 얻게 된다.
상기 25비트의 채널 워드는 각각의 2T프로코더(304)(305)에 입력된다.
프로코더는 25비트의 채널워드를 25비트의 코드워드로 변환시키는데, 하나의 프리코더의 구성을 도면 제4도에 도시하였다.
제4도에 도시된 프리코더는 익스크루시브 오아게이트 회로(XOR)(401)와, 2개의 레지스터(R1)(R2)(402)(403)로 구성되어 있다.
익스크루스브 오아게이트(401)로 입력되는 채널 워드 데이터와 R1레지스터(402)의 값을 배타적 논리합(Exclusive ORing)한 출력 데이터는 입력 신호의 클럭주기(T)만큼 지연된 특성을 가진다.
이 출력은 다시 익스크루시브 오아게이트(401)의 입력으로 되기 위하여 R2레지스터(402)의 입력으로 된다.
'0' 또는 '1'이 첨가된 두 개의 25비트 채널 워드를 코드 워드로 변환시킬 경우, 상기 R1,R2레지스터값(x1,x2)은 이전의 코드워드 중 기록 선택된 코드워드를 출력한 2T프리코더의 레지스터값으로 어사인(assign)된 상태로 있어야 한다(이것은 동기(sync)이후의 코드워드들이 서로 종속성을 유지하여 원신호로 복구되기 쉽게 하기 위함이다).
이를 위하여 2개의 레지스터(402)(403)가 사용되었으며, 각 출력은 다른 또하나의 2T프리코더로 입력되고 또 다른 또하나의 프리코더로부터 레지스터(402)(403)로 입력된다.
도면 제5도는 제4도의 2T프리코더의 입력, 출력 관계의 실제 예를 들어 나타낸 도표이다.
상기한 바와같이 2T프리코더에서 코드워드로 변환된 데이터는 제3도에서 제어신호 발생부(306), Tmax검출기(307)(308), 그리고 지연회로(312)(313)로 입력된다.
지연회로는 제어신호 발생부에서 제어신호가 발생될때까지 코드워드를 저장한다.
제어신호 발생부(306)는 입력된 두 개의 25비트 코드워드가 가지는 각각의 주파수 특성을 알아내고 또 이 두 개의 코드워드 중에서 기록하고자 하는 트랙의 주파수 특성에 가까운 코드워드를 선택할 수 있도록 제어신호를 생성한다.
Tmax 검출기(307)(38)는 코드워드의 비트수(run length)를 검출하는데, 여기서 검출된 코드워드의 비트수(run length)가 10 이상이 되면 검출신호(제어신호)를 제어신호 발생부(306)에 입력하며, 예를 들어 Tmax검출기(307)에서 제어신호가 발생되었다고 가정하면 우선 순위에 의해서 Tmax검출기(307)의 제어신호가 기록신호 결정부(309)의 입력으로 되어 제어신호에 영향을 주고, 제어신호 발생부(306)의 제어신호는 영향을 주지 못한다.
이것에 의해서 기록신호 결정부(309)는 비트수(run length)가 보다 적은 쪽의 코드워드를 선택하도록 내부에서 제어신호를 출력하여 헤드/스위칭부(310)가 2T프리코더(305)의 코드워드를 선택하여 자기 테이프(311)에 기록하게 한다.
실제로는 지연부(313)에 저장되어 있는 2T프리코더(305)의 코드워드를 선택하여 기록하게 한다.
다른 Tmax검출기(308)에 대해서도 이것과 마찬가지의 동작에 의해서, Tmax검출기(308)에서 비트수(run length) 10 이상을 검출하면 기록신호 결정부(309)는 제어신호 발생부(306)의 제어신호를 차단하면서 2T프리코더(304)의 출력을 저장하고 있는 지연부(312)의 코드워드를 선택하여 자기 테이프에 기록하게 된다.
도면 제6도는 상기 제어신호 발생부(306)의 한가지 예를 나타낸다.
하나의 2T프리코더로 부터 입력되는 코드워드 데이터는 가산기(601)와 메모리(602)에 의해서 적분되고, 적분된 값은 목표값(Desired DSV f1)(626)과 감산기(603)에서 감산되어 제곱기(604)를 통해 합산기(605)에 입력된다.
하나의 2T프리코더로 부터 입력되는 코드워드 데이터는 곱셈기(606)에서 사인파 신호(sin w2)와 곱셈되어 대역필터링되고 또 가산기(607)와 메모리(608)에 의해서 적분되고, 적분된 값은 제곱기(609)를 통해 합산기(605)에 입력된다.
하나의 2T프리코더로 부터 입력되는 코드워드 데이터는 곱셈기(610)에서 코사인파 신호(cos w2)와 곱셈되어 대역 필터링되고 또 가산기(611)와 메모리(612)에 의해서 적분되고, 적분된 값은 제곱기(613)를 통해 합산기(605)에 입력된다.
다른 하나의 2T프리코더로 부터 입력되는 코드워드 데이터는 가산기(614)와 메모리(615)에 의해서 적분되고, 적분된 값은 목표값(Desired DSV f1)(626)과 감산기(616)에서 감산되어 제곱기(617)를 통해 합산기(618)에 입력된다.
다른 하나의 2T프리코더로부터 입력되는 코드워드 데이터는 곱셈기(619)에서 사인파 신호(sin w2)와 곱셈되어 대역필터링되고 또 가산기(620)와 메모리(621)에 의해서 적분되고, 적분된 값은 제곱기(622)를 통해 합산기(618)에 입력된다.
다른 하나의 2T프리코더로부터 입력되는 코드워드 데이터는 곱셈기(623)에서 코사인파 신호(cos w2)와 곱셈되어 대역 필터링되고 또 가산기(624)와 메모리(625)에 의해서 적분되고, 적분된 값은 제곱기(626)를 통해 합산기(618)에 입력된다.
비교기(627)는 상기 2개의 합산기(605)(618)의 출력 중에서 작은값을 출력하는 쪽의 코드워드를 선택하도록 제어신호(CS)를 출력한다.
이 제어신호(CS)는 상기한 2T프리코더내의 두 레지스터값과 제어신호 발생부내의 적분기들의 값을 25비트마다 세팅(setting)시키기 위한 제어신호로도 이용된다.
이와같이 하여 f1주파수에서 기준신호(Pilot Tone)를 생성하고, f2, DC주파수에서 노치(notch)를 만들어 주게 된다.
도면 제7도는 상기 제어신호 발생부(306)의 또 다른 예를 나타낸 회로도로서, 필터링(Filtering)을 이용한 회로이며, 구형파(square wave)를 기준(reference)신호로 사용하여 기준신호(Pilot Tone)를 생성한다.
이 회로는 상기 제3도에서 하나의 2T프리코더로부터 입력되는 신호를 처리하는 일부회로 구성만을 나타낸다.
입력 코드워드와 구형파(square wave f1)(702)를 감산하는 감산기(701)와, 상기 감산기(701)의 출력에 사인파(sin w1)를 곱셈하는 곱셈기(703)와, 상기 감산기(701)의 출력에 코사인파(cos w1)를 곱셈하는 곱셈기(704)와, 상기 감산기(701)의 출력에 사인파(sin w2)를 곱셈하는 곱셈기(705)와, 상기 감산기(701)의 출력에 코사인파(cos w2)를 곱셈하는 곱셈기(706)와, 상기 감산기(701)의 출력을 적분하는 적분기(707)와, 상기 곱셈기(703~706)들이 출력을 각각 적분하는 적분기(708~711)와, 상기 각 적분기들의 출력에 대한 제곱기(squaring element)(712~716)와, 상기 제곱기들의 출력을 합산하여 제어신호를 출력하는 합산기(717)로 구성된다.
상기 제어신호 발생부에서는 구형파 신호를 기준(reference)신호로 사용하여 기준신호(Pilot Tone)를 생성하는 것으로서, 코드워드가 제어신호 발생부로 입력되기 전에 기준값을 감산기(701)에서 감산하도록 하고, 크기 A를 가진 기준신호(Pilot Tone)를 기준(reference)로써 사용하며, 2T프리코더를 통과한 코드워드 값이 구형파 신호의 기준값만큼 감산되어 DC-free 블록(707,712), f1생성블럭(703,704,708,709,713,714), f2생성블럭(705,706,710,711,715,716)로 입력되어 각 블록에서 처리되고 또 합산기(717)에서 전력(power)이 계산된다.
상기 제3도 내지 제7도에 도시한 종래의 디지탈 정보 기록장치는 실시간으로 데이터를 기록해야 할 경우, 기록할 데이터의 선택에 필요한 연산 과정에서의 지연 시간이 길기 때문에 실시간 처리가 어렵고, 실시간 처리를 위해서는 4개의 라인 블록을 사용해야 한다.
이것은 제어신호 발생부를 포함하는 회로 구성을 매우 복잡하게 한다.
즉, 새로운 코드워드가 2T프리코더에 입력되기전, 2T프리코더 내부에 있는 레지스터는 항상 정확한 값으로 세팅되어 있어야 하며, 이 세팅값은 바로 전의 코드워드에 의하여 생성되는 제어신호(CS)에 의해서 결정된다.
이와같이 25비트의 코드워드의 첫 번째 비트가 2T프리코더에 입력되기 전에 두 개의 레지스터값이 세팅되기 위해서는 바로 이전의 코드워드의 마지막 비트가 23nsec내에 제어블록을 모두 통과할 수 있어야한다.
그렇지만 일반적으로 사용되는 연산기로는 이러한 속도를 얻기 어렵다.
즉, 2T프리코더의 출력에서부터 제어블럭의 출력까지 데이터 계산이 한 클럭(23nsec) 시간내에 완료되게 하는 것은 매우 어려운 문제이다.
이와같은 신호 전달 과정에서 최대의 지연시간에 해당하는 경로로는 감산기, 멀티플렉서, 적분기, 제곱기, 가산기, 비교기 등을 포함하는 경로이며, 이러한 실시간 처리 문제를 해결하기 위한 효율적인 반법으로는 종래 제2도 내지 제7도에서 나타내고 설명한 바와같은 라인 블록을 4개로 확장하여, 발생할 수 있는 모든 경우를 나열하고, 매번 코드워드 마다 정확한 라인 블록을 선택하는 것이다.
이렇게 하면 전체 하드웨어가 증가하는 단점이 초래된다.
본 발명의 자기 기록매체를 이용한 영상기기의 신호 기록 장치에서는, 코드워드에 항상 '0'(또는 '1')이 부가된다고 가정하고, 기준신호(Pilot Tone)가 추가된 출력신호를 계산한 후에 '1'(또는 '0')을 부가해야 할 경우에는 출력신호를 정정하여 테이프에 기록될 정확한 신호를 계산함으로써 1개의 라인 블록을 사용하여 디지탈 정보의 기록장치를 제공한다.
또한, 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치에서는, 프리코더를 거친 후 출력되는 비트 데이터의 규칙적인 특성을 이용하여 실시간으로 데이터를 처리할 때 필요한 라인 블록의 수를 4개에서 2개로 줄이고, 회로의 크기면에서 큰 비중을 차지하는 제곱기 블록을 공유함으로써 에러 신호 계산에 사용되는 제곱기 블록 수를 1개로 줄일 수 있게 하였다.
상기의 2가지의 장점은 간단한 회로 구성으로 디지탈 정보의 기록시 실시간 처리를 가능하게 하며, 또 그 회로 구성을 간소화할 수 있게 한다.
또한, 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치은 기준신호(Pilot Tone)를 발생함에 있어 주적분기 전단에 부적분기를 두고, 또 기준 구형파의 계산은 테이블(table)로 만들어서 처리함으로써, 실시간 데이터 처리와 회로 구성의 간소화를 확보한다.
상기의 목적을 달성하는 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치의 실시예 1을 도면 제8도에 도시하였다.
입력되는 병렬 데이터를 직렬 데이터로 변환하는 병렬 직렬 변환기(801)와, 상기 병렬 직렬 변환기(801)의 출력에 '0' 1비트를 첨가하는 신호 첨가부(802)와, 상기 신호 첨가부(802)의 출력을 코드워드로 변환하는 2T프리코더(803)와, 상기 2T프리코더(803)의 출력을 입력받아 각 비트 스트림이 가지는 주파수 특성을 알아내고 이 두 개의 비트 스트림 중에서 기록하고자 하는 트랙의 주파수 특성에 가까운 비트 스트림을 선택할 수 있도록 제어신호를 생성하는 제어신호 발생부(804)와, 상기 2T프리코더(803)의 출력을 입력받아 '0'첨가 코드워드와 '1'첨가 코드워드의 정정, 비트수(run length)의 검색을 수행하여 비트수(run length)검색에 따른 제어신호를 기록신호 결정부(806)에 입력하고 정정된 코드워드를 헤드/스위칭부(807)에 입력하는 정정/Tmax검출부(805)와, 상기 제어신호 발생부(804)의 출력과 상기 정정/Tmax검출부(805)의 출력을 입력받아 기록할 코드워드를 선택 제어하는 기록신호 결정부(Decision Block)(806)와, 상기 기록신호 결정부(806)의 제어를 받아 상기 정정/Tmax검출부(805)의 코드워드 중에서 하나의 코드워드를 선택하여 자기 테이프(808)에 기록하는 헤드/스위칭부(807)로 구성된다.
상기 제8도의 회로는 종래 제3도의 회로와 비교할 때 '0'첨가와 '1'첨가 블록으로 된 2개의 블록을 사용하는 대신 1개의 블록을 사용한다.
이것은 항상 '0'(또는 '1')의 코드워드가 부가된다고 가정하고 기준신호(Pilot Tone)가 추가된 출력신호를 계산한 후에 '1'을 부가해야 할 경우에는 출력신호를 정정하여 테이프에 기록될 정확한 신호를 계산하기 때문에 가능해진다.
즉, 병렬 직렬 변환기(801)에서 출력되는 24비트의 데이터에 신호 첨가부(802)에서 디폴트(default)로 '0' 1비트를 첨가하고, 이 '0'첨가 코드워드만을 이용해서 '0'첨가 워드의 전력과 '1'첨가 워드의 전력을 프리코더(803)의 출력 특성을 이용해서 쉽게 계산한다.
먼저, '0' 첨가에서 '1'첨가코드워드가 검출될 수 있음을 알아보고, 유사한 과정으로 두 코드워드의 전력도 쉽게 계산될 수있음을 설명한다.
상기 '0'신호 첨가부(802)에서 '0'가 첨가된 25비트의 채널워드는 2T프리코더(803)에 입력되어 25비트의 코드워드로 변환된다.
프리코더의 내부 구성은 상기 제4도에서와 마찬가지로 익스크루시브 오아게이트와 두 개의 레지스터를 이용한다.
프리코더(803)에서 출력된 25비트의 코드워드는 제어신호 발생부(804)와 정정/Tmax검출부(805)에 입력된다.
프리코더(803)의 출력은 프리코더에서 출력되는 비트의 순서에 따라 짝수(even)출력과 홀수(odd)출력으로 나누어 계산될 수 있다.
프리코더의 출력을 짝수 출력과 홀수 출력으로 나눌 경우 코드워드의 I번째 출력 비트 yi와 Yi+1는 다음과 같이 분리되어 계산될 수 있다.
(식 1)은 I번째 입력 비트가 2T프리코더(803)에서 인코딩되어 출력될 때 짝수 출력값 yi는 x0와 I번째 까지의 짝수 입력 비트들이 배타적 논리합(XOR)연산으로 계산됨을 보여준다.
(식 2)는 I번째 입력 비트가 2T프리코더(803)에서 인코딩되어 출력될 때 홀수 출력값(yi+1)은 x1과 I+1번째 까지의 홀수 입력 비트들의 XOR연산으로 계산됨을 보여준다.
(식2)는 I번째 입력 비트가 2T프리코더(803)에서 인코딩되어 출력될 때 홀수 출력값(yi+1)은 x1과 I+1번째 까지의 홀수 입력 비트들의 XOR연산으로 계산됨을 보여준다.
즉, 짝수 비트 출력값은 짝수 입력 비트들과 x0값에 따라 결정되며, 홀수 출력 비트값은 홀수 입력 비트들과 x1값에 따라 결정되는 것이다.
여기서, XOR연산은 임의의 n비트의 입력을 차례대로 XOR연산하여 계산된 결과 값과, n개의 입력중 어느 한 비트가 반전되어 계산된 결과값은 항상 반전 관계가 성립된다는 특징이 있다.
그런데, 2T프리코더(803)에서 코드워드로 변환된 25비트의 코드워드에서 '0'첨가 코드워드와 '1'첨가 코드워드는 선두의 1비트만 반전되고 나머지 24비트는 동일하므로, 상기의 XOR연산 특성을 이용할 수 있게 되는 것이다.
한편, 프리코더내의 두 레지스터값 x0, x1은 코드워드의 동기(sync)포함 여부에 따라서 두가지 경우로 나누어 계산된다.
먼저, 동기를 포함하는 코드워드의 경우 x0=x1=0, 동기를 포함하지 않는 n번째 코드워드의 경우 x0=y23 n-1, x1=y24yn-1의 경우로 나누어 계산된다.
여기서, 하나의 코드워드는 0번 비트부터 시작하여 24번 비트까지로 표현되고, 이중에서 짝수비트는 0,2,4,...,24비트까지 13비트이며, 홀수비트는 1,3,...,23 비트까지 12비트이다.
그리고, 상기 y23 n-1는 n-1번째 코드워드의 마지막 23번째 비트값이고, y24 n-1는 n-1번째 코드워드의 마지막 24번째 비트값이다.
상기의 계산에 의하면 동기를 포함하는 코드워드의 경우 프리코더내의 레지스터값 x0와 x1은 항상 0으로 세팅되며, 동기를 포함하지 않는 n번째 코드워드는 바로 전 n-1 코드워드의 마지막 두 개 비트가 레지스터의 값으로 세팅됨을 의미한다.
상기한 바와같이 XOR의 특성(임의의 n비트의 입력을 차례대로 XOR연산하여 계산된 결과값과, n개의 입력중 어느 한 비트가 반전되어 계산된 결과값은 항상 반전 관계가 성립)과, 코드워드가 짝수와 홀수 비트로 나누어 계산될 수 있다는 출력 특성을 이용하면, '0'첨가 코드워드에서 '1'첨가 코드워드는 항상 정확히 검출될 수 있다.
예를 들면, 레지스터값 x0와 x1이 정확하면 '0'첨가 코드워드는 정확하게 계산될 것이고, '1'첨가 코드워드는 (1), 동기를 포함하는 코드워드의 경우 상기한 바와같이 짝수 비트와 홀수비트들이 모두 반전되어 출력되며, (2), 동기외의 코드워드일 경우에는 선두에 첨가된 비트(s0)만이 반전되어 있으므로 짝수비트 값이 반전되어 출력될 것이다.
그런데, 이러한 프리코더내의 두 레지스터값 x0와 x1은 정확한 값으로 세팅된 후 계산되거나 부정확한 값 그대로 계산될 수 있다.
본 발명에서는 하나의 동기 패턴을 포함하는 30개의 코드워드 마다 x0와 x1을 정확한 값으로 세팅한다.
두 레지스터값이 정확한 값인지 그렇지 않은지(반전된 값인지)는 도면 제10도에 나타낸 바와같이 4가지 경우로 나눌 수 있다.
제10도는 n-1번째 코드워드 출력후 저장된 두 레지스터값의 정확성 여부에 따라, n번째 '0'첨가 코드워드와 '1'첨가 코드워드의 짝수, 홀수 출력비트의 정확성을 판단하기 위해 사용하는 도표이다.
제10도에서, j23 n-1, j24 n-1는 각각 n번째 코드워드의 홀수 출력비트와 짝수 출력비트의 정확성 판단에 사용되는 변수로서, 이 값은 n-1번째 코드워드가 선택된 후 결정되며, 표에서 볼 수 있듯이 네가지 경우의 초기값을 가질 수 있고, 이 네가지 경우의 초기값은 '0'신호 첨가부(802)에 의해서 '0'첨가 코드워드가 디폴트로 입력되므로 '0'첨가 코드워드를 기준으로 기술된 값이다.
제10도에서, R1R2는 프리코더(803)의 출력인 홀수비트와 짝수비트가 모두 정확한 값임을 나타내고,프리코더(803)에서 출력된 홀수비트와 짝수비트가 모두 반전된 값임을 나타내고, R1는 홀수비트가 정확하고 짝수비트는 반전됨을 의미하고,R2는 홀수비트가 반전되고 짝수비트가 정확함을 의미한다.
그리고, 제10도의 도표에서 첫째 칼람은 n번째 코드워드가 동기(sync)인지 그렇지 않은지(non-sync)와, '0'첨가 코드워드를 처리하는 경우인지, '1'첨가 코드워드를 처리하는 경우인지를 보여주고 있다.
제10도의 도표에서 예를 들어, 동기 코드워드일 경우의 홀수와 짝수 비트의 정확성 여부를 살펴본다.
동기를 포함하는 코드워드로서 '0'첨가 코드워드일 경우, j23 n-1j24 n-1=R1R2이므로 n번째 '0'첨가 코드워드의 홀수와 짝수 비트는 모두 정확함을 의미한다.
동기를 포함하는 코드워드로서 '1'첨가 코드워드일 경우, j23 n-1j24 n-1=이므로 n번째 '1'첨가 코드워드의 홀수와 짝수 출력비트는 모두 반전됨을 의미한다.
다음은, '0'첨가 코드워드를 이용해서 '0'과 '1'이 첨가된 코드워드의 전력을 계산하는 방법을 예를 들어 설명한다.
상기 j23 n-1j24 n-1=일 때, n번째 코드워드의 전력 계산과 제어신호(CS)의 출력 후의 j23 n-1j24 n-1의 값이 계산되는 과정에서, n번째 코드워드의 전력은 n-1번째 코드워드의 동기(sync) 여부에 따라 두가지 경우로 나누어 계산된다.
경우1; 동기를 포함하는 코드워드의 경우에 '0'첨가 코드워드의 홀수 비트 계산값, 짝수 비트 계산값이 정확하게 계산된다.
그리고 '1'첨가 코드워드는 홀수비트 계산값, 짝수비트 계산값이 모두 반전(즉, (-)값)으로 계산된다.
'0'(또는 '1')첨가 코드워드가 전력 계산후에 선택되었다면(즉, CS=0(1))이면, j23 n-1j24 n-1=R1R2()가 되고, 이 값은 n+1번째 코드워드의 홀수와 짝수 비트의 정확성 판단 신호로 사용된다.
경우2; 동기를 포함하지 않는 코드워드로서, '0'첨가 코드워드는 홀수비트 계산값, 짝수 비트 계산값이 모두 정확하게 계산되고, '1'첨가 코드워드는 홀수비트 계산값은 정확하게 계산되며, 짝수비트 계산값은 반전된다.
'0'(또는 '1')첨가 코드워드가 전력 계산후 선택되었다면(즉, CS=0(1)), j23 n-1j24 n-1=R1R2()가 되고, 이 값은 n+1번째 코드워드의 홀수와 짝수 비트의 정확성 판단신호로 사용된다.
지금까지 본 발명에서 제안한 자기 기록 매체를 이용한 영상기기의 신호 기록 장치을 이용해서, '0'첨가 코드워드에서 '1'첨가 코드워드를 쉽게 검출할 수 있음과 동시에, '0'첨가 코드워드의 전력과 '1'첨가 코드워드의 전력도 쉽게 계산할 수 있음을 설명하였다.
상기의 설명을 참고로 하여 도면 제8도에서 이루어지는 기록 부호화 과정을 더욱 상세히 설명한다.
먼저, 이미 설명한 바와같이 병렬 직렬 변환기(801)에서 24비트 데이터 스트림을 출력하고, 여기에 '0'으로 가정한 제어비트 1비트를 신호 첨가부(802)에서 첨가하며, 2T프리코더(803)에서 채널워드를 25비트 코드워드로 변환하여 정정/Tmax검출부(805)와 제어신호 발생부(804)로 입력한다.
정정/Tmax검출부(805)는 프리코더(805)의 출력을 저장하고, 또 저장된 값을 상기의 도면 제10도와, 그 이하에서 설명한 바와같은 판단 자료에 근거하여 정확한 '0'첨가 코드워드와 '1'첨가 코드워드로 정정하며, 또한 비트수(run length)를 검색한다.
정정/Tmax검출부(805)는 도면 제9도에 도시된 바와같이, 입력 코드워드를 저장하는 버퍼(901)와, 상기 버퍼(901)에 저장된 코드워드의 정정을 수행하는 정정부(902)와, 상기 정정부(902)에서 출력된 코드워드가 저장되는 버퍼(903)(904)와, 상기 정정부(902)에서 출력된 코드워드의 '0'비트수(run length)를 검색하는 '0'비트수 검색부(905)와, 상기 정정부(902)에서 출력된 코드워드의 '1'비트수(run length)를 검색하는 '1'비트수 검색수(906)로 구성된다.
상기 2T프리코더(803)로부터 입력되는 25비트의 코드워드는 버퍼(902)에 저장되고, 저장된 값은 정정부(902)에서 정확한 '0'첨가 코드워드와 '1'첨가 코드워드로 정정된다.
'0'비트수 검색부(906)에서는 '0'첨가 코드워드의 비트수(run length)를 검색하여 제어신호를 기록신호 결정부(806)로 입력하고, '1'비트수 검색부(906)에서는 '1'첨가 코드워드의 비트수(run length)를 검색하여 제어신호를 기록신호 결정부(806)로 입력한다.
버퍼(903)(904)는 비트수(run length)가 검색되는 동안 상기 정정부(902)에서 출력된 코드워드를 저장하며, 헤드/스위칭부(807)로 입력한다.
도면 제8도에서 제어신호 발생부(804)는 2T프리코더(803)에서 부터 입력된 25비트의 코드워드를 가지고 기록신호 결정부(806)에 제어신호를 입력한다.
제어신호 발생부(804)의 구성은 제9도에 도시된 바와같이, 입력 코드워드를 저장하는 버퍼(901)와, 상기 버퍼(901)에 저장된 코드워드를 정정하는 정정부(902)와, 상기 정정부(902)의 출력 코드워드를 저장하는 버퍼(903)(904)와, 상기 정정부(902)의 출력 코드워드의 '0'비트수를 검색하는 '0'비트수 검색부(905)와, 상기 정정부(902)의 출력 코드워드의 '1'비트수를 검색하는 '1'비트수 검색부(906)와, 입력 코드워드를 적분하는 적분기(907)와, 상기 적분기(907)의 출력을 저장하는 레지스터(908)(909)와, 입력 코드워드에 사인파 신호(sin w1)를 곱셈하는 곱셈기(910)와, 상기 곱셈기(911)의 출력을 적분하는 적분기(911)와, 상기 적분기(911)의 출력을 저장하는 레지스터(912)(913)와, 입력 코드워드에 코사인파 신호(cos w1)를 곱셈하는 곱셈기(914)와, 상기 곱셈기(914)의 출력을 적분하는 적분기(915)와, 상기 적분기(915)의 출력을 저장하는 레지스터(916)(917)와, 상기 입력 코드워드에 사인파 신호(sin w2)를 곱셈하는 곱셈기(918)와, 상기 곱셈기(918)의 출력을 적분하는 적분기(919)와, 상기 적분기(919)의 출력을 저장하는 레지스터(920)(921)와, 상기 입력 코드워드에 코사인파 신호(cos w2)를 곱셈하는 곱셈기(922)와, 상기 곱셈기(922)의 출력을 적분하는 적분기(923)와, 상기 적분기(923)의 출력을 저장하는 레지스터(924)(925)와, 상기 레지스터들의 출력을 멀티플렉싱하는 멀티플렉서(926)(927)와, 상기 멀티플렉서들의 출력을 가산하는 가산기(928)와, 상기 가산기(928)의 출력에 기준 구형파 생성부(930)의 출력을 가산하는 가산기(929)와, 상기 가산기(929)의 출력에 레지스터(932)의 출력을 가산하는 가산기(931)와, 상기 가산기(931)의 출력과 레지스터(932)의 출력을 멀티플렉싱하여 레지스터(932)에 입력하는 멀티플렉서(933)와, 상기 가산기(931)의 출력을 제곱 처리하는 제곱기(934)와, 상기 제곱기(934)의 출력을 입력받아 제어신호를 출력하는 비교 판단부(935)로 구성된다.
2T프리코더(803)를 거친 후의 인코딩된 코드워드가 적분기(907)의 곱셈기(910,914,918,922)에 입력된다.
적분기(907,911,915,919,923)에는 홀수와 짝수비트가 교대로 입력되며, 홀수와 짝수 비트를 교대로 적분한다.
즉, 25비트의 코드워드는 짝수 13비트와 홀수 12비트로 구분되어 적분되고, 이 값들은 25비트 마다 10개의 레지스터(908,909,912,913,916,917,920,921,924,925)에 저장된다.
한편, 상기 곱셈기(910)는 미리 만들어둔 테이블내의 사인값(sin w1)을 입력 코드워드에 곱셈하여 적분기(911)에서 적분하게 하고, 곱셈기(914)는 미리 만들어둔 테이블내의 코사인값(cos w1)을 입력 코드워드에 곱셈하여 적분기(915)에서 적분하게 하고, 곱셈기(918)는 미리 만들어둔 테이블내의 사인값(sin w2)을 입력 코드워드에 곱셈하여 적분기(919)에서 적분하게 하고, 곱셈기(922)는 미리 만들어둔 테이블내의 코사인값(cos w2)을 입력 코드워드에 곱셈하여 적분기(923)에서 적분하게 한다.
이렇게 적분을 위한 사인 신호와 코사인 신호를 미리 테이블로 만들어 둠으로써 계산 시간을 단축할 수 있게 한다.
적분기(907)는 입력 코드워드를 적분하여 레지스터(908)(909)에 저장하게 한다.
멀티플렉서(926)는 레지스터(908,912,916,920,924)에 저장된 짝수비트 적분값을 선택하고, 멀티플렉서(927)는 레지스터(909,913,917,921,925)에 저장된 홀수비트 적분값을 선택한다.
상기 멀티플렉서(926)(927)에서 선택된 적분값은 가산기(928)에서 가산되어 홀수12비트의 적분값과 짝수 13비트의 적분값을 합한 25비트의 합산 결과를 얻는다.
이와같이 가산기(928)에서 짝수와 홀수비트를 합산할 때 상기한 짝수와 홀수비트의 정확성 판단신호를 이용해서 '0'첨가 코드워드와 '1'첨가 코드워드의 짝수와 홀수 비트를 합산한다.
가산기(928)에서 가산된 결과는 후단의 가산기(929)에 입력되고, 가산기(929)는 기준 구형파 발생부(930)의 출력값과 가산기(928)의 출력값을 합산한다.
이때, 구형파 신호는 미리 사인함수, 코사인 함수와 25비트 단위로 계산되어 기준 구형파 테이블로서 발생부(930)에 저장되어 있다.
그러므로, 기준 구형파 발생부(930)내에 저장된 '0'첨가 코드워드와, '1'첨가 코드워드의 전력이 계산될 때 합산되며, 선택된 코드워드에 대해서 다시 한 번 전력이 계산될때에도 합산된다.
가산기(931)에서는 바로 전 코드워드 까지 적분되어 저장된 5라인에 대한 레지스터(932)에 저장된 전력값(R0~R4)과, '0'과 '1'이 첨가된 코드워드의 25비트 적분값(즉, 가산기(929)의 출력)이 합산된다.
이때 멀티플렉서(933)는 레지스터(R0)의 출력을 선택하여 레지스터(R4)로 공급함으로써, 5개의 레지스터 값이 클럭에 따라 쉬프트(shift)되도록 하여, 레지스터(932)의 값은 변화시키지 않는다.
한편, 상기 가산기(931)에서 적분된 값은 제곱기(934)에서 제곱처리(squaring)된다.
그리고, 제곱기(934)의 출력은 비교/판단부(935)에 입력되며, 비교/판단부(935)는 '0'첨가 코드워드의 전력을 계산할 때는 5번 가산하고, '1'첨가 코드워드의 전력을 계산할 때는 5번 가산하여, 그 감산 또는 가산된 결과값의 부호로써 크기를 판단하며, 이 판단된 신호를 제어신호(CS)로서 기록신호 결정부(806)에 입력한다.
이와같이 하여 제어신호 발생부(804)에 의한 제어신호(CS)발생이 이루어지게 된다.
다시, 도면 제8도를 참조하여, 기록신호 결정부(806)는 상기 정정/Tmax검출부(805)에서 입력되는 Tmax검출신호와, 상기 제어신호 발생부(804)에서 입력되는 제어신호(CS)를 가지고 기록할 신호를 결정하여 그것을 선택하게 하는 제어신호를 헤드/스위칭부(807)에 입력한다.
이때 우선 순위는 정정/Tmax검출부(805)의 비트수(run length)검색 결과가 제어신호 발생부(804)의 전력 계산 결과보다 우선한다.
상기 조건에 따라, 기록신호 결정부(806)는 최종적인 코드워드의 선택신호를 출력하고, 이 선택신호에 의해서 헤드/스위칭부(807)가 정정/Tmax검출부(805)의 버퍼(903)의 출력이나 버퍼(904)의 출력 중에서 하나의 코드워드를 선택하여 자기 테이프(808)에 기록하게 되는 것이다.
즉, 코드워드의 선택 신호에 따라 상기 버퍼(903,904)의 '0'첨가 코드워드나 '1'첨가 코드워드 중에서 하나의 코드워드가 선택되는 것이다.
그리고, 이때 제9도에서 선택된 코드워드의 전력값은 바로 전 코드워드 까지의 적분된 전력값에 다시한번 합산되어 멀티플렉서(933)를 통해 5개의 레지스터(932)에 저장된다.
이와같이 하는 이유는 공유 가능한 회로들을 공유하여 회로의 크기를 줄여주기 위한 것이다.
그리고, 상기 레지스터(932)에 저장된 값은 다음에 입력되는 코드워드 계산에 이용된다.
상기한 바와같이 본 발명의 실시예 1에서는, 항상 '0'첨가 코드워드가 부가된다고 가정하고 기준신호(Pilot Tone)가 추가된 출력신호를 계산 한 후에, '1'을 부가해야 할 경우에는 출력신호를 정정하여 테이프에 기록될 정확한 신호를 계산하여 적합한 코드워드가 테이프에 기록되게 제어함으로써, 기록 데이터의 실시간 처리를 가능하게 하고 또한 공통으로 사용할 수 있는 구성 요소를 공유하게 설계함으로써 회로 구성을 간소화시킬 수 있게 되었다.
도면 제11도는 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치의 제2실시예를 나타낸다.
이 실시예는 지연시간 문제의 해결을 위해 2T프리코더의 출력 데이터의 규칙성을 이용해서 2개의 라인 블록만으로 4개의 라인 블록(block1~block4)을 사용하는 것과 동일한 효과를 얻을 수 있게 하는 실시예이다.
여기서, 라인 블록(block)은 '0'이 첨가된 24+1비트의 채널워드의 변환→2T프리코딩→사인파/코사인파 신호의 곱셈→적분→제곱연산에 이르는 일련의 구성을 하나의 라인 블록(block1)으로 하고, '1'이 첨가된 24+1비트의 채널워드의 변환→2T프리코딩→사인파/코사인파 신호의 곱셈→적분→제곱연산에 이르는 일련의 구성을 하나의 라인 블록(block2)으로 하고, 실시간 처리를 위해서 또다른 '0'이 첨가된 24+1비트의 채널워드의 변환→2T프리코딩→사인파/코사인파 신호의 곱셈→적분→제곱연산에 이르는 일련의 구성을 하나의 라인 블록(block3)으로 하고, '1'이 첨가된 24+1비트의 채널워드의 변환→2T프리코딩→사인파/코사인파 신호의 곱셈→적분→제곱연산에 이르는 일련의 구성을 하나의 라인 블록(block4)으로 구성하는 것을 의미한다.
그 구성을 살펴보면, 병렬로 입력되는 8비트 입력 데이터를 24비트의 직렬 데이터 스트림으로 변환하기 위한 병렬 직렬 변환기(1101)와, 상기 병렬 직렬 변환기(1101)의 출력을 입력받아 1비트의 '0'을 첨가하는 신호첨가부(signal Affixing Block)(1102)와, 상기 병렬 직렬 변환기(1101)의 출력을 입력받아 1비트의 '1'을 첨가하는 신호첨가부(1103)와, 상기 신호 첨가부(1102)의 출력을 입력받아 25비트의 코드워드를 생성하는 2T프리코더(1104)와, 상기 신호 첨가부(1103)의 출력을 입력받아 25비트의 코드워드를 생성하는 2T프리코더(1105)와, 상기 프리코더(1104)(1105)의 출력을 입력받아 비트 데이터의 규칙적인 특성 테이블을 이용해서 '0'첨가 가정이 잘못된 경우 해당 코드워드 값을 정확한 값으로 정정함으로써 상기 두 개의 비트 스트림 중에서 기록하고자 하는 트랙의 주파수 특성에 가까운 비트 스트림을 선택할 수 있도록 제어신호를 생성하는 제어신호 발생부(1106)와, 상기 신호 첨가부(1104)의 비트수(run length)상한값(예;10)을 검출하여 그 신호를 제어 신호 발생부(306)에 공급하고 또 입력된 코드워드 값을 보정하는 정정/Tmax검출부(1107)와, 상기 신호 첨가부(1105)의 비트수(run length)상한값을 검출하여 그 신호를 제어신호 발생부(306)에 공급하고 또 입력된 코드워드 값을 보정하는 정정/Tmax검출부(1108)와, 상기 제어신호 발생부(1106)의 출력과 상기 정정/Tmax검출부(1107)(1108)의 출력을 입력받아 기록할 코드워드를 선택 제어하는 기록신호 결정부(Decision Block)(1109)와, 상기 기록신호 결정부(1109)의 제어를 받아 상기 정정/Tmax검출부(1107)의 코드워드나 정정/Tmax검출부(1108)의 코드워드중 하나를 선택하여 자기테이프(1111)에 기록하는 헤드/스위칭부(1110)로 구성된다.
이와같이 구성된 본 발명의 신호 기록부 동작은 다음과 같이 이루어진다.
먼저, 병렬 직렬 변환기(1101)는 입력된 8비트의 병렬 디지탈 데이터를 24비트의 직렬 디지탈 데이터로 변환한다.
'0'신호 첨가부(1102)는 입력된 24비트의 데이터에 1비트의 '0'을 첨가하여 25비트의 채널워드를 만들고, '1'신호 첨가부(1103)는 입력된 24비트의 데이터에 1비트의 '1'을 첨가하여 25비트의 채널워드를 만든다.
'0'신호 첨가부(1102)에서 출력된 25비트의 채널워드는 2T프리코더(1104)에 입력되어 코드워드로 변환되고, '1'신호 첨가부(1103)에서 출력된 25비트의 채널워드는 2T프리코더(1105)에 입력되어 코드워드로 변환된다.
2T프리코더(1104)(1105)에서 출력되는 코드워드는 제어신호 발생부(1106)에 입력되고, 또 정정/Tmax검출부(1107)(1108)에도 각각 입력된다.
제어신호 발생부(1106)는 입력된 코드워드에 대하여 항상 '0'이 첨가되었다고 가정하고 코드워드의 전력을 계산하여 기록하고자 하는 트랙의 주파수 특성에 가까운 비트 스트림을 선택할 수 있도록 제어신호를 생성한다.
제어신호 발생부(1106)에서 발생된 제어신호는 기록 신호 결정부(1109)에 입력된다.
정정/Tmax검출부(1107)(1108)는 입력된 코드워드를 저장하고 또 코드워드 보정을 수행하며, 비트수(run length)의 상한값을 검출하여 비트수(run length)의 상한값을 검출한 신호는 기록 신호 결정부(1109)에 입력하고, 보정된 코드워드는 헤드/스위칭부(1110)에 입력한다.
기록 신호 결정부(1109)는 제어신호 발생부(1106)의 출력과, 상기 정정/Tmax검출부(1107)(1108)의 출력을 입력받아 기록할 코드워드를 선택하도록 헤드/스위칭부(1110)를 스위칭 제어함으로써, 기록 트랙의 주파수 특성에 적합한 디지탈 정보가 자기 테이브(1111)에 기록되도록 한다.
상기 제11도에 도시한 본 발명 실시예 2에서 2T프리코더를 포함하는 제어신호 발생부와 정정/Tmax검출부의 상세한 내부 구성을 도면 제12도에 도시하였다.
상기 제10도 및 제11도에 도시한 본 발명의 신호 기록 장치로서 기준신호(Pilot Tone)발생회로는 다음과 같은 특성을 가진다.
실시예 2는 프리코더를 거친 후 출력되는 비트 데이터의 규칙적인 특성을 이용해서 기준신호(Pilot Tone) 를 생성하고 또 디지탈 정보를 기록하게 한다.
이러한 규칙적인 특성은 실시간으로 데이터를 처리할 때 필요한 블록의 수를 4개에서 2개로 줄일 수 있게해 준다.
프리코더를 거친후 출력되는 비트 데이터의 규칙적인 특성은 제12도의 프리코더(1104)(1105)내의 레지스터(R11,R21,R12,R22)값이, 새로운 채널워드의 입력전에 R11 XOR In0(n,1)의 값과 R11 XOR In1(n,1)이 서로 다르면 블록에서 출력되는 코드워드의 홀수번째 출력이 항상 반대이고, R21과 R22의 값이 서로 다르면 두 블록에서 출력되는 코드워드의 짝수번째 출력이 다른 것을 의미한다.
또한, 본 발명 실시예 2에서는 기준 구형파 테이블을 사용하고 제곱기 블록을 공유함으로써 보다 작은 하드웨어로 신호 기록부를 구성 가능하게 한다.
이것은 종래 4개의 라인 블록에서 사용하는 제곱기 블록수를 20개에서 1개로 줄여서 같은 동작을 가능하게 한다.
또한, 주 적분기의 전단에는 부적분기가 존재하여 실시간으로 입력 비트를 처리할 때 속도 문제를 해결해 준다.
이하, 첨부된 도면 제12도를 참조하여 상기의 특징을 가지는 본 발명에서의 기준신호(Pilot Tone)발생 동작을 설명한다.
먼저, 도면 제12도에 도시한 제어신호 발생부의 구성부터 살펴본다.
기준 구형파의 계산을 위한 정보를 테이블로 가지고 있는 기준 구형파 생성부(1201)와, 2T프리코더(1104)의 코드워드에 미리 테이블로 가지고 있는 사인파 신호와 코사인파 신호(sin w1,cos w1,sin w2, cos 2)를 곱셈하는 곱셈기(1202~1205)와, 상기 2T프리코더(1104)의 출력과 상기 곱셈기(1202~1205)들의 출력을 입력받아, 최종 출력에서 정확한 선택 신호가 발생하기 전에 잘못 계산될 수 있는 입력 비트들을 적분하는 부적분기(1210~1214)와, 상기 부적분기(1210~1214)들의 출력을 입력받아 부적분기의 잘못된 계산값을 수정해야할 경우 입력 데이터 적분값과 별도로 기준 구형파 생성부(1201)의 값을 처리하기 위한 주적분기(1220~1224)와, 2T프리코더(1105)의 코드워드에 미리 테이블로 가지고 있는 사인파 신호와 코사인파 신호(sin w1,cos w1,sin w2, cos 2)를 곱셈하는 곱셈기(1206~1209)와, 상기 2T프리코더(1105)의 출력과 상기 곱셈기(1206~1209)들의 출력을 입력받아, 최종 출력에서 정확한 선택 신호가 발생하기 전에 잘못 계산될 수 있는 입력 비트들을 적분하는 부적분기(1215~1219)와, 상기 부적분기(1215~1219)들의 출력을 입력받아 부적분기의 잘못된 계산값을 수정해야할 경우 입력 데이터 적분값과 별도로 기준 구형파 생성부(1201)의 값을 처리하기 위한 주적분기(1225-1229)와, 상기 주적분기(1220~1229)들의 출력을 멀티플렉싱하는 멀티플렉서(1230)와, 상기 멀티플렉서(1230)의 출력을 제곱 연산하는 제곱기(1231)와, 상기 제곱기(1231)의 출력을 입력받아 '0'첨가 코드워드와 '1'첨가 코드워드에 따른 가산 또는 감산에 의해 전력을 계산하며 그 결과값의 부호로써 크기를 판단하여 제어신호(CS)를 출력하는 비교 판단부(1232)로 구성된다.
상기 구성의 기준신호(Pilot Tone) 발생회로에서는 4개의 라인 블록 대신에 바로 전 코드워드의 제어비트를 '0'으로 가정함으로서 두가지 경우만 계산한다.
즉, '0'비트가 바로 전 코드워드의 제어비트로서 선택되었다면, 두 블록에서는 정확한 값이 계산된다.
가정이 잘못된 경우('1'첨가 코드워드가 선택될 경우)에는 프리코더내의 레지스터의 값을 다시 계산하는 대신에 정확한 값으로 정정한다.
이것은 도면 제14도와 같은 레지스터값 정정 테이블을 이용한다.
도면 제14도는 '1'첨가 비트가 바로전 코드워드의 제어비트로써 선택되었을 경우, 계산값 수정에 이용되는 테이블(modification table)로써, 프리코더내의 두 레지스터값들이 어떻게 수정되는지를 보여준다.
제14도에서 a,b,c,d,e,f ∈{0,1}, -은 반전된 비트 스트림을 의미한다.
Bi=R1iR2i는 4개의 블록(block1,block2,block3,block4)중에서 I 번째 라인 블록의 레지스터 값을 나타내며, 괄호 밖의 값은 블록1(block1), 블록2(block)이고, 괄호안의 값은 블록3(block3), 블록4(block4)이다.
여기에서의 블록은 2T프리코더(1104)(1105)의 프리코더의 출력값을 계산하는 제어신호 발생부 회로를 합한 것을 의미한다.
블록1, 블록2(블록3,블록4)는 바로 전 코드워드가 '0'('1')이 첨가되었다고 가정한 후 계산한다.
코드워드들은 다음의 세가지 경우로 나뉘어진다.
경우1 ; 동기를 포함하는 코드워드, 경우2 ; 동기 코드워드 다음의 코드워드, 경우3 ; 그외의 코드워드의 경우이다.
본 발명에서는 두 개의 라인 블록만이 사용되므로, B3,B4가 필요한 경우에는 각각 B1,B2로 부터 계산될 수 있어야 한다.
제14도의 표에서 볼 수 있듯이 경우1에서는 회로내의 지연시간 때문에 레지스터의 값들을 정정할 필요가 없다.
그러므로, 정정 되어야 할 경우는 경우2와 경우3일 때이며,
경우2일 때는 B3-(R11R12), B4-(R12R22),
경우3일 때는 B3-(R12R22, B4-(R11R21).
즉, 경우2일 때의 B3, B4의 값은 B1, B2의 값을 반전시킴으로써 얻을 수 있고, 경우3일때의 B3, B4의 값은 B2, B1을 반전시킴으로써 얻을 수 있는 것이다.
이하, 도면 제12도를 참조하여 기준신호(Pilot Tone)발생회로의 각 블록별 동작을 설명한다.
2T프리코더(1104)(1105)는 25비트 데이터를 직렬로 1비트씩 처리하여 코드워드로 출력한다.
입력 데이터의 첫 번째 비트가 입력되기 전에 2T프리코더내의 두 레지스터(R11,R12)(R12,R22)의 값은 세팅되어 있어야 한다.
동기를 포함하는 코드워드가 입력될 때를 제외하고 두 레지스터 값은 기준신호(Pilot Tone)발생회로의 제어신호 발생부에서 출력되는 제어신호에 의해 결정된다.
코드워드의 첫 번째 비트가 입력되기 전 제어신호(CS)가 출력되어야 레지스터 값을 올바로 세팅할 수 있다.
그러나, 제어블럭 내의 지연시간 때문에 실현이 가능하지 않으므로 디폴트로 설정한 블록내에 있는 두 개의 레지스터 값을 다른 블록의 레지스터 값으로 설정한다.
즉, n번째 코드워드를 2T프리코더에 입력할 때 n-1번째 코드워드는 항상 '0'이 첨가된 코드워드가 선택된다고 가정하여 2T프리코더 내의 레지스터 값을 세팅한다.
이와같이 2T프리코더 내의 두 레지스터값을 보정하는 방법은, 동기 신호를 포함한 첫 번째 코드워드인 경우와, 두 번째 코드워드인 경우와, 그외의 코드워드인 경우로 나누어 보정하며 그 보정 규칙은 상기 제14도 및 데이터열의 규칙적인 특성에 관하여 설명한 것에 근거한다.
즉, 동기신호를 포함한 첫 번째 코드워드의 경우는 두 레지스터(R11,R21), (R12,R22)의 값이 정확하게 세팅되어 출력되므로 값을 보정시킬 필요가 없고, 두 번째 코드워드의 경우는 레지스터(R11,R21), (R12,R22)의 값을 모두 반전시킨다.
그리고, 그외의 코드워드인 경우에는 2T프리코더의 특성을 설명할 때 1,2번째 외의 코드워드 출력시 1,4번 블록(block1,block4)의 출력값이 항상 반대이고, 2,3번 블록(block2,block3)의 출력값이 항상 반대였다.
1,4번 레지스터와 2,3번 레지스터도 계속 반대이다.
그러므로 1번 라인 블록의 결과 값들을 3번 블록과 같이 만들어 주기 위해서는 2번 블록 레지스터값을 반전시켜서 1번 블록에 저장하고, 2번 블록의 값을 4번 블록의 값과 같이 만들어주기 위해서는 1번 블록의 레지스터값을 반전시켜서 2번 블록에 저장하면 된다.
한편, 곱셈기(1202~1209)들은 미리 정해둔 사인, 코사인 테이블로부터 제공되는 사인파 신호, 코사인파 신호(sin w1,cos w1,sin w2,cos w2)와 상기 프리코더에서 출력된 코드워드를 곱셈 연산하여 각각 부적분기(1211~1214,1216~1219)에 입력한다.
부적분기(1210~1219)들은 실시간으로 입력 비트를 처리할 때 속도 문제를 해결하기 위해 새롭게 첨가된 블록이다.
부적분기(1210~1219)는 25비트의 데이터 처리 기간 동안에 두 번의 독립적인 적분 과정을 반복한다.
즉, 한 번은 코드워드 n+1에 의해 발생되는 제어신호로, 정정되지 않은 코드워드 n의 17비트에 대하여 코사인과 사인값을 곱셈하는 적분 과정이고, 다른 한 번은 코드워드 n의 나머지 8비트 동안 코사인과 사인값을 곱하여 적분하는 과정이다.
또, 부적분기(1210~1219)의 값은 17비트와 25비트 마다 한 번씩 초기화 되어 '0'이 되며, 초기화 될 때마다 자신이 가지고 있는 값을 주적분기(1220~1229)에 입력시킨다.
이와같이 코드워드 n을 계산할 때 처음 17비트 동안 적분한 값은 정정되기 전의 입력 데이터이므로 잘못 계산된 값일수도 있다.
이때에는 상기 도면 제14도에 관련하여 설명한 바와같이 2T프리코더(1104)(1105)의 출력 특성을 이용하여 잘못된 적분값을 정확한 적분값으로 바꿔준다.
다음의 8비트를 적분한 값은 코드워드 n-1의 두 패턴 중에서 어떤 패턴이 선택되었는지가 알려진 상태에서 계산된 값이므로 정확하다.
부적분기(1210~1219)에서 적분된 값을 보정하는 방법은, 동기신호를 포함하는 첫 번째 코드워드인 경우에는 값을 보정시킬 필요가 없고, 두 번째 코드워드인 경우에는 부적분기(1210~1219)내에 저장된 값을 주적분기(1220~1229)로 넘겨 줄 때 부적분기(1210~1219)의 값에 (-)를 붙여서 주적분기(1220~1229)에서 더해주면 된다.
이것은 1(2)번 블록과 3(4)번 블록의 2T프리코더 출력은 항상 반대이기 때문에, 1(2)번 라인 블록으로 3(4)번 블록과 똑같은 결과를 내도록 하기 위해서는 같은 라인 블록의 부적분기(1210~1219)의 값을 주적분기(1220~1229)의 값에서 감산하면 되기 때문이다.
상기 이외의 코드워드인 경우에는 1번 라인 블록의 부적분기의 값을 2번 블록의 주적분기에 넘겨주고, 2번 라인 블록의 부적분기의 값을 1번 라인 블록에 넘겨주며, 이때 주적분기에서는 자신의 값에서 부적분기에서 넘겨준 값을 감산하면 된다.
위와같은 방법으로 하나의 코드워드에 대해 17비트 또는 8비트 입력시간 동안 부적분기에 적분된 값을 주적분기(1220~1229)에서 반복적으로 적분한다.
기준 구형파 생성부(1201)에서는 25비트씩 미리 별도로 사인값, 코사인 값을 곱하고 적분한 모든 값들을 표로 만들어서서 저장하고, 이것을 25클럭 주기로 꺼내어 주적분기(1220~1229)에 제공함으로써, 25클럭마다 한 번씩 주적분기(1220~1229)로 기준 구형파 정보가 직접 입력되어 적분되게 한다.
이때, 주적분기(1220~1229)에서 적분되는 시간은 25비트가 처리되는 동안 어떤 시간상에서도 가능하므로 테이블 값을 읽어내는 시간 여유는 충분하다.
상기한 바와같이 주적분기(1220~1229)들에서 적분된 값은 멀티플렉서(1230)를 통해 제곱기(1231)에 입력되어 제곱 연산 처리되고, 또 비교 판단부(1232)에 입력된다.
비교 판단부(1232)는 상기 제곱기(1231)의 출력을 입력받아 '0'첨가 코드워드와 '1'첨가 코드워드에 따른 가산 또는 감산에 의해 전력을 계산하며 그 결과값의 부호로써 크기를 판단하여 제어신호(CS)를 출력한다.
이 제어신호가 기록신호 결정부로 입력되어 두 개의 코드워드 중 하나의 코드워드를 선택하게 한다.
도면 제13도는 상기 제12도에 도시한 기준신호(Pilot Tone) 발생회로의 전체 회로 구성을 도시한다.
상기 제12도에서와 동일한 구성 요소에 대하여는 동일 부호로 표기하였다.
이 회로에서는 이미 설명한 바와같이 미리 별도로 사인파 테이블(1302)(1305)과, 코사인파 테이블(1303)(1306)을 가지며 각 파형 정보를 읽어내기 위한 테이블 카운터(1301)(1304)들을 더 포함하여 도시한 것이다.
또한, 부적분기(1210~1219)들에서 주적분기(1220~1229)들로 입력되는 데이터들과 기준 구형파 생성부(1201)에서 제공되는 기준 구형파 정보를 일시 저장하기 위한 래치(1220a~1229a)들을 더 포함하여 도시하였다.
또한, 상기 정정/Tmax검출부(1107)(1108)의 내부 구성 요소로서, '0'첨가 코드워드를 저장하는 지연버퍼(1107a)와, '0'첨가 코드워드의 '0'비트수(run length)를 검색하는 '0'비트수 검색부(1107b)와, '1'첨가 코드워드를 저장하는 지연버퍼(1108a)와, '1'첨가 코드워드의 '1'비트수(run length) 를 검색하는 '1'비트수 검색부(1108b)를 도시하였다.
상기의 비트수 검색부(1107b)(1108b)는 입력 코드워드의 '0'와 '1'의 비트수 상한값을 검색하여 제어신호를 기록신호 결정부(1109)로 입력해준다.
상기의 지연버퍼(1107a)(1108a)는 2T프리코더(1104)(1105)의 출력 비트를 버퍼 크기만큼 저장한다.
버퍼 크기는 최소한 하나의 코드워드를 저장하고, 또 제어블럭 내의 연산 과정에 걸리는 시간 만큼을 저장할 수 있는 크기이다.
상기의 지연버퍼(1107a)(1108a)에 저장된 비트값은 제어신호(CS)에 의해서 보정된다.
즉, 코드워드 n-1을 판별하고, 선택하는 제어신호(CS)에 의해 2T프리코더(1104)(1105)의 레지스터값이 보정되기 전까지는 코드워드 n의 25비트중 17비트는 정확한 값인지 알 수 없다.
그러나, 코드워드 n-1에 의해 제어신호(CS)가 생성되면 현재 입력되는 코드워드가 정확한 값인지를 판단할 수 있으므로, 이때는 입력된 코드워드값을 보정한다.
지연버퍼 내에서의 비트값 보정은 이미 설명한 2T프리코더내의 레지스터값을 바꾸는 것과 동일하다.
기록신호 결정부(1109)는 제어신호 발생부-비교 판단부(1232)의 출력과 상기 비트수 검색부(1107b)(1108b)의 출력을 입력받아서 헤드/스위칭부(1110)를 제어함으로써, 상기 지연버퍼(1107a)나 지연버퍼(1108a)의 출력 코드워드 중에서 어느 하나의 코드워드를 선택하여 자기 테이프에 기록하게 한다.
이상에서 설명한 바와같이 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치에 의하면, 항상 코드워드에 '0'이 부가된다고 가정하고 기준신호(Pilot Tone)가 추가된 출력신호를 계산한 후에, '1'을 부가해야할 경우에는 출력신호를 정정하여 테이프에 기록될 정확한 신호를 계산함으로써, 기준신호(Pilot Tone) 발생 시스템을 현저히 간소화 하였다.
또한, 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치에서는 기준신호(Pilot Tone) 발생회로를 구성함에 있어서, 종래 4개 블록을 2개 또는 1개의 블록으로 구현하였고, 공유 가능한 회로를 최대한 공유하여 회로 구성의 간소화 및 실시간 데이터 처리를 가능하게 하였다.
또한, 본 발명의 자기 기록 매체를 이용한 영상기기의 신호 기록 장치는 기준 구형파 신호나 사인, 코사인 신호의 계산을 테이블로 만들어서 처리함으로써, 이것을 계산하는데 필요한 시간을 줄여서 회로 구성의 간소화는 물론 데이터의 고속 실시간 처리를 가능하게 하였다.

Claims (15)

  1. 입력 n비트의 병렬 데이터를 m비트의 직렬 데이터로 변환하는 직렬 데이터 변환수단과, 상기 m비트의 직렬 데이터에 '0'(또는 '1')의 제어비트를 부가하여 m+1비트의 채널워드로 변환하는 채널워드 변환수단과, 논리소자의 출력특성을 이용하여 상기 m+1비트의 채널워드를 규칙적인 특성을 구비하는 m+1비트의 코드워드로 변환하는 코드워드 변환수단과, 입력되는 상기 m+1비트의 코드워드의 전력을 연산하고 또 상기 m+1비트의 코드워드의 규칙적인 특성을 이용하여 상기 채널워드 변환수단에서 제어비트가 '1'(또는 '0')로 부가되어 변환된 코드워드를 생성하여 전력을 연산하고 또 상기의 각각의 연산된 전력을 비교하여 그 비교 결과에 따른 제어신호를 출력하는 제어신호 출력수단과, 상기 제어신호에 따라 입력되는 상기 m+1비트의 코드워드를 출력하거나 또는 임의의 정정된 m+1비트의 코드워드로 정정하여 출력하는 정정수단과, 상기 정정수단의 출력신호인 m+1비트 코드워드와 정정된 m+1비트 코드워드의 연속적인 '0' 또는 '1' 비트수를 카운트하는 카운트 수단과, 상기 제어신호 출력수단과 상기 카운트수단의 출력신호에 따라 상기 정정수단의 m+1비트 코드워드 또는 정정된 m+1비트 코드워드를 선택적으로 기록매체에 기록하는 기록수단;을 포함하여 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  2. 제1항에 있어서, 상기 직렬 데이터 변환수단은; 입력되는 8비트의 병렬 데이터를 24비트의 직렬 데이터로 변환하는 병렬/직렬 데이터 변환기로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  3. 제1항에 있어서, 상기 채널워드 변환수단은; 입력되는 m비트의 직렬 데이터에 '0'(또는 '1')의 1비트를 제어비트로 부가하는 신호 첨가부로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  4. 제1항에 있어서, 상기 코드워드 변환수단은; 2T프리코더로서 입력 채널워드의 배타적 논리합(Exclusive OR)을 수행하는 게이트회로와, 상기 게이트 회로의 출력을 저장하여 게이트 회로에 입력하는 2개의 레지스터로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  5. 제1항에 있어서, 상기의 제어신호 출력수단은; 입력되는 m+1비트의 코드워드를 홀수(odd)비트열과 짝수(even)비트열로 분리하여 적분하여 그 전력을 연산함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  6. 제1항에 있어서, 상기의 정정수단은; 상기의 코드워드의 규칙적인 특성을 이용해서 정확성 판단 테이블을 구성해 두고, 이 테이블에 근거하여 상기의 코드워드 변환수단, 상기의 기록할 신호 선택시 처리될 코드워드값을 정정함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  7. 제1항에 있어서, 상기의 카운트수단은; 입력되는 코드워드 각각의 연속적인 '0' 또는 '1'비트수가 10 이상인가를 카운트하여 10이상 카운트되면 상기 카운트된 해당 코드워드가 상기 기록수단에 의해 기록되지 못하게 하는 것을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  8. 제1항에 있어서, 상기의 기록수단은; 상기 m+1비트 코드워드의 정정된 m+1비트의 코드워드를 입력으로 하여 선택 출력하는 스위칭수단과, 상기 제어신호 출력수단과 상기 카운트수단의 출력에 따라 상기 스위칭수단을 제어하는 스위칭 제어 출력수단과, 상기 스위칭수단의 출력신호를 기록 매체에 기록하는 기록헤드로 구성됨을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  9. 입력 n비트의 병렬 데이터를 m비트의 직렬 데이터로 변환하는 직렬 데이터 변환수단과, 상기 m 비트의 직렬 데이터에 '0' 제어비트를 부가하여 m+1비트의 제1채널워드로 변환하는 제1채널워드 변환수단과, 상기 m비트의 직렬 데이터에 '1' 제어비트를 부가하여 m+1비트의 제2채널워드로 변환하는 제2채널워드 변환수단과, 논리 소자의 출력특성을 이용하여 상기 m+1비트의 제1채널워드를 규칙적인 특성을 구비한 m+1비트의 제1코드워드로 변환하는 제1코드워드 변환수단과, 논리 소자의 출력 특성을 이용하여 상기 m+1비트의 제2채널워드를 규칙적인 특성을 구비한 m+1비트의 제2코드워드로 변환하는 제2코드워드 변환수단과, 입력 되는 상기 제1코드워드와 제2코드워드의 전력을 각각 연산하고 또 상기 제1코드워드와 제2코드워드의 규칙적인 특성을 이용하여 상기 제1코드워드와 제2코드워드 각각의 전력 연산값을 정정하고 또 연산된 각각의 전력을 비교하여 그 비교 결과에 따른 제어신호를 출력하는 제어신호 출력수단과, 상기 제1코드워드와 제2코드워드 각각의 연속적인 '0' 또는 '1'비트수를 카운트하는 카운트수단과, 상기 제어신호 출력수단과 상기 카운트수단의 출력신호에 따라 상기 제1코드워드 또는 제2코드워드를 선택적으로 기록 매체에 기록하는 기록수단을 포함하여 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  10. 제9항에 있어서, 상기 직렬 데이터 변환수단은; 입력되는 8비트의 병렬 데이터를 24비트의 직렬 데이터로 변환하는 병렬/직렬 데이터 변환기로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  11. 제9항에 있어서, 상기 제1채널워드 변환수단은; 입력되는 m비트의 직렬 데이터에 '0'의 1비트를 제어비트로 부가하는 신호 첨가부로 구성하고, 상기 제2채널워드 변환수단은; 입력되는 m비트의 직렬 데이터에 '1'의 1비트를 제어비트로 부가하는 신호 첨가부로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  12. 제9항에 있어서, 상기 제1코드워드 변환수단은; 2T프리코더로서 입력 채널워드의 배타적 논리합(Exclusive OR)을 수행하는 게이트회로와, 상기 게이트 회로의 출력을 저장하여 게이트 회로에 입력하는 2개의 레지스터로 구성하고, 상기 제2코드워드 변환수단은; 2T프리코더로서 입력 채널워드의 배타적 논리합을 수행하는 또다른 게이트 회로와, 상기 또다른 게이트 회로의 출력을 저장하여 이 게이트 회로에 입력하는 또다른 2개의 레지스터로 구성함을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  13. 제9항에 있어서, 상기의 제어신호 출력수단은; 기준 구형파의 계산을 위한 정보를 테이블로 기억하고 있는 수단과, 입력 코드워드에 미리 테이블로 가지고 있는 사인파 신호와 코사인파 신호(sin w1,cos w1,sin w2,cos 2)를 곱셈하는 수단과, 상기 입력코드워드와 상기 곱셈 결과를 입력받아, 최종 출력에서 정확한 선택 신호가 발생하기 전에 잘못 계산될 수 있는 입력 비트들을 적분하는 부적분기와, 상기 부적분기들의 출력을 입력받아 부적분기의 잘못된 계산값을 수정해야할 경우 입력 데이터 적분값과 별도로 기준 구형파의 값을 처리하기 위한 주적분기와, 상기 주적분기들의 출력을 멀티플렉싱하는 멀티플렉서와, 상기 멀티플렉서의 출력을 제곱 연산하는 제곱기와, 상기 제곱기의 출력을 입력받아 '0' 첨가 코드워드와 '1'첨가 코드워드에 따른 가산 또는 감산에 의해 전력을 계산하며 그 결과값의 부호로써 크기를 판단하여 제어신호(CS)를 출력하는 비교 판단부로 구성됨을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  14. 제9항에 있어서, 상기의 카운트수단은; 입력되는 제1코드워드와 제2코드워드 각각의 연속적인 '0' 또는 '1'비트수가 10 이상인가를 카운트하여 10 이상 카운트되면 상기 카운트된 해당 코드워드가 상기 기록수단에 의해 기록되지 못하게 하는 것을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
  15. 제9항에 있어서, 상기의 기록수단은; 상기 m+1비트의 제1코드워드와 제2코드워드를 입력으로 하여 선택 출력하는 스위칭수단과, 상기 제어신호 출력수단과 상기 카운트수단의 출력에 따라 상기 스위칭수단을 제어하는 스위칭 제어 출력수단과, 상기 스위칭수단의 출력신호를 기록 매체에 기록하는 기록헤드로 구성됨을 특징으로 하는 자기 기록 매체를 이용한 영상기기의 신호 기록 장치.
KR1019960016787A 1996-05-18 1996-05-18 자기 기록 매체를 이용한 영상기기의 신호 기록 장치 KR100191754B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019960016787A KR100191754B1 (ko) 1996-05-18 1996-05-18 자기 기록 매체를 이용한 영상기기의 신호 기록 장치
US08/688,970 US6081395A (en) 1996-05-18 1996-07-31 Apparatus and method for generating a digital tracking signal with a frequency spectrum corresponding to one or more n-bit words
IDP970827A ID16771A (id) 1996-05-18 1997-03-14 Alat perekam sinyal untuk alat video yang menggunakan media perekam magnetik
JP54205797A JP3190687B2 (ja) 1996-05-18 1997-03-28 磁気記録媒体を用いたビデオ装置用信号記録装置
PCT/KR1997/000050 WO1997044785A1 (en) 1996-05-18 1997-03-28 Signal recording apparatus for video device using magnetic recording medium
EP97915732A EP0839373A1 (en) 1996-05-18 1997-03-28 Signal recording apparatus for video device using magnetic recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016787A KR100191754B1 (ko) 1996-05-18 1996-05-18 자기 기록 매체를 이용한 영상기기의 신호 기록 장치

Publications (2)

Publication Number Publication Date
KR970076498A KR970076498A (ko) 1997-12-12
KR100191754B1 true KR100191754B1 (ko) 1999-06-15

Family

ID=19459099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016787A KR100191754B1 (ko) 1996-05-18 1996-05-18 자기 기록 매체를 이용한 영상기기의 신호 기록 장치

Country Status (6)

Country Link
US (1) US6081395A (ko)
EP (1) EP0839373A1 (ko)
JP (1) JP3190687B2 (ko)
KR (1) KR100191754B1 (ko)
ID (1) ID16771A (ko)
WO (1) WO1997044785A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL122393A0 (en) * 1997-12-01 1998-06-15 Ttr Technologies Ltd A code word for use in digital optical media and a method of generation thereof
US6888480B1 (en) * 2003-08-28 2005-05-03 Altera Corporation Run-length violation detection circuitry and methods for using the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9002772A (nl) * 1990-09-21 1992-04-16 Philips Nv Inrichting voor het optekenen van een digitaal informatiesignaal in een registratiedrager.
EP0593173B1 (en) * 1992-10-16 1998-11-11 Matsushita Electric Industrial Co., Ltd. Apparatus for recording digital signals by controlling frequency characteristics of digital signals
JP3271210B2 (ja) * 1993-05-11 2002-04-02 ソニー株式会社 回転ヘッド型磁気記録再生装置
JP3420286B2 (ja) * 1993-05-28 2003-06-23 キヤノン株式会社 記録再生装置
EP0646915A3 (en) * 1993-10-01 1995-11-29 Hitachi Ltd Automatic tracking control system in a magnetic recording / reproduction system of a digital signal.
JP2947081B2 (ja) * 1994-06-29 1999-09-13 日本ビクター株式会社 デジタル情報変調装置
US5642241A (en) * 1994-10-31 1997-06-24 Samsung Electronics Co., Ltd. Digital signal recording apparatus in which interleaved-NRZI modulated is generated with a lone 2T precoder

Also Published As

Publication number Publication date
WO1997044785A1 (en) 1997-11-27
KR970076498A (ko) 1997-12-12
JP3190687B2 (ja) 2001-07-23
ID16771A (id) 1997-11-06
EP0839373A1 (en) 1998-05-06
US6081395A (en) 2000-06-27
JPH10511210A (ja) 1998-10-27

Similar Documents

Publication Publication Date Title
KR20050072453A (ko) 주파수 및 위상 제어 장치와 최대 우도 디코더
JPH05266600A (ja) ２値符号記録媒体
US3629823A (en) Information-handling system having error correction capabilities
KR100191754B1 (ko) 자기 기록 매체를 이용한 영상기기의 신호 기록 장치
JPS62177762A (ja) デ−タ復調方式
US4700241A (en) Apparatus for recording and reproducing digital signals
US5859600A (en) Apparatus for modulating digital data and adding control data
US3623078A (en) Information handling system especially for magnetic recording and reproducing of digital data
JPS62274948A (ja) フレーム同期装置
KR0141204B1 (ko) 디지탈재생시스템의 동기신호검출장치 및 이를 구비한 데이타 변환장치
JPH07106976A (ja) 符号変換方法、符号伝送装置及び磁気記録再生装置
JP2713011B2 (ja) 情報変換方法および情報記録装置・情報再生装置
JPS5994214A (ja) デイジタル信号記録装置
JPH1055627A (ja) 同期回路
SU1037336A1 (ru) Устройство дл записи и воспроизведени сигналов цифровой информации
KR20030005315A (ko) 압축 방법 및 장치, 압축 해제 방법 및 장치, 압축/압축해제 시스템, 기록매체
JP3234525B2 (ja) ディジタル変調方法と復調方法及びディジタル変調回路と復調回路
JP3018980B2 (ja) 記録符号変換装置
KR0148176B1 (ko) 디지탈재생시스템의 데이타처리방법 및 장치
SU978189A1 (ru) Устройство магнитной записи и воспроизведени информации
JP3446259B2 (ja) 基準タイミング信号生成回路
JPH0896525A (ja) データ処理装置
JPH0982034A (ja) ビットスリップのキャンセル方法及びキャンセル回路
JPH0896527A (ja) データ処理装置
JPH0896526A (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040127

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee