KR100189763B1 - 칩의 발열량 측정 방법 - Google Patents

칩의 발열량 측정 방법 Download PDF

Info

Publication number
KR100189763B1
KR100189763B1 KR1019950024454A KR19950024454A KR100189763B1 KR 100189763 B1 KR100189763 B1 KR 100189763B1 KR 1019950024454 A KR1019950024454 A KR 1019950024454A KR 19950024454 A KR19950024454 A KR 19950024454A KR 100189763 B1 KR100189763 B1 KR 100189763B1
Authority
KR
South Korea
Prior art keywords
area
calorific value
subcircuits
integrated circuit
clock signal
Prior art date
Application number
KR1019950024454A
Other languages
English (en)
Other versions
KR960009115A (ko
Inventor
마쓰나가미쓰노리
오시마루키요타케
무라카미마사테루
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR960009115A publication Critical patent/KR960009115A/ko
Application granted granted Critical
Publication of KR100189763B1 publication Critical patent/KR100189763B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

스텝 S1에서, 설계되어야할 반도체 집적 회로를 구성하는 회로는 부 회로로 나뉘어지고, 상기 부회로를 설치하기 위한 블록의 면적 크기와 위치가 칩 위에 결정된다.
스텝 S2에서 단지 플립플롭만이 발열의 원인이 된다고 가정되는 셀로서 카운트된다.
스텝 S3에서 각 블록에서 단위 면적당 발열량(즉, 평균 발열량)이 각 부회로에 대하여 계산된다.
더 구체적으로는, 평균 발열량은 그 블록의 면적 크기와 각 부회로의 그 플립플롭의 수 및 상기 플립플롭이 동작하는 동안에 각 플립플롭에서 발생되는 열량으로부터 산출된다.
반도체 집적회로의 발열량은 단지 클럭 신호만을 고려함으로써 쉽게 측정된다.

Description

칩의 발열량 측정방법
본 발명은 LSI의 신뢰도 및 레이 아웃의 질을 향상시키기 위하여, 회로를 설계하는 동안 칩에서 발생되는 열의 측정에 관한 것이다.
(배경이 되는 기술의 설명)
반도체 집적회로를 설계하는 동안, 반도체 집적회로에서 발생되는 열 측정의 필요성이 그 기술에서 주목되어 왔다. 이는 반도체 집적회로에서 발생된 열은 그 반도체 집적회로가 미리 정한 동작 조건을 넘어서 동작하게 하는 원인이 될 수 있었기 때문이다. 이러한 일이 일어난다면, 신호가 정상 시각(타이밍)에 동작하는 것을 보증하기는 어렵다.
칩에 있어서 전력 소모의 중요성은 일본 특개평 3-3348호(명세서의 제3쪽의 제12행∼제4쪽의 제1행)에서 강조되어 있다. 상기 공보에서는 칩에서 전력소모의 분포가 균일하도록 MIN-CUT 방법을 실행하는 기술이 소개되어 있다(명세서의 제9항의 제9행∼제10쪽의 제4행 및 제2도).
그러나, 이 종래의 기술에서 복수개의 분할된 영역 사이에 셀을 교환할 필요가 있다. 게다가 그 셀을 교환하기 위해서는 전력 소모를 고려하는 동안 배선의 위치가 변경되어야 한다. 이것은 실현화하는 데에 있어서 노동력 낭비일 뿐만 아니라 시간 낭비이기도 하다.
(발명의 요약)
본 발명의 제1 국면에 있어서, 복수개의 부회로(subcircuit)로 구성되며 상기 부회로 중의 적어도 하나는 클럭신호가 활성화될 때에 동작하는 적어도 하나의 클럭동기 소자(clock-synchronized element)를 포함하는 반도체 집적회로에서 발생되는 열을, 반도체 집적회로를 설계하기 전에 측정하는 방법에 있어서, 상기 부회로를 설계영역 안에 위치시키기 위하여 복수개의 설정영역을 설치하는 단계(a)와, 각각의 상기 부회로에서 상기 클럭 동기 소자의 수를 구하는 단계(b)와, 상기 클럭 동기 소자의 발열량을 계산하는 단계(c)와, 상기 단계(b, c)에 의해 얻어진 결과로부터, 상기 부회로의 각각에 대응하는 각각의 상기 설정영역에서 단위 면적당 발열량의 평균값인 평균 발열량을 계산하는 단계(d)를 포함한다.
바람직하게는, 상기 클럭 동기 소자는 복수개의 유형이 있고, 상기 단계(c)는 유형별로 상기 클럭 동기 소자의 발열량을 저장하고 있는 발열량 라이브러리를 사용한다.
본 발명의 제2국면에 따르면, 제1 국면은, 상기 설정영역의 상기 평균 발열량에 따라 상기 설정영역을 상이한 시각적 표현으로 표시하는(displaying) 단계(e)를 더 포함한다.
바람직하게는 상기 상이한 시각적 표현은 상이한 색상이다.
본 발명의 제3국면에 따르면, 제1 국면의 방법은 상기 평균 발열량이 모든 상기 설정영역 사이에서 균일하게 되도록 상기 설정영역의 면적을 보정하는 단계(e)를 더 포함한다.
바람직하게는, 상기 단계(e)는 상기 단계(d)에서 계산된 상기 평균 발열량을 합해 가는 단계(e-1)와, 상기 단계(e-1)의 결과를 상기 설치 면적의 수로 나누어 통일 평균 발열량을 구하는 단계(e-2)와 상기 단계(d)에서 계산된 상기 평균 발열량을, 상기 단계(e-1)에서 계산된 상기 통일 평균 발열량으로 나누어 얻어진 값을 상기 설정영역의 상기 면적에 곱하여 상기 설정영역의 상기 면적을 보정하는 단계(e-3)를 포함한다.
본 발명의 제4 국면에 따르면, 제3 국면의 방법에서, 상기 설정영역의 상기 면적을 보정하는 상기 단계(e)는 평균 발열량이 소정의 상한값의 발열량을 초과하는 설정영역 상에서만 실행된다.
본 발명의 제5 국면에 따르면, 제4 국면의 방법은, 상기 단계(e)를 실행한 후의 상기 설정영역의 상기 면적이 합계가 소정의 상한치의 면적보다 크면, 상기 설계영역을 변경하는 단계(f)를 더 포함한다.
본 발명의 제6 국면에 따르면, 제5 국면의 방법은 상기 설정영역이 상기 보정된 면적을 가지고 있는 것으로 상기 설정영역을 표시하는 단계(g)를 더 포함한다.
본 발명의 제7 국면에 있어서, 복수개의 부회로(subcircuit)로 구성되며 상기 부회로 중의 적어도 하나는 클럭신호가 활성화될 때에 동작하는 적어도 하나의 클럭 동기 소자(clock-synchronized element)를 포함하는 반도체 집적회로에서 발생되는 열을, 반도체 집적회로를 설계하기 전에 측정하는 방법에 있어서, 상기 부회로를 설계영역 안에 위치시키기 위하여 복수개의 설정영역을 설치하는 단계(a)와 각각의 상기 부회로에서 상기 클럭 동기 소자의 수를 구하는 단계(b)와 상기 클럭 동기 소자의 발열량을 계산하는 단계(c)와 각각의 상기 부회로 안에 배선을 배열하는 단계(d)와 상기 클럭 동기 소자의 발열량에 따라 상기 배선에 의해 위치가 경정되는 상기 클럭 동기 소자를 상이한 시각적 표현으로 표시하는(displaying) 단계(e)를 더 포함한다.
바람직하게는 상기 상이한 시각적 표현은 상이한 색상이다.
본 발명의 제8 국면에 따르면, 제7 국면의 방법에서 상기 단계(c)는 상기 클럭신호의 활성화의 횟수를 구하는 단계(c-1)와 상기 단계(c-1)에서 구한 횟수를 기초로 하여 상기 클럭 동기 소자의 발열량을 계산하는 단계(c-2)를 포함한다.
본 발명의 제9 국면에 따르면, 제8 국면에 방법에서 상기 클럭신호는 각각의 소정의 주기 동안에 한번씩 활성화되고, 상기 단계(c-2)는 상기 주기 중의 하나인 목표주기 동안과 상기 목표주기에 앞선 상기 주기 중의 적어도 하나의 주기 동안에 상기 클럭신호의 활성화의 총횟수를 구하는 단계(c-2-1)와, 상기 목표주기를 순차적으로 갱신하는 동안에 상기 단계(c-2-1)를 반복하여 수행함으로써 얻어지는 값으로부터 상기 주기를 표현하는 열 보존 패턴을 생성하는 단계(c-2-2)와 상기 열 보존 패턴에 따라 상기 클럭 동기 소자의 상기 발열량을 시간순으로 계산하는 단계(c-2-3)를 포함한다.
바람직하게는 본 발명의 제9 국면에 있어서, 상기 단계(c-2-2)에서 상기 목표주기 동안에 상기 클럭신호가 활성화되지 않으면, 상기 주기 중의 상기 적어도 하나의 주기 동안에 상기 클럭신호가 활성화되더라도 상기 열 보존 패턴의 값이 예외적으로 '0'으로 결정된다.
바꾸어 말하면 본 발명의 제9 국면에서, 상기 단계(c-2-3)애서 시간 순으로 계산된 상기 클럭 동기 소자의 상기 발열량에 따라 상기 단계(e)에서는 상이한 색상으로 상기 클럭 동기 소자의 위치가 표시된다.
본 발명의 제1 국면에 따른 방법에서, 단지 클럭 동기 소자만의 발열량이 이용된다. 그러므로, 그 반도체 집적회로에 공급되는 그 클럭신호만이 상기 반도체 집적회로에서 발열량 생성을 측정하는 데에 고려될지도 모른다. 그 반도체 집적회로 내에 전달된 전체 신호의 전파를 고려할 필요는 없다.
본 발명의 제1 국면에 따른 방법에 있어서, 상기 부회로에서 발생된 열은 그 해당 설정영역에 대한 평균 발열량과 같이 쉬운 방식으로 측정된다.
본 발명의 제2 국면에 따르면, 그 설정영역은 그 관련된 평균 발열량이 육안으로 쉽게 관찰되는 방식으로 표시된다.
본 발명의 제2 국면에 있어서, 설정영역(즉, 부회로)이 그 외 다른 것보다 더 많은 열을 발생한다고 판단하는 것은 쉽다.
본 발명의 제3 국면에 따르면, 상기 설정영역의 그 면적은 보정된다.
본 발명의 제3 국면에서 각각의 설정영역에 대한 발열량의 평균은 더욱 평균화되어 상기 전체의 반도체 집적회로에 대해 균일하게 된다. 그 결과, 열량의 분포는 균일하게 된다.
본 발명의 제4 국면에 따르면, 그 평균 발열량이 소정의 상한 발열량 값을 초과하는 해당 설정영역들 만의 면적이 보정된다.
그러므로, 환경조건에 맞지 않는 어떠한 부회로도 그 환경조건을 만족하도록 보정되고, 이는 그 반도체 집적회로의 해당 신뢰도를 향상시킨다.
본 발명의 제5 국면에 따르면, 상기 설계영역은 변경된다.
상기 설계영역을 변경시킴으로써, 발열에 관한 소정의 요구 조건을 만족시키는 한 그 단일 설계영역 상에 상기 반도체 집적회로를 설계하는 것은 가능하다.
본 발명의 제6 국면에 따르면, 그 설정영역은 보정된 면적으로 표시된다.
그러므로, 그 설계영역에서 그 설정영역의 셋업(set-up)이 개선된 것인지를 확인하는 것은 용이하다. 그 설정영역의 형태(configuration) 및 위치의 보정은 용이하다.
본 발명의 제7 국면에 따르면, 그의 위치가 결정된 그 클럭 동기 소자의 발열량은 다음과 같은 쉬운 방식으로 표시된다.
본 발명의 제7 국면에서 소자들이 실제로 배열된 것에 따라 클럭 동기 소자에 의한 발열량의 분포를 구하는 것은 가능하다. 그 열량 분포의 균일성은 그 설정영역을 보정함으로써 쉽게 향상된다.
본 발명의 제8 국면에 따르면, 그 클럭신호의 활성화의 횟수는 클럭 동기 소자의 발열량을 계산하는 데에 이용된다.
상기 클럭 동기 소자에 대해 클럭신호의 활성화의 수를 이용하는 동안에 계산되고, 측정된 발열량은 더 신뢰성이 크다. 상이한 클럭신호에 응답하여 동작하는 복수개의 클럭 동기 소자가 있을 때 조차도, 그 측정된 발열량은 물론 신뢰할 수 있다.
본 발명의 제9 국면에 따르면, 시간에 따른 발열량의 변화는 그 기간을 순차적으로(serially) 갱신함으로써 계산된다.
상기 클럭 동기 소자의 발열량은 소비된(dissipated) 열까지도 고려하여 시간순으로 계산된다.
본 발명의 제10 국면에 따르면, 그 클럭 동기 소자의 위치는 그 발열량에 따라 색상으로 표시된다.
그러므로, 설계영역 상의 주어진 좌표점에서 발열량을 육안으로 판단하여 시간 순으로 확인 가능하다.
따라서, 본 발명의 목적은 클럭신호만을 고려할 때 반도체 집적회로에서 발생되는 열량을 쉽게 측정하기 위한 기술을 제공하는 것이다.
본 발명의 목적과 다른 목적, 특징, 국면 및 장점은 첨부하는 도면과 함께 취해지는 이하의 상세한 설명으로부터 더욱 명백하게 될 것이다.
제1 실시예
제1도는 본 발명의 바람직한 제1 실시예를 나타내는 흐름도이다. 스텝 S1에서 기본 계획이 설계된다. 즉, 설계되어야 할 반도체 집적회로를 형성하는 회로는 몇 개의 부회로로 분할되고, 그 부회로를 설치하기 위한 블록의 면적 및 상기 부회로의 위치는 그 칩 위에 결정된다.
제2도는 표시되는 기본 계획을 나타내는 도면이다. 칩(5) 위에, 부회로(G1∼G5)에 각각 대응하는 블록(6∼10)이 표시된다. 그러한 기본 계획은 정규 CAD에서 사용되는 통상의 표시 장치에 의해 표시될 수도 있다. 설명의 편의상 표시장치에 의해 칩(5)으로 표시된 그래픽은 '칩(5)'으로 일컬어질 것이다.
이것은 다른 소자에도 적용될 것이다.
스텝 S2에서 발열의 원인이 된다고 가정된 셀의 수는 스텝 S1에서 지정된 각 블록에서 카운트된다. 단지, 플립플롭만이 그러한 셀로서 카운트된다. 이것이 본 발명의 특징이 되는 점이다.
플립플롭은 그 회로에서 클럭신호 또는 그와 유사한 것을 계획적으로 유도하는 것처럼 보인다. 이는 그 플립플롭 셀을 사용하여 발열량을 측정하는 것이 전체 칩에서 발생되는 열을 측정하는 데에 있어서 효과적이기 때문이다. 그 이상의 장점으로서, 플립플롭에서, 열은 입력된 클럭신호가 활성화될 때에 대부분 발생된다. 이러한 이유 때문에, 그 반도체 집적회로에서 발열량을 측정하는 데에 있어서, 그 반도체 집적회로에서 사용되는 전체 신호의 전파를 고려하지 않고 반도체 집적회로에 공급되는 클럭신호만이 주목된다. 그러므로 반도체 집적회로에서 발열량의 측정은 쉽고 간단하다.
상기 기본 계획이 아직 그 셀에 관한 정보를 포함하지 않으므로, 상기 부회로에 관한 그 접속정보(N)가 스텝 S2를 실행하는 데에 필요하다. 각 블록에서 플립플롭의 수는 접속정보(N)로부터 계산된다.
여기서, 상이한 유형의 플립플롭은 상이한 열량을 발생하므로 상기 플립플롭은 유형별로 카운트된다. 제2도도 이런 식으로 유형별로 카운트 된 플립플롭을 나타낸다. 제2도에서 3가지 유형의 플립플롭이 나타나 있다. 즉, 유형 FF1, FF2 및 FF3이다.
[표 1]
표 1은 각각의 부회로에 대한 제2도의 플립플롭을 카운트한 결과를 나타낸다.
다음에는, 스텝 S3에서 각 블록에 있어서 단위 면적당 발열량이 계산된다. 좀더 구체적으로는 그 블록의 면적, 각 부회로에서 플립플롭의 수 및 그 플립플롭이 동작하는 동안에 각 플립플롭에서 발생되는 열량으로부터 평균 발열량이 계산된다.
스텝 S3을 실행하기 위해서, 라이브러리 L1은 각각의 유형의 하나의 플립플롭의 발열량을 저장할 필요가 있다. 라이브러리 L1은 각각의 플립플롭에 공급되는 클럭신호의 활성화에 대하여 발생되는 열을 저장해야 한다.
제2도의 예에서 표 1로부터, 평균 발열량은 다음과 같이 계산된다.
이런 식으로 대응하는 블록의 평균 발열량으로서 각각의 부회로에서 발생된 열을 쉽게 측정하는 것이 가능하다.
제2실시예
제1도의 흐름도는 또한 본 발명의 바람직한 제2 실시예에 관련된 스텝 S4를 나타낸다. 스텝 S4는 제1 실시예에서 계산된 각각의 블록에 대한 평균 발열량을 표시하는 것이다. 예를 들면, 상이한 평균 발열량은 상이한 색상으로 채색되고 그 블록은 각각의 평균 발열량과 관련된 색상으로 표시된다.
제3도는 제2도에서와 같은 식으로 표시된 각각의 블록에 대한 그 평균 발열량을 나타낸다. 블록(6)은 빨강 색으로 표시될 수 있고, 블록(7)은 파랑 색으로 표시될 수 있고, 블록(8, 10)은 초록색으로 표시될 수 있고, 블록(9)은 갈색으로 표시될 수도 있다.
그렇게 채색함으로써, 다른 블록보다 더 많은 열을 발생하고 있는 블록을 알아내는 것은 용이하다.
제3실시예
제4도는 본 발명의 바람직한 제3 실시예를 나타내는 흐름도이다. 흐름도 기호(symbol) J1을 따르는 단계가 스텝 S4에 이어서 실행되기로 되어 있다.
스텝 S5에서 각 블록의 면적이 보정된다. 여기서, 스텝 S1에서 일단 결정된 면적 A1∼A5는 변경되어 각각의 블록의 평균 열량이 같게 된다.
특히, 통일 발열량 값 Q는, 이것은 각각의 블록에 대한 평균 발열량 Q1∼Q5에 대한 평균이고, 아래와 같이 계산된다. 그 통일 발열량 값로부터, 보정된 면적 B1∼B5가 계산된다.
이런 식으로, 각각의 블록에 대한 평균 발열량을 다시 평균을 취함으로써, 각 블록에 대한 평균 발열량은 칩(5) 전체에 대하여 균일하게 된다. 그 결과, 발열량의 분포는 짝수가 되고, 이것은 반도체 집적회로의 설계에 대하여 바람직한 것이다.
제4실시예
바람직한 제3 실시예는 모든 블록의 면적의 보정을 필요로 한다. 그 대신에 평균 발열량의 상한치 Qmax가 설정될 수도 있고, 이 상한치 Qmax를 초과하는 평균 발열량을 갖는 블록들의 면적이 보정될 수도 있다. 예를 들면, 제3도에서 블록(6)의 평균 발열량 Q1만이 이 상한치 Qmax를 초과한다고 가정하면, 그 면적은 다음과 같이 새롭게 설치된다.
칩(5)의 동작이 보장되는 경우에 그 발열량을 알게 되고, 그 상한치를 Qmax로 놓음으로써, 그 블록의 면적은 그 관련된 평균 발열량이 상기 상한치를 초과하지 않도록 보정된다.
칩(5)의 동작에 대한 상기 환경조건에 맞지 않는 어떠한 블록도 상기 환경조건을 만족시키도록 보정된다. 그리하여 반도체 집적회로의 신뢰도가 향상된다.
제5실시예
제4도는 본 발명의 바람직한 제5 실시예에 관련된 스텝 S6을 나타내는 도면이다. 제4 또는 제5 실시예에 따른 면적의 보정의 결과로서, 모든 블록에 대한 면적 B1∼B5의 합이 몇몇 경우에서는 칩(5)의 그 면적을 초과한다. 이런 일이 일어나는 경우에는, 칩 위에 부회로 G1∼G5를 설치하는 것이 불가능하다.
이것을 처리하기 위해서, 스텝 S6에서 모든 블록(6∼10)이 같은 칩 위에 설치되도록 그 패키지를 변경한다. 상기 스텝 S6을 실행하기 위하여, 각 유형의 패키지의 크기를 저장하기 위한 라이브러리 L2가 필요하다.
[표 2]
표 2는 라이브러리 L2에 저장된 정보를 나타낸다. 스텝 S6에서 면적 B1∼B5보다 큰 칩 크기 Ci를 갖는 패키지 Pi가 사용된다(i=1, 2, …). 물론 면적 B1∼B5가 칩(5)의 면적을 초과하지 않는다면, 칩(5)을 변경시킬 필요가 없다.
그 패키지를 변경시킴으로써, 열 발생에 관한 소정의 요구 조건을 만족하는 한, 한 개의 칩 위에 반도체 집적회로를 설계하는 것이 가능하다.
이상의 것이 패키지가 변경된 것에 관련지어 본 발명을 설명하였다고 하더라도, 복수개의 블록을 포함하는 매크로(macro) 셀이 그 대신 변경될 수도 있다.
제6실시예
제4도는 본 발명의 바람직한 제6 실시예에 관련된 스텝 S7을 나타낸다. 스텝 S7은 바람직한 제4 또는 제5 실시예에서 보정된 면적을 갖는 블록을 표시하는 것이다. 그러므로, 그 기본 계획의 개선에 대한 확인은 용이하다. 그 블록의 형태 또는 위치를 보정하는 것도 용이하다.
제5도는 스텝 S7의 결과를 나타내는 도면이다. 제5도에서 실선에 의해 표시된 블록은 스텝 S5로부터 나온 결과인 반면에, 파선에 의해 표시된 블록은 스텝 S1로부터 나온 결과이다.
제7실시예
제6도는 본 발명의 바람직한 제7 실시예를 나타내는 흐름도이다. 흐름도 기호 J2 다음의 단계가 스텝 S7에 잇따라 실행되려는 것이다.
스텝 S8에서 배선은 접속정보 N에 대응하여 배열된다. 이 단계에서 바람직한 제6 실시예에 관련지어 일찍이 설명된 것과 같이 그 블록의 형태는 용이하게 보정될 수 있다. 제7도에서 블록(8)의 형태가 보정된다.
다음에, 스텝 S9에서 라이브러리 L1에 따라 각각의 블록의 상호 접속된 플립플롭의 발열량은 서로 다른 색상으로 표시된다. 스텝 S8에서 채색된 표시가 제8도에 나타나 있다.
이런 식으로 발열량을 표시함으로써, 그것들이 실제로 배열된 것에 따라 플립플롭으로 인한 발열량의 분포를 알 수 있다. 필요하다면, 그 블록의 형태는 보정될 수도 있고, 그로 인해 그 블록에서 발열량 분포의 균일성을 향상시킨다.
여기서, 상기 블록은 상기 부회로에 대응한다는 것에 유의해야 한다. 일본 특개평 3-3348호에 공개된 기술에 있어서는 달리, 플립플롭은 블록들 사이에서 교환되지 않는다. 그러므로 발열량 분포의 균일성은 어떤 복잡한 상호접속의 단계도 없이 쉽게 향상된다.
제8실시예
바람직한 제1 실시예가 각 플립플롭에 공급되는 클럭신호가 한 번 활성화될 때에 발생되는 열량을 계산한다고 하더라도, 클럭신호가 한 번 이상 활성화되는 경우에 관한 실제의 발열량도 쉽게 계산될 수 있다.
제9도는 본 발명의 바람직한 제8 실시예를 나타내는 흐름도이다. 스텝 S10에서, 각각의 플립플롭에 대한 발열량이 측정된다. 스텝 S2와 S3과 유사하게, 상호접속정보 N과 라이브러리 L1이 사용된다. 이것에 덧붙여, 그 클럭신호의 패턴 CLP도 스텝 S10에서 사용된다.
스텝 S10에서 각각의 플립플롭에 대한 발열량을 측정한 후에, 스텝 S8과 S9에서 상호접속 형성 후에 있게 될 발열량을 표시하는 것이 가능하다. 물론, 이런 목적으로는 스텝 S9에서 라이브러리 L1은 필요하지 않다. 스텝 S9에서 소정의 발열량을 초과하는 열을 발생하는 플립플롭만을 표시하는 것도 가능하다.
이제, 스텝 S10에서 그 과정이 좀더 상세하게 설명될 것이다. 바람직한 제1 실시예에 관련지어 앞에서 설명되었듯이, 발열은 대부분 수신된 클럭신호가 활성화될 때(즉, 양의 에지(edge)형의 플립플롭에서 클럭신호의 상승 및 음의 에지형의 플립플롭에서 클럭신호의 하강시에) 플립플롭에서 발생된다. 이를 주목함으로써, 플립플롭에 입력되는 클럭신호의 변화의 횟수를 카운트함으로써, 그 클럭신호를 수신하는 플립플롭에서 발생되는 열량이 측정된다.
제10도는 클럭신호 CLK1의 파형 패턴을 나타내는 도면이다. 그 클럭신호 CLK1은 10의 폭의 펄스가 50의 폭의 주기(이하에서 '주기 폭'이라고 약칭함)에서 나타나는 파형을 갖는다.
제11도는 제10도의 패턴을 이벤트-드리븐(event-driven) 형식으로 나타낸다. 이것은 클럭신호 CLK1만이 변화될 때만의 시간, 신호의 변화 및 신호의 값만을 나타낸다. 제10, 11도로부터, 클럭신호 CLK1은 총 13번 변화하는 것을 알 수 있다.
발열량이 계산되어야 할 플립플롭 중에서 그 클럭신호 CLK1의 상승(포지티브 에지형)에 의해서 활성화되는 것에 관하여, 클럭신호 CLK1의 상승의 횟수가 계산되어야 한다. 클럭신호 CLK1이 교대로 상승하고 하강하며 그 클럭신호 CLK1은 시각 '0'에서 초기에 설치되므로, 클럭신호 CLK1의 상승의 횟수는 클럭신호 CLK1의 변화의 총 횟수를 2로 나누고 그 후에 소수점 이하에서 반올림함으로써 계산된다. 제10, 11도의 예에서 클럭신호 CLK1은 6번 상승한다.
제12도는 발열량이 계산되어야 할 플립플롭(24)을 표현하는 접속정보를 나타내는 도면이다. 플립플롭(24)은 일반적으로 25에 지정되는 데이터 입력 단자 D와, 일반적으로 26에 지정되는 클럭 입력 단자 CLK 및 일반적으로 27에 지정되는 데이터 출력 단자 Q를 포함한다.
제13도는 플립플롭(24)에 관한 접속정보를 나타낸다. 도면의 제1행은 플립플롭(24)의 유형이 FF1임을 나타내고 있으며, 제2행은 데이터 입력 단자 D가 신호 SIG1을 수신함을 나타내고 있으며, 제3행은 클럭 입력 단자 CLK가 클럭신호 CLK1을 수신함을 나타내고 있으며, 제4행은 데이터 입력 단자 Q가 신호 SIG-OUT1을 수신함을 나타내고 있다.
제12, 13도의 접속정보가 유효하고 제10, 11도의 클럭신호 CLK의 활성화 횟수가 구해지고 그 라이브러리 L1로부터 알려진 클럭신호의 한 번의 활성화로 인해 유형 FF1의 플립플롭에서 열량이 발생되면, 복수개의 클럭신호의 활성화에 관련된 실제의 발열량을 계산하는 것이 가능하다.
이 실시예는 복수개의 플립플롭이 상이한 클럭신호에 응답하여 동작하는 경우를 다루는 데에 특히 효과적이다. 예를 들면, 빈번히 활성화되는 클럭신호를 수신하는 플립플롭이 드물게 활성화되는 클럭신호를 수신하는 플립플롭보다 더 많은 열을 발생한다. 상이한 특성을 갖는 이들 플립플롭이 그 상이성을 고려하지 않고 취급된다면, 열량의 측정은 부정확하다.
그러나, 상술한 바와 같이 이 실시예에서 발열량은 클럭신호의 활성화의 횟수에 기초를 두어 계산된다. 그러므로 상이한 클럭신호에 응답하여 동작하는 복수개의 플립플롭이 있을 때 조차도, 측정된 발열량은 물론 신뢰성이 있다.
제9실시예
바람직한 제8실시예에서, 클럭신호의 모든 열-발생 활성화의 횟수는 카운트된다. 시간순으로(즉, 경과된 시간에 따라서) 고려한다면, 이것은 발생된 열이 전혀 방열되지 않고 보존되어 있다는 가정을 바탕으로 한 측정과 같다. 그러나, 발생된 열은 실제로는 소비된다. 그러므로, 이러한 시간 경과에 따른 열소비를 고려함으로써 열 발생은 좀 더 정확하게 측정될 수 있다.
제14도는 본 발명의 바람직한 제9 실시예를 나타내는 흐름도이다. 스텝 S11에서 클럭신호의 활성화의 횟수와 열 소비를 고려한 열 보존 패턴이 생성된다.
제15도는 그러한 열 보존 패턴을 나타낸다. 이 패턴은 제10, 11도의 클럭신호 CLK1에 대한 것이다. 그 열보존 패턴은 주기 폭이 50인 매 주기에 대하여 생성된다. 첫째로, 제1주기(0∼50인 시간)에서 클럭신호 CLK1이 시각 0에서 초기 설치하는 것을 포함하여 3번 변화하므로, 열보존 패턴의 첫 항은 '3'이다.
다음으로, 제2주기(50∼100인 시간)에서 클럭신호 CLK1은 2번 변화한다. 제1주기 동안 발생된 열이 소비되지 않고 계속 보존된다고 가정하면, 상기 열 보존 패턴의 제2항은 '5'이고, 이것은 '3'과 '2'의 합이다.
같은 식으로, 제3주기(100∼150인 시간)에 대하여, 열 보존 패턴의 제3항은 '5'와 '2'의 합인 '7'으로 계산된다. 그것은 제1, 2주기 동안에 발생된 열은 제3 주기에서 소비되지 않고 여전히 보존된다고 가정한다.
그러나, 제4주기(150∼200인 시간)에 대하여, 제1주기 동안에 발생된 열이 방열되어서 무시되어야 한다고 가정한다면, 제2, 3, 4 주기 동안 클럭신호 CLK1에서 총 변화의 횟수 즉, (2+2+2=6)이 그 열 보존 패턴의 제4항으로 결정된다. 특히, 상기 열보존 패턴의 제1 규칙은,
(a) 목표주기와 직전의 2개의 주기 동안에 클럭신호의 변화를 저장하고 목표주기에 대응하는 열 보존 패턴의 항을 계산하기.
클럭신호 CLK1은 제 5주기(200~250인 시간)동안, 전혀 변화하지 않는다. 여기서 제5주기 동안에 플립플롭은 자연적으로 냉각되고 그 이전(앞선) 주기에서 발생된 열은 방열된다고 가정한다. 그러므로, 열보존 패턴의 항은 '0'이다. 열보존 패턴의 제2규칙은,
(b) 목표주기 동안에 클럭신호가 변화하지 않는다면, 그 목표주기에 대응하는 열 보존 패턴의 항을 '0'으로 결정하기.
그러한 규칙에 따라 열 보존 패턴을 생성함으로써, 그 생성된 발열량의 소비까지 고려하여 플립플롭에 의해 생성된 발열량을 시간-급수로 측정하는 것이 가능하다. 스텝 S12에서, 스텝 S2와 S3에서와 같이 특정한 목표주기에 관한 발열량이 계산된다. 그 목표주기를 순차적으로 변화시킴으로써, 발열량은 시간순으로 계산된다.
클럭신호 CLK의 상승에 응답하여 열을 발생하는 플립플롭에 대하여, 열 보존 패턴의 각각의 항은 2로 나뉘어 질수도 있고 그 결과는 소숫점 이하에서 반올림될 수도 있다. 제15도로부터 제3, 4주기 동안에 발생된 열량이 가장 크게 된다는 것을 알 수 있다.
열 보존 패턴의 생성은 규칙 (a)와 (b)에 따라 생성되지 않을 수도 있다. 규칙 (b)가 앞선 주기에서 발생되는 모든 열은 열이 발생되지 않는 주기 동안에 소비된다고 가정하더라도, 그 바로 앞선 주기 이전의 주기 동안에 발생되는 열은 충분히 방열된다고 가정할 수도 있고, 그 바로 앞선 한 주기에서 발생된 열이 고려될 수도 있다. 이 경우에, 바로 이전 주기 동안에 클럭신호의 변화의 횟수는 그 목표주기에 대응하는 열보존 패턴의 항으로 사용될 수도 있다.
제10실시예
제14도는 본 발명의 바람직한 제10실시예에 관련된 스텝 S8과 S13을 나타낸다. 스텝 S12를 실행한 후에, 바람직한 제7 실시예에서와 같이 스텝 S8에서 배선이 배열된다.
제16도는 그 부회로의 예를 나타내는 회로도이다. 이 부호로에서 신호 SIG1, SIG2 및 SIG3은 클럭신호 CLK1에 따라, 각각 플립플롭(30, 31, 32)에 공급된다.
제17도에서 3개의 상자는 제16도의 부회로에 대응하여, 왼쪽부터 순서대로 플립플롭(30, 31, 32)에 관한 접속정보를 나타낸다. 각각의 사각형에서 각행의 의미는 제13도에 나타난 접속정보와 같다.
아래의 표3은 스텝 S8에서 알아낸 플립플롭(30, 31, 32)의 위치를 표현하는 x-y축 값을 나타낸다. 그 플립플롭의 위치를 표현하는 이들 좌표축의 값은 각각의 플립플롭의 왼쪽-아래쪽 정점에 대응하는 위치 (x1, y1), (x2, y2), (x3, y3)이 될 수도 있다.
[표 3]
스텝 S13에서는 스텝 S8에서 알아낸 표 3에 기재된 좌표 값에 기초하여, 플립플롭(30, 31, 32)에 의해 형성된 부회로에 대응하는 블록(29)에 배열된 모양대로 플립플롭(30, 31, 32)이 표시된다. 배선은 제17도의 접속정보에 따라 표시된다.
더 나아가, 스텝 S12에서 얻어진 열 보존 패턴으로부터, 각각의 주기 동안의 발열량은 그 위치 (x1, y1), (x2, y2) 및 (x3, y3)에서 서로 다른 색상으로 표시된다. 끝으로 클럭신호가 한 번 활성화됨으로써 발생되는 열량은 플립플롭의 유형에 따라 다르므로 라이브러리 L1이 사용된다.
제18도는 스텝 S13의 결과이다. 점(37, 38, 39)은 각각의 플립플롭(30, 31, 32)의 왼쪽-아래쪽 정점을 각각 나타낸다. 이들 점에서, 발생된 열량이 색상으로 표시된다.
이런 식으로 표시되어, 그 블록과 칩 위의 좌표점에 나타난 발열량은 시간 순으로 시각적으로 판단되고 확인된다.
본 발명이 상세히 설명되었지만, 상기의 상세한 설명은 모든 국면에서 예시적인 것이지 제한적인 것이 아니다. 여러 가지 다른 수정과 변화가 본 발명의 청구 범위에서 이탈되지 않고서 고안될 수 있다는 사실이 이해되어야 한다.
제1도는 본 발명의 바람직한 제1, 2 실시예를 나타내는 흐름도
제2도는 본 발명의 바람직한 제1 실시예를 설명하는 도면
제3도는 본 발명의 바람직한 제2 실시예를 설명하는 도면
제4도는 본 발명의 제3, 5, 6도를 나타내는 흐름도
제5도는 본 발명의 바람직한 제6 실시예를 설명하는 도면
제6도는 본 발명의 바람직한 제7 실시예를 나타내는 흐름도
제7, 8도는 본 발명의 바람직한 제7 실시예를 설명하는 도면
제9도는 본 발명의 바람직한 제8 실시예를 나타내는 흐름도
제10∼13도는 본 발명의 바람직한 제8 실시예를 설명하는 도면
제14도는 본 발명의 바람직한 제9, 10 실시예를 나타내는 흐름도
제15도는 본 발명의 바람직한 제9 실시예를 설명하는 도면
제16도는 본 발명의 바람직한 제10 실시예를 설명하는 회로도
제17, 18도는 본 발명의 바람직한 제10 실시예를 설명하는 도면
발명의 배경

Claims (18)

  1. 복수개의 부회로(subcircuit)로 구성되며 상기 부회로 중의 적어도 하나는 클럭신호가 활성화될 때에 동작하는 적어도 하나의 클럭 동기소자(clock-synchronized element)를 포함하는 반도체 집적회로에서 발생되는 열을, 반도체 집적회로를 설계하기 전에 측정하는 방법에 있어서, 상기 부회로를 설계영역 안에 위치시키기 위하여 복수개의 설정영역을 설치하는 단계(a)와, 각각의 상기 부회로에서 상기 클럭 동기 소자의 수를 구하는 단계(b)와, 상기 클럭 동기 소자의 발열량을 계산하는 단계(c)와, 상기 단계(b, c)에 의해 얻어진 결과로부터, 상기 부회로의 각각에 대응하는 각각의 상기 설정영역에서 단위 면적당 발열량의 평균값인, 평균 발열량을 계산하는 단계(d)를 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  2. 제1항에 있어서, 상기 클럭 동기 소자는 복수개의 유형이 있고, 상기 단계(c)는 유형별로 상기 클럭 동기 소자의 발열량을 저장하고 있는 발열량 라이브러리를 사용하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  3. 제1항에 있어서, 상기 설정영역의 상기 평균 발열량에 따라 상기 설정영역을 상이한 시각적 표현으로 표시하는(displaying) 단계(e)를 더 포함하는 특징으로 하는 이 반도체 집적회로의 발열량 측정방법.
  4. 제3항에 있어서, 상기 상이한 시각적 표현이 상이한 색상인 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  5. 제1항에 있어서, 상기 평균 발열량이 모든 상기 설정영역 사이에서 균일하게 되도록 상기 설정영역의 면적을 보정하는 단계(e)를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  6. 제5항에 있어서, 상기 단계(e)가, 상기 단계(d)에서 계산된 상기 평균 발열량을 합해가는 단계(e-1)와, 상기 단계(e-1)의 결과를 상기 설치 면적의 수로 나누어 통일 평균 발열량을 구하는 단계(e-2)와, 상기 단계(d)에서 계산된 상기 평균 발열량을, 상기 단계(e-1)에서 계산된 상기 통일 평균 발열량으로 나누어 얻어진 값을 상기 설정영역의 상기 면적에 곱하여 상기 설정영역의 상기 면적을 보정하는 단계(e-3)를 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  7. 제5항에 있어서, 상기 설정영역의 상기 면적을 보정하는 상기 단계(e)가, 평균 발열량이 소정의 상한값의 발열량을 초과하는 설정영역 상에서만 실행되는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  8. 제7항에 있어서, 상기 단계(e)를 실행한 후의 상기 설정영역의 상기 면적의 합계가 소정의 상한치의 면적보다 크면, 상기 설계영역을 변경하는 단계(f)를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  9. 제5항에 있어서, 상기 설정영역이 상기 보정된 면적을 가지고 있는 것으로 상기 설정 영역을 표시하는 단계(g)를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  10. 제6항에 있어서, 상기 설정영역이 상기 보정된 면적을 가지고 있는 것으로 상기 설정영역을 표시하는 단계(g)를 더 포함하는 것을 특징으로하는 반도체 집적회로의 발열량 측정방법.
  11. 제7항에 있어서, 상기 설정영역이 상기 보정된 면적을 가지고 있는 것으로 상기 설정영역을 표시하는 단계(g)를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  12. 제8항에 있어서, 상기 설정영역이 상기 보정된 면적을 가지고 있는 것으로 상기 설정영역을 표시하는 단계(g)를 더 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  13. 복수개의 부회로(subcircuit)로 구성되며 상기 부회로 중의 적어도 하나는 클럭신호가 활성화될 때에 동작하는 적어도 하나의 클럭 동기 소자(clock-synchronized element)를 포함하는 반도체 집적회로에서 발생되는 열을, 반도체 집적회로를 설계하기 전에 측정하는 방법에 있어서, 상기 부회로를 설계영역 안에 위치시키기 위하여 복수개의 설정영역을 설치하는 단계(a)와, 각각의 상기 부회로에서 상기 클럭 동기 소자의 수를 구하는 단계(b)와, 상기 클럭 동기 소자의 발열량을 계산하는 단계(c)와, 각각의 상기 부회로 안에 배선을 배열하는 단계(d)와, 상기 클럭 동기 소자의 발열량에 따라 상기 배선에 의해 위치가 경정되는 상기 클럭 동기 소자를 상이한 시각적 표현으로 표시하는(displaying) 단계(e)를 포함하는 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  14. 제13항에 있어서, 상기 상이한 시각적 표현이 상이한 색상인 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  15. 제13항에 있어서, 상기 단계(c)가, 상기 클럭신호의 활성화의 횟수를 구하는 단계(c-1)와, 상기 단계(c-1)에서 구한 횟수를 기초로 하여 상기 클럭 동기 소자의 발열량을 계산하는 단계(c-2)를 포함하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  16. 제15항에 있어서, 상기 클럭신호는 각각의 소정의 주기 동안에 한 번씩 활성화되고, 상기 단계(c-2)는, 상기 주기 중의 하나인 목표주기 동안과 상기 목표주기에 앞선 상기 주기 중의 적어도 하나의 주기 동안에 상기 클럭신호의 활성화의 총 횟수를 구하는 단계(c-2-1)와, 상기 목표주기를 순차적으로 갱신하는 동안에 상기 단계(c-2-1)를 반복하여 수행함으로써 얻어지는 값으로부터 상기 주기를 표현하는 열 보존 패턴을 생성하는 단계(c-2-2)와, 상기 열 보존 패턴에 따라 상기 클럭 동기 소자의 상기 발열량을 시간순으로 계산하는 단계(c-2-3)를 구비하는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  17. 제16항에 있어서, 상기 단계(c-2-2)에서, 상기 목표주기 동안에 상기 클럭신호가 활성화되지 않으면, 상기 주기 중의 상기 적어도 하나의 주기 동안에 상기 클럭신호가 활성화되더라도 상기 열 보존 패턴의 값이 예외적으로 '0'으로 결정되는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
  18. 제16항에 있어서, 상기 단계(c-2-3)에서 시간 순으로 계산된 상기 클럭 동기 소자의 상기 발열량에 따라 상기 단계(e)에서는 상이한 색상으로 상기 클럭 동기 소자의 위치가 표시되는 것을 특징으로 하는 반도체 집적회로의 발열량 측정방법.
KR1019950024454A 1994-08-09 1995-08-08 칩의 발열량 측정 방법 KR100189763B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-186971 1994-08-09
JP18697194A JP3215770B2 (ja) 1994-08-09 1994-08-09 半導体集積回路の発熱量見積もり方法

Publications (2)

Publication Number Publication Date
KR960009115A KR960009115A (ko) 1996-03-22
KR100189763B1 true KR100189763B1 (ko) 1999-06-01

Family

ID=16197936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950024454A KR100189763B1 (ko) 1994-08-09 1995-08-08 칩의 발열량 측정 방법

Country Status (3)

Country Link
US (1) US5640329A (ko)
JP (1) JP3215770B2 (ko)
KR (1) KR100189763B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915232A (en) * 1996-12-10 1999-06-22 Advanced Micro Devices, Inc. Method and apparatus for tracking power of an integrated circuit
US6845926B2 (en) * 2002-02-05 2005-01-25 International Engine Intellectual Property Company, Llc Fuel injector with dual control valve
FR2863141B1 (fr) * 2003-11-28 2006-01-20 Thales Sa Procede de modelisation d'un systeme comprenant des cartes electroniques comportant des composants unitaires
JP4723887B2 (ja) * 2005-03-18 2011-07-13 三菱電機株式会社 ハーネス発熱量演算装置およびハーネス発熱量演算プログラム
JP4924130B2 (ja) * 2007-03-19 2012-04-25 富士通株式会社 消費電力解析支援プログラム、該プログラムを記録した記録媒体、および消費電力解析支援装置
JP2012164363A (ja) * 2012-05-25 2012-08-30 Fujitsu Ltd 半導体回路設計支援プログラム
US9235677B1 (en) * 2014-07-17 2016-01-12 United Microelectronics Corp. Thermal uniformity compensating method and apparatus
JP6569323B2 (ja) * 2015-06-22 2019-09-04 株式会社デンソー 電子機器の熱解析方法、及び熱解析装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3674995A (en) * 1970-08-31 1972-07-04 Texas Instruments Inc Computer controlled device testing and subsequent arbitrary adjustment of device characteristics
US4802099A (en) * 1986-01-03 1989-01-31 International Business Machines Corporation Physical parameter balancing of circuit islands in integrated circuit wafers
JP2901087B2 (ja) * 1989-10-17 1999-06-02 株式会社東芝 半導体集積回路の電源配線設計方法及び電源配線設計装置
US5202843A (en) * 1990-04-25 1993-04-13 Oki Electric Industry Co., Ltd. CAE system for automatic heat analysis of electronic equipment
US5050114A (en) * 1990-09-17 1991-09-17 Motorola, Inc. Simulation of two-phase liquid cooling for thermal prediction of direct liquid cooling schemes
US5249141A (en) * 1990-10-24 1993-09-28 Astec America, Inc. Method and apparatus for maintaining an active device below a maximum safe operating temperature
JPH04169915A (ja) * 1990-11-02 1992-06-17 Hitachi Ltd 半導体集積回路
US5287284A (en) * 1990-11-14 1994-02-15 Hitachi, Ltd. Product specification complex analysis system
US5311448A (en) * 1991-06-19 1994-05-10 Compaq Computer Corporation Programmable load board with programmable simulation of thermal dissipation characteristics
US5189314A (en) * 1991-09-04 1993-02-23 International Business Machines Corporation Variable chip-clocking mechanism
US5287292A (en) * 1992-10-16 1994-02-15 Picopower Technology, Inc. Heat regulator for integrated circuits
US5356216A (en) * 1993-05-03 1994-10-18 Industrial Technology Research Institute Apparatus for measuring heat of circuit module

Also Published As

Publication number Publication date
JPH0855146A (ja) 1996-02-27
KR960009115A (ko) 1996-03-22
JP3215770B2 (ja) 2001-10-09
US5640329A (en) 1997-06-17

Similar Documents

Publication Publication Date Title
US6782347B2 (en) Method for optimizing electromagnetic interference and method for analyzing the electromagnetic interference
KR100189763B1 (ko) 칩의 발열량 측정 방법
US20060155520A1 (en) Model-based pre-assembly testing of multi-component production devices
JP2007183932A (ja) タイミング解析方法及びタイミング解析装置
TW201514742A (zh) 產生積體電路佈局的方法
CN112069763B (zh) 修正电路的方法
US6513149B1 (en) Routing balanced clock signals
US6487702B2 (en) Automated decoupling capacitor insertion
US20020075018A1 (en) Method and apparatus for analyzing electromagnetic interference
US7399648B2 (en) Methods and apparatus for determining location-based on-chip variation factor
US8671374B2 (en) Information processing apparatus
JP3953756B2 (ja) タイミングバジェット設計方法
JPH04186866A (ja) 半導体装置における電源線の配線方法及び電源配線決定装置
CN114818588A (zh) 裸片ic的封装方法和***
JPH05206276A (ja) パターン生成装置
JP2010108187A (ja) 半導体集積回路の設計装置、設計方法およびプログラム
US6986119B2 (en) Method of forming tree structure type circuit, and computer product
JP2000194732A (ja) 半導体集積回路のシミュレーション装置およびシミュレーション方法
CN105760607B (zh) 基于令牌桶的模拟总线有效带宽的仿真组件及方法
JP3662722B2 (ja) プリント配線基板設計開発支援方法
JP2906830B2 (ja) プリント板ｃａｄシステム
JPH09319775A (ja) 半導体集積回路の設計方法および装置
CN112580280B (zh) 逻辑电路的优化方法、优化装置以及存储介质
JP4673689B2 (ja) 論理合成方法及び論理合成装置
JP2871526B2 (ja) テストパターン変換システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040109

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee