KR100186929B1 - 다중네트워크 어드레스를 구비한 네트워크 스테이션 - Google Patents

다중네트워크 어드레스를 구비한 네트워크 스테이션 Download PDF

Info

Publication number
KR100186929B1
KR100186929B1 KR1019950701197A KR19950701197A KR100186929B1 KR 100186929 B1 KR100186929 B1 KR 100186929B1 KR 1019950701197 A KR1019950701197 A KR 1019950701197A KR 19950701197 A KR19950701197 A KR 19950701197A KR 100186929 B1 KR100186929 B1 KR 100186929B1
Authority
KR
South Korea
Prior art keywords
network
address
data
interface
assigned
Prior art date
Application number
KR1019950701197A
Other languages
English (en)
Other versions
KR950703764A (ko
Inventor
제프리 크라우스
나일스 에드워드 스트롤
마이클 존 시맨
스티븐 피. 러셀
존 에치. 하트
Original Assignee
마크 마이클
3컴 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마크 마이클, 3컴 코포레이션 filed Critical 마크 마이클
Publication of KR950703764A publication Critical patent/KR950703764A/ko
Application granted granted Critical
Publication of KR100186929B1 publication Critical patent/KR100186929B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/74—Address processing for routing
    • H04L45/742—Route cache; Operation thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Computer And Data Communications (AREA)

Abstract

네트워크에 부착하는 네트워크 인터페이스 제어장치 및 다-기능컴퓨터 시스템의 새로운 계급을 제공한다. 매체 억세스 제어기기(50)에 있는 메모리(78, 79, 80)는 할당된 네트워크 어드레스 이외에 다수의 부가적인 네트워크 어드레스를 저장한다. 어드레스 여파논리부(77)는 특정 프레임의 소오스와 수신지 어드레스가 메모리에 저장된 부가적인 어드레스에서 발견되는 경우 다수의 데이타채널(73-75, 81-83)중에서 적어도 하나의 채널상에서 특정 프레임을 차단하기 위한 논리부와 같은, 부가적인 네트워크 어드레스에 응답하는 회로를 포함한다. 매체 억세스 제어기기에 의해 서브되는 다수의 데이타채널은 특정한 설계의 필요에 따라서, 단일의 물리적인 인터페이스 또는 독립적인 물리적 인터페이스에 존재한다. 고성능 실시예는 각각의 데이타채널을 위하여 독립적인 버퍼링 및 큐잉구조(57, 58, 60, 61, 63, 64)를 포함한다. 다른 변형된 실시예는 측면의 네트워크 어드레스를 구비한 연결된 컴퓨터에서 다수의 기능적인 모듈을 위한 공유 버퍼링 및 큐잉구조를 포함할 수도 있다.

Description

다중네트워크 어드레스를 구비한 네트워크 스테이션.
제1도는 종래기술 네트워크 중간시스템의 기능적인 블록도.
제2도는 제 1 도의 종래기술 네트워크 중간시스템의 브리지국에 필요한 소프트웨어 알고리즘의 순서도.
제3도는 다중할당 MAC어드레스로 이루어진 본 발명에 따라 실행되는 네트워크 중간시스템의 기능적인 블록도.
제4도는 본 발명에 따라 적용되는 제3도에 따른 중간시스템의 브리지기능부의 소프트웨어 알고리즘의 순서도.
제5도는 단일 MAC 어드레스를 가지는 종래기술 단부시스템/중간시스템의 기능적인 블록도.
제6도는 본 발명에 따른 다중 MAC 어드레스를 가지는 단부시스템/중간시스템의 기능적인 블록도.
제7도는 본 발명에 따른 간략화된 IS/ES컴퓨터의 기능적인 블록도.
제8도는 본 발명을 사용하는 선로어댑터/경계 루터 시스템의 기능적인 블록도.
제9도는 호스트 프로세서와 연결할 수 있도록, 본 발명에 따른 네트워크 인터페이스 콘트롤러를 갖춘 코-프로세서의 개략적인 도면.
제10도는 제 8 도의 시스템에서 사용하는 네트워크 인터페이스 콘트롤러의 개략적인 도면.
제11도는 본 발명에 따른 AUI 인터페이스에 필요한 매체 조정회로의 기능적인 블록도.
제12도는 BNC 코넥터에 필요한 매체 조정회로의 기능적인 블록도.
제13도는 10BaseT코넥터에 필요한 매제 조정회로의 기능적인 블록도.
제14도는 본 발명에 따라 실행된 어드레스 필터의 기능적인 블록도.
제15도는 본 발명에 따른 다중 MAC 어드레스 인터페이스 콘트롤러를 사용하는 다중-매체 시스템의 개략적인 블록도.
제16도는 제15도의 다중-매체 시스템에서 사용된 네트워크 인터페이스 콘트롤러의 개략도.
제17도는 제15도의 다중-매체 시스템에 있는 네트워크 인터페이스 콘트롤러의 다른 실시예의 개략적인 블록도.
* 도면의 주요부분에 대한 부호의 설명
10,50,100,150,222 : 네트워크 인터페이스 콘트롤러
12-13,60-64,110,153-154,206,208,212 : 버퍼링 및 큐잉구조
15,72,104,172,201 : 매제 조정회로
51 : 호스트 프로세서 77 : 어드레스 필터논리부
101,151,245 : 메인 프로세서 102,152,244 : 코프로세서
220 : 경계링크 인터페이스 241 : 루팅어댑터
300,403-405,506,508,703 : 트랜시버 305,509 : 합증폭기
606-607 : 카운터 608-609,622-623 : 비교기
701 : 호스트 버스코넥터
[I. 다중 MAC 어드레스]
본 발명에 따라서, 한 세트의 MAC 어드레스가 단지 하나의 단일 MAC 어드레스 대신에 데이타 링크계층 기기에 할당되고, 패킷안에 있는 소오스 및 수신지 MAC 어드레스가 할당된 어드레스의 세트와 매치되는지의 여부를 근거로 컴퓨터상에 상부계층에 대하여 패킷을 차단(폐기) 또는 패킷을 전달하도록 논리부가 제공된다. 합체된 본 발명으로 이루어진 DLL 기기는 반대로 시간소비가 한자리수 이상인 상부계층과 대비하여, 시간소비 프로세싱이 최소인 계층 2인지를 결정함으로써 통상적인 DLL 기기보다 향상된다. 본 발명을 사용하는 제조가능한 실시예중 몇몇 보기는 다음과 같은 것을 포함한다.
1) 어드레스가 다중의 상이한 컴퓨터로 구성되는 것처럼 컴퓨터의 DLL 다중 특정한 MAC 어드레스를 할당하고 상부계층에 대하여 다중 데이타채널로 이루어진 DLL을 조립함으로써, 단일 DLL은 각각의 소프트웨어 모듈이 그 자신의 전용 DLL을 가지는 것처럼 가변 상부계층 소프트웨어가 기록되도록 하는 가상 인터페이스를 제공할 수 있다. 이는 이하의 가상 데이타 링크기기부에서 더욱 상세히 논의하기로 한다.
2) 멀티캐스트 어드레스인 컴퓨터의 DLL 다중 부가 MAC 어드레서에 저장함으로써, ES 컴퓨터는 이에 타당한지를 결정하는 각각의 멀티캐스트를 시험해야하는 상부계층 소프트웨어에 있는 프로세싱을 현저하게 감소할 수 있다. 대개의 멀티캐스트가 ES컴퓨터에 의해 폐기되기 때문에, 본 발명의 사용은 많은 컴퓨터를 구비한 LAN상에서 특히, 현저한 절감을 가져온다. 프로토콜에 의존적으로, DLL기기는 멀티캐스트 MAC 어드레스의 리스트에 있는 것을 제외한 모든 패킷을 받아들이거나, 또는 그 리스트에 있는 것만을 받아들인다.
3) LAN상의 다른 컴퓨터에 할당된 DLL다중 부가 MAC 어드레스를 컴퓨터에 저장함으로써, 브리징을 하는 IS 기기는 DLL 폐기 패킷을 가짐으로써 현저하게 감소된 그 프로세싱 오버헤드를 가질 수 있다. 이 경우, 패킷안에 있는 소오스 및 수신지 어드레스는 DLL의 부가적인 MAC어드레스의 리스트에 있다. 수신지 어드레스가 표에 있다면, 패킷은 다른 LAN에 전송되어지지 않아야 한다. 소오스 어드레스가 표에 있다면, 패킷을 송신하는 컴퓨터는 이미 브리지로 알려져 있다. 소오스 어드레스가 표에 없다면, 패킷을 송신하는 컴퓨터는 브리지로 알려지지 않으며 그 소오스 어드레스는 상부계층 소프트웨어에 의해 표에 있는 어드레스의 리스트에 부가될 것이다.
제 1 도는 뷸규칙모드로 동작하는 IS 컴퓨터 비루터 또는 브리지의 전형적인 종래기술의 설계를 도시한 도면이다. 컴퓨터는 프로세서(11)에 연결된 네트워크 인터페이스 콘트롤러(10)를 포함한다. 네트워크 인터페이스 콘트롤러(10)와 프로세서(11) 사이에 인터페이스는 전송 버퍼링 및 큐잉구조(12) 및 수신 버퍼링 및 큐잉구조(13)를 포함하는 데이타 경로를 포함한다.
네트워크 인터페이스 콘트롤러(10)는 매체 조정회로(15)를 통해 전송매체(14)에 연결된다. 전송 버퍼링 및 큐잉구조(12)로부터의 경로는 라인(19)을 지나 매체 조정회로(15)에 제공된다. 또한, 수신된 데이타는 라인(16)에 공급되어 버퍼링 및 큐잉구조(13)를 수신한다. 특정한 MAC 어드레스(18)와 어드레스 필터논리부(17)는 전형적으로 네트워크 인터페이스 콘트롤러(10)에 있으나, 기기가 불규칙모드로 동작하는 경우에는
사용되지 않는다.
버퍼링 및 큐잉구조(12, 13)는 프로세서(11)에 있는 링크계층 인터페이스 프로세싱모듈(20)에 연결된다. 링크계층 인터페이스모듈(20)은 브리징 및 루팅기능부를 위해 프로토콜 계층모듈(21)과 연결된다. 이러한 기능부(21)는 다른 로컬 네트워크 또는 블록(22)으로 나타낸 바와 같이 광역 네트워크에 연결된다. 또한, 프로토콜 계층모듈(22)은 프로세서(11)에 의해 실행되는 네트워크 운용 리소스블록(23)에 연결된다.
소프트웨어는 루틴된 패킷, 브리지된 패킷 및 네트워크 운용패킷을 구분하는데 필요한 프로세싱을 가지고, 이러한 설계대로 계층화된다. 브리징은 모든 패킷을 검색하기를 요구하기 때문에, 프로세서(11)에 의해 실행되는 소프트웨어는 LAN상의 모든 패킷올 사실상 처리해야만한다.
제 2 도는 제 1 도의 종래기술 기기의 브리지부에 필요한 소프트웨어 알고리즘을 도시한 도면이다. 제 2 도에 도시된 알고리즘은 수신 패킷블록(30)에서 시작한다. 상부계층 소프트웨어가 버퍼링 및 큐잉구조에서 나온 패킷을 수신한 다음, 소프트웨어는 우선 패킷이 로컬 수신지를 가지는지의 여부를 결정한다(블록(31)). 이 결정은 소프트웨어에 의해 개발된 MAC 어드레스 데이타 베이스(32)를 가지고 한다. 만일, 블록(31)에서, 패킷이 로컬 수신지를 가지는 것을 결정한다면, 소프트웨어는 패킷을 폐기한다(블록(33)). 그러나, 만일, 패킷이 원격 수신지를 가진다면, 소프트웨어는 원격 LAN에 패킷을 전송한다(블륵(34)). 블록(33) 또는 블록(34)후에, 적절한 때, 패킷 프로세싱의 단부가 도착한다(블록(35)). 따라서, 모든 패킷은 검사되어야 하고 수신지 MAC 어드레스를 근거로 전송하거나 또는 폐기된다. 브리지는 패킷마다의 소오스 어드레스 영역을 검사하고 이 데이타베이스를 발생함으로써 로컬 LAN상에 기기의 특정한 MAC 어드레스를 기억한다. 그러면 이러한 데이타베이스는 로컬인 필터패킷에 대한 브리지에 의해 사용된다. 모든 패킷이 소프트웨어로 검사되어야 하기 때문에, 브리지의 프로세서는 충분한 용량을 가져야 하며 그렇지 않으면 패킷을 놓치는 즉 버리게 되고 패킷을 가져야하는 경우는 전송하지 않는다. 이 버려진 패킷은 통상 단부스테이션상의 상부계층 프로토콜 소프트웨어에 의해 복구되지만, 이는 성능 및 응답문제점을 일으키며, ES 기기가 손실된 패킷을 복구하기 위하여 더 많은 패킷을 전송하기 시작하는 경우 트래싱 (trashlng)의 원인이 될 수 있다.
본 발명을 사용하여, 브리지 또는 비루터의 성능은 현저하게 향상될 수 있다. 제 3 도는 본 발명을 사용하는 새로운 설계를 도시한 도면이다. 시스템은 호스트 프로세서(51)에 연결된 네트워크 인터페이스 콘트를러(50)를 포함한다. 호스트 프로세서(51)는 네트워크 운용리소스(52), 중간시스템 루팅 기능부 소오스(53) 및 중간시스템 브리징 기능부 리소스(54)를 포함한다. 루팅 및 브리징 기능부(53, 54)는 다른 로컬 네트워크 또는 블록(55)으로 나타낸 바와 같이 광역 네트워크에 연결된다. 네트워크 운용 리소스(52)는 버퍼링 및 큐잉구조(57, 58)를 통해 네트워크 인터페이스 콘트롤러(50)에 패킷을 전송하고 수신하기 위하여 링크계층 인터페이스 모듈(56)에 연결한다. 이와 유사하게, 중간시스템 루팅기능부(53)는 네트워크 인터페이스 콘트롤러(50)를 통해 데이타를 수신하고 전송하기 위하여 버퍼링 및 큐잉구조(60, 61)를 통해 차례로 연결된 링크졔층 인터페이스 리소스(59)에 연결된다. 또한, 중간시스템 브리징기능부(54)는 네트워크 인터페이스 콘트롤러(50)를 통해 데이타를 수신하고 전송하기 위하여 다음에, 버퍼링 및 큐잉구조(63, 64)를 통해 연결된 링크계층 인터페이스 모듈(62)에 연결된다.
네트워크 인터페이스 콘트롤러(50)는 라인(71)을 지나 매체 조정회로(72)에 데이타를 수신하고 전송하는 전송매체(70)에 연결된다. 매체 조정회로(72)는 호스트 컴퓨터(51)에 있는 개별적인 링크계층 인터페이스(56, 59 및 62)를 위한 전송 버퍼링 및 큐잉구조(57, 60)로부터 전송 데이타경로(73,74)를 합병한다. 매체 조정회로(72)에서 수신된 데이타는 라인(76)을 지나 어드레스 필터논리부(77)부에 공급된다. 어드레스 필터논리부는 중간시스템 기능부에 필요한 할당된 MAC어드레스(78)와, 네트워크 운용기능에 필요한 할당된 MAC어드레스(79)와 부가적인 필터기능부에 사용되는 다중의, 특정한하지 않은, 가변 MAC 어드레스(80)를 저장하는 메모리에 연결된다. 따라서, 수신된 패킷은 할당된 어드레스(78, 79)에 응답하여 그리고 부가적인 어드레스(80)에 응답하여 넘겨주거나 차단된다. 따라서, 어드레스 필터는 라인(81)을 지나 네트워크 운용 수신지정패킷을 위한 버퍼링 및 큐잉구조(58)에 연결된다. 어드레스 필터는 라인(82, 83)을 지나 루팅 및 브리징 기능부를 위하여 각각 버러링 및 큐잉구조(61, 64)에 데이타를 공급한다.
로컬 ES 기기의 어드레스를 가진 DLL 의 어드레스 어레이(8)를 프로그램하고, 이 어레이에 있는 엔트리를 매칭하는 그 수신지 어드레스를 근거로 패킷을 차단함으로써, 처리되어야하는 브리지 소프트웨어의 패킷수는 현저하게 감소된다. 패킷안에 있는 소오스 어드레스를 비교하기 위하여 어레이를 또한 사용함으로써, 브리지의 배움기능은 또한 크게 개선될 수 있다. 게다가, 복수개의 특정한 MAC 어드레스를 사용함으로써, 기기의 네트워크 운용, IS 루팅기능부 및 브리징기능부는 잘 분리될 수 있다.
제 4 도는 본 발명의 장점을 취한 새로운 브리지 소프트웨어 논리부를 도시한 것이다. 제 4 도에 도시된 새로운 알고리즘은 수신 패킷블록(90)을 포함한다. 수신된 패킷을 위한 제 1 단계는 패킷이 로컬인지를 결정하는 것이다(블록(91)). 이 단계는 브리지 소프트웨어 논리에 의해 발생된 MAC 어드레스 데이타베이스(92)에 응답하여 수행된다. 패킷이 로컬이라면, 알고리즘은 패킷이 폐기되는 블륵(93)에서 분기명령을 실행한다. 패킷이 폐기된 다음, 네트워크 인터페이스 콘트롤러에서 어드레스 어레이(80)는 갱신된다(블록(94)). 블록(91)에서, 패킷이 원격 네트워크에 수신되는지를 결정했다면, 이것은 원격 LAN(블록(95))으로 전송된다. 블록(94) 또는 블록(95)이후에, 적당한 때, 패킷 프로세싱은 브리지 소프트웨어(블록(96))에 의해 종료된다. 논리부에 여분의 단계(블록(94))가 있음에도 불구하고, 본 발명을 사용하여 처리되어야 하는 매우 적은 패킷은 필요한 프로세서 대역폭에서 현저한 감소이득을 얻는다. 그 밖에, 갱신단계는 어떠한 다른 CPU동작도 생성되지 않는 경우 대기시간 동안 발생하도록 구성된다.
DLL 에 소오스/수신지 어드레스쌍을 저장함으로써, 많은 프로토콜 스위트에 의해 멀티캐스트 패킷 사용시의 문제점은 극복될 수 있다. 이러한 프로토콜의 경우, 단일 멀티캐스트 어드레스는 모든 그룹 메시지에 사용되며, 특정한 상부계층 사용(이름분석과 같은)은 DLL에 의해 접근할 수 없는 패킷의 데이타부로 구성된다. 이것은 특정한 멀티캐스트의 차단을 불가능하게 한다. 그러나, 어드레스쌍의 리스트를 가짐으로써, DLL은 필요한 패킷을 제외하고는 모든 컴퓨터로 부터 모든 멀티캐스트 패킷을 차단하도록 구성될 수 있다.
[ II. 가상 테이타 링크기기]
오늘날의 컴퓨터는 단일 DLL로 이루어지며 단일 MAC 어드레스로 할당되기 때문에, 컴퓨터의 상부계층(3-7)은 복수기능이 네트워크를 접근하는 경우 더욱 복잡해져야만 한다. 본 발명에 따라서, 다중의 가상 DLL 이 제공되며, 각각은 소유하는 특정한 MAC 어드레스로 할당되고 임의로 DLL에 대한 소유 데이타경로로 소유한다. 이것은 컴퓨터가 그 자신의 가상 DLL에 대한 배타적인 억세스를 가지는 각각의 주요 상부계층을 가짐으로써 더욱 간단해지도록 한다. 이를 기초로 하는 컴퓨터의 개선에 대한 보기는 다음과 같다.
복수개의 프로토콜로 이루어진 집적된 IS/ES 기기에 있어서, 각각의 프로토콜 모듈과 IS 모듈을 위한 특정한 MAC 어드레스는 패킷이 위의 관련기술의 명세서에서 언급된 더욱 비싼(CPU대역폭과 시간소모에 의해) RRPI 방법 대신에 정확한 소프트웨어 모듈로 직접 넘겨주도록 한다. 이 기술은 또한 다중-프로세서 시스템에서 매우 가변적이어서, 상부계층 소프트웨어 모듈이 상이한 CPU에서 실행가능하도록 하며 CPU대역폭과 시간소모에 의하여 다시 비싼 소프트웨어의 상부계층 대신에 물리적 계층에서 전달된 패킷을 가지도륵 한다.
제 5 도는 집적된 IS/ES 멀티프로세서 기기의 종래기술 시스템구조를 도시한 것으로, 데이타흐름과 소프트웨어 모듈를 예시한다.
종래기술에서 집적된 IS/ES 기기는 메인 프로세서(101)에 연결된 네트워크 인터페이스 콘트롤러(100)를 포함한다. 메인 프로세서는 다음에 코-프로세서(102)에 연결된다.
네트워크 인터페이스 콘트롤러(100)는 매체 조정회로(104)를 통해 전송매체(103)에 연결된다. 매체 조정회로(104)는 라인(105)을 통해 수신된 데이타를 특정한 MAC 어드레스(107)를 저장하는 어드레스 필터(106)로 넘겨준다. 필터(106)를 넘겨주는 패킷은 버퍼링 및 큐잉구조(108)를 통해 라운드 로빈 프로토콜 인식화모듈(109)에 공급된다.
메인 프로세서(101) 또는 코-프로세서(102)로부터 전달되어진 패킷은 버퍼링 및 큐잉구조(110)를 통해 경로(111)를 지나 매체 조정회로(104)에 넘겨진다
제 5 도에 도시된 실시예에 있어서, 메인 프로세서(101)는 독립적인 상부계층 프로토콜을 실행하는 다수의 프로세싱 모듈(120, 112, 113)을 실행한다. 각각은 프로토콜 링크계층 인터페이스(114)를 포함하는 바, 이 인터페이스는 기능을 루팅하기 위하여 프로토콜 중간시스템 계층에 연결되고, 또는 그와 같은 것(115)은 단부시스템 기능부를 위한 프로토콜 상부계층에 연결된다.
이와 유사하게, 코-프로세서(102)는 프로세싱 모듈(116)을 실행한다. 프로세싱 모듈(116)은 프로토콜 중간시스템 계층(117)에 연결된 단부시스템 기능성을 위한 프로토콜 상부계층을 포함한다. 프로토콜 중간시스템 계층(117)은 인터프로세서 통신모듈(118)에 연결된다. 이러한 모듈은 메인 프로세서(101)로 실행되는 프로토콜 링크계층 인터페이스 모듈(119)과 통신한다.
따라서, 라운드 로빈 프로토콜 인식화모듈(119)은 수신된 패킷을 프로세싱 모듈(116, 120, 112, 113)의 개별적인 프로토콜 링크계층 인터페이스(예를 들면, 119, 114)로 송달한다. 개별적인 프로세싱 모듈(116, 120, 112, 113)에 의해 전송된 패킷은 버퍼링 및 큐잉구조(110)를 지나 매체 조정회로(104)로 직접 전송되어진다.
본 발명에 따라 수정된 코-프로세서/메인 프로세서 시스템을 제 6 도에 예시하였다. 제 6 도에 도시한 바와 같이, 본 발명에 따른 집적 IS/ES시스템은 메인 프로세서(151)와 코-프로세서(152)에 연결된 네트워크 인터페이스 콘트롤러(150)를 포함한다. 메인 프로세서(151)는 버퍼링 및 큐잉구조(153, 154)를 통해 네트워크 인터페이스 콘트롤러(150)에 연결된다. 코-프로세서(152)는 버퍼링 멎 큐잉구조(155, 156)를 통해 네트워크 인터페이스 콘트롤러(150)에 연결된다.
메인 프로세서는 프로토콜 링크계층 인터페이스(160)를 포함하며, 프로토콜 중간시스템 계층(161)에 연결된 다수의 프로세싱 모듈(157, 158, 159)을 실행한다. 프로토콜 링크계층 인터페이스는 각각의 모듈을 위한 단부시스템 기능성에 필요한 프로토콜 상부계층에 차례로 연결된다. 모듈(157, 158, 159) 각각은 전송 버퍼링 및 큐잉구조(154)에 직접 연결되고 수신 버퍼링 및 큐잉구조(153)에 직접 연결되어 네트워크 인터페이스 콘트롤러에 대한 데이타채널을 설정한다.
코-프로세서(152)는 프로세싱 모듈(163)을 또한 실행한다. 이러한 프로세싱 모듈은 종전대로 단부시스템 기능성을 위하여 프로토콜 링크계층 모듈(164), 프로토콜 중간시스템 계층(165) 및 프로토콜 상부계층을 포함한다. 그러나, 코-프로세서에 프로토콜 링크계층 인터페이스(164)를 내장하고, 전송된 프레임을 위해 버퍼링 및 큐잉구조(155)에, 수신된 프레임을 위해 버퍼링 및 큐잉구조(156)에 프로토콜 링크계층을 직접 연결함으로써, 독립적인 데이타채널은 인터프로세서 통신모듈에 의존하지 않으면서, 분리 데이타경로를 통해 코-프로세서를 위하여 설정된다.
제 6 도의 네트워크 인터페이스 콘트롤러(150)는 매체 조정회로(172)를 통해 전송매체(170)에 연결된다. 수신된 데이타는 메모리(174)에서 이미 공지된 바와 같이 다중 MAC어드레스를 저장하는 어드레스 필터(173)에 연결된다. 세개의 데이타채널이 버퍼링 및 큐잉구조(153)로 이루어진 경로를 통해 메인 프로세서 각각의 모듈(157, 158, 159)에 연결된다. 분리 데이타채널은 어드레스 필터(173)에서 나와 버퍼링 및 큐잉구조(156)를 통해 코-프로세서에 의해 실행되는 모듈(163)에 연결된다. 전송된 프레임은 세개 모듈의 메인 프로세서(151)로부터 버퍼링 및 큐잉구조(154)를 통해 매체 조정회로(172)에 공급된다. 또한, 전송된 프레임은 코-프로세서 모듈(163)로 부터 버퍼링 및 큐잉구조(155)를 통해 매체 조정회로(172)에 공급된다.
도시된 바와 같이, 상부계층 시스템은 집적된 IS/ES시스템을 위하여 더욱 단순화되고, 상부계층 인터프로세서는 통신을 하며 라운드 로빈 프로트콜 인식화모듈은 더이상 필요하지 않다.
제 7 도는 본 발명의 다른 응용을 예시한 것으로, 집적컴퓨터는 하드웨어에서 단부시스템과 중간시스템 기능부로 분리되어 각각의 기능부를 그 자신의 프로세서에서 제공한다. 따라서, 제 7 도에 도시한 바와 같이, 시스템은 매체 조정회로(201)를 통해 전송매체(200)에 연결된다. 수신된 프레임은 라인(202)을 지나 어드레스 필터(203)에 공급된다. 어드레스 필터(203)는 단부시스템 프로세서를 위해 할당된 제 1 MAC 어드레스(204)에 그리고 중간시스템 프로세서를 위해 할당된 제 2 MAC 어드레스(205)에 응답한다. 중간시스템을 위해 지정된 수신 프레임은 버퍼링 및 큐잉구조(206)로부터 중간시스템 프로세서(207)에 연결된다. 단부시스템을 통해 지정된 수신된 패킷은 단부시스템 프로세서(209)에 대하여 버퍼링 및 큐잉구조(208)에 연결된다. 이와 유사하게, 중간시스템으로부터 전송된 프레임은 버퍼링 및 큐잉구조(211)를 통해 매체 조정회로(201)에 연결된다. 기기(209)의 단부시스템부에 의해 전송된 패킷은 버퍼링 및 큐잉구조(212)를 통해 매체 조정회로(201)에 연결된다.
중간시스템(207)은 적어도 하나의 다른 네트워크 인터페이스를 통해 블록(213)으로 표시되는 광역 네트워크 또는 로컬 네트워크 매체와 같은 다른 네트워크에 연결된다.
종래 집적된 IS/ES 시스템의 설계는 시스템이 각각의 LAN 을 위한 특정한 단일 MAC 어드레스가 부착된 하드웨어를 공유하고, 상부계층 소프트웨어는 패킷의 데이타부를 근거로 하여, 패킷이 시스템의 로컬 ES부를 위한 것인지, IS부를 위한 것인지, 아니면 둘 다를 위한 것인지를 결정해야 하도록 설계된다. 본 발명은 둘 또는 그 이상의 특정한 MAC 어드레스를 허용하는 하드웨어 MAC 해결방법과, MAC 수신지 어드레스를 근거로 패킷의 하드웨어 레벨루팅을 시스템의 ES부에 제공된 하나의 특정한 어드레스를 가진 방송패킷 및 패킷만을 얻는 하나의 경로(208)에 제공하며, 시스템에서 IS 루팅기능부에 제공된 특정한 MAC 어드레스에 대한 모든 패킷(IS브리징 기능부의 경우에 있어서)이나 또는 방송 및 방향결정 패킷을 얻는 다른 경로(206)에 제공한다. IS 부는 IS 와 ES 기능부의 CPU 분리를 허용하는 코-프로세서가 이상적이다. ES 와 IS 기능부를 집적하는 새로운 방법은 John Hart의 1992년 4월 20일 출원되어 출원계류중이고, 발명의 명칭이 ''네트워크 리소스를 원격 네트워크까지 확장하는 시스템인 미국 특허출원 제 07/871, 113 호에 개시된 바와 같이 경계루팅 환경에서의 루팅어댑터에 특히 관심을 가진다. 루팅어댑터에 있어서, IS 기능부에 제공된 코-프로세서를 위한 크기, 복잡성 및 성능에 의한 CPU와 RAM 필요성은 최소화되어 단일 PC 카드위에 새로운 MAC하드웨어로 집적될 수 있다.
제 8 도에 예시한 바와 같이, 루팅어댑터(241)는 이에 부착된 경계 LAN(223)과 링크(238)를 지나 수신/전송된 LAN프레임에 밀봉된 프로토콜 스위트의 독립적인 기능을 실행한다. 루팅어댑터 기능성은 경계 릴레이기능부(221)와, 루팅어댑터 운용기능부(224)를 실행하는 코-프로세서(244)에 연결된 경계링크 인터페이스(220)로 이루어진다. 그 외에, 위에 공지한 바와 같이, 다중 MAC 어드레스 네트워크 인터페이스 콘트를러(222)는 특정한 MAC 어드레스를 갖춘 제 1 인터페이스(246)를 지나 코-프로세서(244)에 그리고 특정한 MAC 어드레스를 갖춘 제 2 인터페이스(247)를 지나 메인 프로세서(245)에 연결된다.
경계링크 인터페이스 기능부(220)는 경계링크(238)과 경계릴레이 기능(221)사이에 위치된다. 루팅어댑터(241)에 있는 경계링크 인터페이스(220)는 경계루터(240)에서의 그 동료 경계링크 인터페이스 기능부(237)와 동작하고 프레임을 경계링크(238)으로부터 그리고 경계링크로 전송 및 수신을 책임진다. 경계링크 인터페이스(220)의 기능은 경계루터(240)에 있는 경계링크 인터페이스(237)와 본질적으로 일치한다.
제 8 도에 도시한 바와 같이, 경계루터는 로컬 LAN(231)에 부착하기 위한 적어도 하나의 로컬 LAN인터페이스(230)를 포함한다. 도면에 나타낸 바와 같이, 각기 부착된 LAN 에 필요한 하나의 로컬 LAN이 있다. 로컬 LAN인터페이스 각각은 경계루터상에 루팅리소스로 사용하기 위한 LAN 어드레스가 주어질 것이다. 로컬 LAN 인터페이스에 연결된 것은 또한 각기 부착된 LAN을 위한 디캡슐레이션/인캡슐레이션 기능부(232)이다. 디캠슐레이션/인캡슐레이션 기능부(232)은 루터운용(233) 및 각기 루틴된 프로토콜을 위해 실행되는 다중프로토콜 릴레이 기능부(234)에 연결된다. 원격 네트워크를 서브하는 경계루터에 대한 확장부는 경계 루터운용(235), 경계기능부(236) 및 경계링크 인터페이스(237)를 포함한다. 경계링크 인터페이스(237)는 루팅어댑터(241)상의 경계링크 인터페이스(220)와 소통하도록 제공된 경계링크(238)에 연결된다.
따라서, 경계루터는 경계루터를 루팅어댑터와 상호연결하는 경계링크를 위한 경계기능에 더하여 다중프로토콜 루터(캘리포니아 산타클라라 3COM Corporation에서 입수 가능한 NETBuilder와 같은)의 모든 논리부를 포함한다. 부가적인 기능부는 경계루터 운용(235), 경계기능부(236) 및 경계링크 인터페이스(237)에 대한 인터페이스로 이루어진다.
루팅어탭터에 있어서, 다중 MAC 어드레스 네트워크 인터페이스 콘트롤러(222)는 코-프로세서상에 경계 LAN(223)과 경계릴레이(221)사이에 위치된 제 1 인터페이스(246)를 포함한다. 인터페이스 콘트롤러(222)의 인터페이스(246)는 루팅어댑터용 경계 LAN(223)에 그리고 경계 LAN(223)으로 부터 프레임을 전송하고 수신하는 책임을 진다. 인터페이스(246)용 네트워크 인터페이스 콘트롤러(222)의 기능은 다음과 같은 것을 포함한다. 그 기능은
1. 경계 LAN(223)으로 한정된 바와 같은, 물리적인 데이타 프로토콜등을 처리하는 기능,
2. 경계릴레이 기능부(221)로 릴레이된 프레임을 전송하는 기능 및,
3. 유효한 수신 LAN데이타 프레임을 확장된 원격인터페이스를 경계루터에 제공하는 인터페이스(246)의 어드레스를 포함하는 프로그램된 어드레스 세트, 또는 어댑터운용 기능부를 루팅함으로써 어드레스 세트의 그룹내에 수신지 어드레스를 가지는 경계릴레이 기능부(221)에 넘겨주는 기능이다.
경계릴레이 기능부(221)는 어댑터의 프레임 릴레이논리부를 포함하며 더 높아진 레벨의 프로토콜 스위트와 무관하게 동작한다. 루팅어댑터(201)의 프레임 릴레이논리부는 후속하는 2개의 규칙에 의해 정의된다.
1. 경계 LAN(223)에서 경계릴레이(221)로 지나간 어떤 프레임은 링크(238)가 동작하지 않으면 그 경계링크 인터페이스(220)에 전송된다. 이 경우, 프레임은 네트워크 운용프레임일 수도 있으며, 루팅어댑터 운용기능부(224)로 전달된다. 이것은 루팅어댑터를 링크가 동작하지 않는 경우 국부적으로 운용한다. 예를 들면, 루팅어댑터 운용부(224)는 다이얼 링크상에 재-다이알을 시도하는 것과 같이, 링크를 다시 개방하는 시도를 필요로 하는 운용프레임에 응답할 것이다.
2. 그 경계링크 인터페이스(220)로부터 수신된 어떤 프레임은 그 수신지가 루팅어댑터의 LAN어드레스와 동일하지 않으면 인터페이스(246)를 통해 네트워크 인터페이스 콘트를러(222)로 전송된다. 이 경우, 프레임은 경계루터 운용기능부(235)에서 나온 네트워크 운용프레임이며 루팅어댑터 운용기능부(224)로 지나간다.
루팅어댑터 운용부(224)는 경계 LAN(223)의 LAN 형태와 같은 로컬 구성 정보와 수신되어질 멀티캐스트 수신지 어드레스를 유지한다.
또한, 루팅어댑터 운용(224)은 경계루터 운용기능부의 대리자와 같이 동작한다. 그 자체로, 그로 부터 수신된, 운용요구, 응답등등에 대해 처리하거나 응답하는데 책임이 있다.
더욱이, 루팅어댑터 운용(224)은 경계링크(238)이 동작하지 않는 경우, 경계 LAN(2 23)상에 단부시스템으로부터 수신된, 운용요구, 응답등등에 처리하거나 응답하는데 책임이 있다.
네트워크 인터페이스 콘트롤러(222)는 또한 메인 프로세서(245)에 필요한 경계 LAN에 대한 특정한 MAC어드레스를 가지는 인터페이스를 제공한다. 메인 프로세서는 코-프로세서(244)의 루팅어댑터 기능에 의해 요구되는 프레임을 인식하기 위하여 필요되는 프로세스에 의해 방해가 없는 특정시스템에 적합함에 따라서 그러한 단부시스템을 실행한다.
제 9 도는 본 발명에 따른 네트워크 인터페이스 콘트롤러를 내장하는 인쇄회로기판을 예시한 도면이다. 회로기판(700)은 호스트 버스코넥터(701), 전송매체 코넥터(702) 및 코넥터(702)를 통해 통신을 수신하고 전송하는데 적합한 집적회로 트랜시버(703)를 포함한다. 트랜시버(703)와 연결된 것은 EEPROM(704, 705, 706, 707)과 같은 다수의 비휘발성 메모리셀로서, 집적회로(703)에서 어드레스 여파논리부로 사용하는 각각의 MAC 어드레스를 저장한다. 또한, 기판에는 컴퓨터 시스템 동작시스템의 원격 초기 프로그램부하(RIPL)를 선택하는 프로그램 저장부(708)가 삽입되어 있다. 칩(703)은 다수의 채널에 있는 라인(709)을 지나 기판상의 CPU 및 관련논리부(710)와 통신한다. 이러한 논리부(710)는 SIO/모뎀 칩세트(711)를 통해 전자통신 링크(712)에 연결된다. 또한, 메모리(713)는 CPU와 관련논리부(710)에 연결된다. 이러한 구성은 루팅어댑터 실시예에 특히 적합하며, 여기서, CPU는 제9도의 코-프로세서와 같이 이용한다.
제10도는 제9도의 시스템에서 사용되는 네트워크 인터페이스 콘트롤러(703)를 예시한 것이다. 이러한 기기(703)는 매체 조정회로(750)와, MAC 어드레스 레지스터(704-707)에 연결된 어드레스 여파논리부(751)를 포함한다. 어드레스 필터(751)는 수신된 데이타를 라인(752)을 지나 CPU와 관련논리부(701)에 있는 중간시스템 모듈에, 그리고 수신된 데이타를 경로(753)를 지나 PC 프로세싱 모듈에 공급한다. 전송데이타는 라인(754)상의 중간시스템으로 부터, 그리고 라인(755)을 따라 PC시스템으로 부터 수신된다.
제10도에 예시한 바와 같이, PC프로세싱 모듈에 할당된 3개의 MAC 어드레스가 있다. 이러한 MAC 어드레스는 PC 에 대한 물리적 데이타경로를 공유하는 가상의 데이타 링크계층 기기와 같이, 라인(753)을 지나 나타내어진다. 그러나, 이러한 데이타경로는 PC소프트웨어의 견해로부터 데이타 링크계층과 통신하기 위하여 독럽적인 채널로 분할된다.
[Ⅲ. 매체 조정]
이더넷 10BaseT 와 같은 오늘날의 배선 분산형시스템(wiring distribution system)이 다중 MAC 어드레스와 다중 데이타경로로 이루어진 기기를 처리하도록 설계되지 않았기 때문에, 본 발명은 표준 배선 시스템으로서 정확하게 기능을 행하는 새로운 매체 조정 인터페이스구조를 제공한다.
오늘날 DLL 은 매체상에서 전송하는 중에 동일한 패킷을 수신하지 않는다 단일 DLL로서, 이것은 컴퓨터의 상부계층은 패킷을 전송하는 때를 알기 때문에 문제는 아니다. 그러나, 가상 DLL의 경우, 하나의 모듈이 하나의 패킷을 전송하는 경우, 나머지 모듈은 그 패킷의 수령인일 수 있다. 본 발명은 마치 패킷이 서로 다른 컴퓨터에서 발생하는 것처럼 가상 DLL을 통해 전송되는 패킷을 수신하는 능력을 제공한다.
제11도, 제12도 및 제13도는 이더넷 형태의 인터페이스를 위해 본 발명에 따른 3개의 변형 매체 조정회로를 예시한 도면이다. 이러한 기술은 조정회로가 연결된 다중의 가상 DLL을 이용하도록 적절한 수정을 한, 토큰링, 토큰버스, FDDI, ISDN등과 같은 다른 네트워크 형태에도 잘 적용될 수 있다.
제 11 도는 데이타경로를 부착유니트 인터페이스(attachment unit interface; AUI)에 합병하는 매체 조정회로를 예시한 도면이다. 시스템은 네트워크의 매체(301)에 연결된 매체 부착유니트 트랜시버(300)를 포함한다. 매체 부착 트랜시버(300)는 매체 부착유니트(medium attachment unit; MAU) 서비스를 특정매체(301)에 제공하는 다수의 상업적으로 이용 가능한 집적회로중 어느 하나이며, 표준 부착유니트 인터페이스(AUI)를 구동하는 신호를 발생한다. 따라서, 트랜시버(300)의 출력신호는 더하기와 빼기 불일치쌍(302)과, 더하기와 빼기 전송쌍(304)을 포함한다.
매체 조정회로에 의해 서브되는 가상 DLL 각각은 표준 AU1 인터페이스를 매체 조정희로에 제공한다. 따라서, 시스템은 AUI 1(306)과 AUI 2(307)를 포함한다. AUI 1(306)은 전송쌍(308), 수신쌍(303) 및 불일치쌍(310)을 포함한다. AUI 2는 전송쌍(311)과 수신쌍(303)을 포함한다. AU1 2 는 AU1 1 과 불일치쌍(310)을 공유한다.
전송쌍(308, 311)은 합증폭기(305)에 합병되어 트랜시버(300)에 필요한 전송쌍(304)을 발생한다. 합증폭기에 연결된 것은 불일치 검색논리부(326)이다. 물일치 검색논리부(326)는 불일치 오실레이터(327)에 연결된다. 불일치 검색논리부(326)는 불일치가 검색되는 경우 라인(328)을 지나 오실레이터(327)에 신호를 보낸다. 불일치 오실레이터(327)의 출력은 (본 기술에서 알려진 더하기 및 빼기쌍으로 이루어진) 라인(329)에 공급되어, 전송쌍(308, 311) 모두가 합증폭기(305)를 통해 전송될 때 시작하고,
이 모두가 전송을 중단하면 중단한다.
수신쌍(303)은 수신신호를 인터페이스 AUI 1(306)과 AUI 2(307)에 수신신호를 교부한다. MAU트랜시버는 수신쌍(303)을 경유하여 전송경로사에 송신된 데이타를 되풀이하여 나타냄으로써, 나머지에 의해 송신된 전송을 수신하도록 모든 수신기를 위한 수신기용 수신경로를 제공한다.
AUI 1과 AUI 2에서 불일치쌍(310)은 합증폭기(332)의 출력에서 발생된다. 합증폭기(332)에 대한 입력은 라인(329)상이 오실레이터(327)의 출력과 트랜시버(300)에 의해 발생된 불일치쌍(302)을 포함한다.
따라서, AUI 1을 통해 전송된 패킷이 AUI 2에 의해 수신되고 반대로 수신되는 것을 알 수 있다. 또한, 전송쌍(311)과 전송쌍(308) 사이에 불일치는 매체 조정회로에서 검색된다. 결국, 합증폭기는 트랜시버 출력(300)을 분리의 가상 DLL 인터페이스(306, 307)로부터 격리한다.
제 12 도는 BNC 이더넷에 연결하기 적합한 매체 조정회로의 일실시예를 예시한 도면이다. 이 시스템에 있어서, BNC 이더넷 표준을 만나는 동축케이블(400)은 일반적으로 코넥터(401)로 분기된다. 코넥터(401)는 그라운드 라인(402)과 신호 라인(403)을 공급한다. 신호 라인(403)은 제 1 트랜시버(404)와 제 2 트랜시버(405)에 연결된다. 그라운드 라인(402)은 각각 트랜시버(404, 405)에 연결된 DC 대 DC 컨버터(406, 407)에 연결된다. DC 대 DC 컨버터(406, 407)는 본 기술에 공지된 바와 같이 트랜시버(404, 405)에 -9볼트의 전력을 공급한다. 트랜시버(404, 405)는 AUI 인터페이스의 6개의 출력을 발생한다. 6개의 출력은 본 발명에 따른 분리 가상 DLL을 위하여, 트랜스포머(408, 409)를 통해 분리 AUI 인터페이스, AUI 1(410) 및 AUI 2(411)에 각각 공급된다.
제13도는 트위스트 페어 전송매체를 사용하는 10BaseT표준 이더넷 코넥터에 필요한 매체 조정회로를 예시한 도면이다. 따라서, 10BaseT 코넥터(500)는 수신쌍(501)을 공급하고 전송쌍(502)을 수신한다. 수신쌍(501)은 매체 부착유니트 트랜시버(507, 508) 각각을 위하여 각각의 수신쌍(505, 506)을 구동하는 제 1 합증폭기(503)와 제 2 합증폭기(504)에 공급된다. 트랜시버(506, 508)는 본 기술에 공지된 바와 같이, 네트워크 인터페이스 콘트롤러에 있는 데이타경로에 연결되어 표준 AUI 형태의 인터페이스를 제공할 수 있거나 또는 제공할 수 없다.
시스템의 전송쌍(502)은 합증폭기(509)에 의해 구동된다. 합증폭기(509)에 대한 입력은 MAU 1(507)에 의해 발생된 전송쌍(510)과 MAU 2(508)에 의해 발생된 전송쌍(511)을 포함한다. 합증폭기는 불일치 오실레이터(513)에 연결된 불일치 검색논리부(512)를 포함한다. 전송쌍(510, 511) 모두가 전송되기 시작하면, 불일치 오실레이터는 라인(514)을 지나 신호가 전달되어 라인(515)상의 불일치 신호를 발생하기 시작한다. 전송쌍(510, 511) 모두가 전송을 중단하면, 라인(515)상의 불일치 신호는 꺼지게 된다.
수신쌍(505, 506)을 각각 구동하는 합증폭기(503, 504)에 대한 입력은 라인(515)상의 불일치 신호를 수신한다.
그 밖에, MAU 1(507)에 필요한 수신쌍(505)을 구동하는 합증폭기(503)는 입력과 마찬가지로 MAU 2로부터 전숭쌍(511)을 수신한다. 수신쌍(506)을 구동하는 합증폭기(504)는 수신쌍(501), 불일치쌍(515) 이외에 MAU 1(507)에서 공급되는 전송쌍(510)을 수신한다.
따라서, 제 13 도의 회로는 인접한 가상 DLL 에 의해 전송된 패킷을 수신하는 능력을 제공하고, 분리 가상 DLL로부터 코넥터(500)를 절연하며, 표준인터페이스를 어드레스 필터와 전송 버퍼링 및 큐잉구조에 공급한다는 것을 알 수 있다.
[Ⅳ. 일반적인 목적의 프로그램가능 이더넷 NIC]
본 발명을 근거로 하는 이더넷 네트워크 인터페이스 콘트롤러(Network Interface Controller)가 제 14 도와 부록으로 설명한 표 1, 표 2, 표 3 및 표 4를 참고로 하여 공지되어 있다. NIC는 511 MAC 어드레스까지 나타낼 수 있는 표를 가지며 2개의 가상 DLL 인터페이스를 컴퓨터의 상부계층에 제공한다. 그것은 511×511어드레스쌍 인덱스 어레이를 가짐으로써, 어드레스표에 있는 특정쌍의 소오스와 수신지 어드레스로 이루어진 어떤 패킷이라도 2개의 가상 DLL을 위해 특별히 차단되거나 통과될 수 있도록 한다. 어드레스쌍의 표는 비용이 들지 않는 256K×4 외부 RAM 을 사용하여 실행한다. NIC는 2개의 분리 32비트 완전한 이중 데이타경로를 컴퓨터에 있는 외부기기에 제공하며 공통 공유의 프로그램 인터페이스를 구비한다. 기기는 멀티캐스트를 어떻게 처리해야 하는지, 그렇지 않으면 소오스 수신지를 위한 엔트리가 차단되어야 하는 패킷을 수반하는지, 수신지를 위한 엔트리가 통과되어야 하는 패킷을 수반한다면 무엇을 해야하는지에 따라 그러한 작용을 제어하는 2개의 DLL 인터페이스(A, B) 각각을 위한 레지스터의 수를 가진다.
제14도는 기기에 있는 제어구조를 예시한 도면이다. 표1은 패킷이 통과되는지 또는 차단되는지를 결정하기 위하여 이하 공지된 알고리즘을 도시한 것이다. 기기의 레지스터는 표2, 표3 및 표4에 나열되어 있다.
NIC의 일부가 제14도에 개략적으로 도시되어 제어구조를 예시한다. 인입데이타는 라인(600)에서 수신되고 버퍼(601)를 통해 공급된다. 버퍼(601)에 있어서, 소오스 어드레스는 검색되어 라인(602)으로 공급되며, 수신지 어드레스는 검색되어 라인(603)으로 공급된다. 데이타는 버퍼(601)의 의부로 라인(604)상의 NIC에 있는 데이타경로에 공급된다.
어드레스 필터는 2개의 데이타경로를 위해 할당된 MAC 어드레스 이외에 다수의 MAC 어드레스를 나타내도록 설계된, 어드레스 리스트, 일반적으로 도면부호(605)를 포함한다. 바람직한 실시예에서 어드레스 리스트는 총 512엔트를 위한 32×48비트 RAM의 세트를 포함한다. RAM(605) 각각에 연결된 것은 소오스 인텍스 카운터(606)와 수신지 인덱스 카운터(607)이다. 16 RAM(605)과 카운터(606, 607)는 병렬로 구동된다. 어드레스 리스트 카운터논리부에 있는 어드레스 리스트의 단일 모듈은 도면에서 간단하게 예시되어 있다. 각각의 어드레스 리스트 RAM(605)의 출력이 제 2 입력과 같이 라인(602)상의 소오스 어드레스를 수신하는 비교기(608)와, 제 2 입력과 같이 라인(603)상의 수신지 어드레스를 수신하는 비교기(609)에 공급된다. 비교기(608, 609)의 츨력은 탐색논리부를 제어하는데 사용하도록 나타낸 바와 같이 뒤로 공급된다. 또한, 이러한 출력은 매칭 프로세스의 결과인 2개의 비트를 저장하는 어드레스 매치 레지스터(610)에 공급된다.
매치가 발견되는 경우, 매칭소오스를 위한 소오스 인덱스 카운터의 값은 인덱스 소오스 레지스터(611)에 저장되며, 수신지 인덱스 카운터(607)의 값은 인덱스 수신지 레지스터(612)에 저장된다. 32비트 블록을 위한 5개의 비트 카운터값은 4개의 비트 블록수에 첨부되어, 9비트 소오스 인덱스와 9비트 수신지 인덱스를 설정한다. 소오스 인덱스(611)와 수신지 인덱스(612)는 인덱스 어레이(613)를 접근하는데 사용되는 18비트 어드레스를 생산하기 위하여 연결된다. 인덱스 어레이의 출력은 필터 제어파라미터를 설정하기 위하여 레지스터(614)에 공급된다. 레지스터(614)에서 나온 필터 제어파라미터는 라인(615)으로 필터 제어논리부(616)에 공급된다. 필터 제어논리부에 대한 다른 입력은 매치결과 레지스터(610), 이하 공지되어질 충돌 디폴트 레지스터(617) 및 어드레스 형태 레지스터(618)를 포함한다. 어드레스 형태 레지스터는 라인(603)상의 수신지 어드레스가 유니캐스트 어드레스인지 아니면 멀티캐스트 어드레스인지를 나타낸다.
NIC 는 또한 MAC A(620)와 MAC B(621)로 언급되는 채널(A, B)을 위한 할당된 MAC 어드레스를 저장하는 레지스터를 포함한다. 이러한 레지스터에 연결된 것은 라인(603)상의 인입 수신지 어드레스와 각각의 경로(A, B)를 위한 저장된 할당 MAC 어드레스를 비교하는 각각의 비교기(622, 623)이다. 이러한 매치의 결과 인입패킷을 라인(624, 625)상에 표시된 바와 같이 각각의 채널까지 통과시키는지의 여부를 결정하는데 사용된다. 도면에서 NOR 게이트(626)의 출력에 의해 나타난 바와 같이, 매치라인(624)과 매치라인(625)이 어써트된다면, 카운터와 논리부(616)를 포함하는 어드레스 여파논리부는 인에이블된다.
NIC 는 어드레스 리스트 RAM(605)에 있는 510 MAC 어드레스를 지니고 매치된 어드레스 순람(lookup)을 가지도록 설계되며, 매치된 어드레스 순람은 디폴트 경우 및 한 어드레스의 매치는 있지만 나머지는 없는 경우를 위한 엔트리를 포함한다. 이것은 512×512 인덱스 어레이(613)를 가짐으로써 수행된다. 더 작거나 더 큰 NIC 설계가 또한 수행될 수 있는 바, 가장 최적의 실시예는 2n-2의 어드레스 리스트와 (2n)2의 어레이 크기이다. 후속하는 상수는 어레이에 있는 엔트리를 공지할 때 사용된다. 첫번째 2개는 어드레스 리스트에 있는 첫번째 및 마지막 엔트리의 인덱스이고, 두번째 2개는 디폴트와 어떠한 매치의 경우도 없는 것을 취급하기 위하여 어레이에 있는 엔트리를 위한 것이다.
IndeXmin= O
IndeXmin= 509
IndeXmin= 510
IndeXmin= 511
NIC 는 제조 프로세스동안 특정한 MAC 어드레스를 레지스터(620, 621)로 할당하기 위하여 2개의 외부 어드레스포트를 구비한다. 이러한 어드레스는 2개의 48비트 판독전용 레지스터와 같이 프로그래머에 이용할 수 있다.
MACA
MACB
기기는 510×48 MAC 어드레스의 내부 프로그램가능 어레이(605)를 구비한다.
AdressList[Indexmin..Indexmin]
통계에 사용되는, 한 세트의 24비트 소오스매치와 한 세트의 24비트 수신지매치 비범람(non-overflow) 카운터(도시하지 않음)가 또한 있다. 어드레스 비교가 계속되는 증가된 각 시간이 있고, 컴퓨터의 상부계층에 의해 접근한다.
프로세싱 시간의 속도를 내기위하여, 어드레스리스트(AddressList) 어레이는 16개의 서로 다른 32×48비트 메모리셀(605)로 동작적으로 실행되며, 각기 소오스와 수신지를 위한 2개의 비교기(608, 609)를 갖춘다.
Countsrc[Indexmin..Indexmax]
Countdst[Indexmin..Indexmax]
패킷 각각이 수신될 때마다, 패킷의 소오스와 수신지 어드레스는 에레이에 있는 엔트리 각각과 비교된다. 매치가 일어나면, 9 비트 인덱스 레지스터(611 또는 612)는 매치가 발견된 어레이의 수로 세트되어 진다. 그렇지 않으면, 레지스터는 어떠한 매치도 발견되지 않는 것을 나타내기 위하여 511 로 세트된다. 소오스와 수신지 매치를 위한 2개의 레지스터는
Indexsrc
Indexdst이다.
그 밖에 매치가 일어나는지의 여부를 나타내는데 사용되는 단일 2비트 레지스터 AddressMatch(610)가 있다 그 값은
0 = AddressList[]에서 발견된 어떤 어드레스에 대해서도 매치되지 않음
1 = 소오스 어드레스만 매치됨
2 = 수신지 어드레스만 매치됨
3 = 두 어드레스 모두 매치됨
패킷 각각의 수신지 어드레스가 조사되고, 그 형태는 1비트 불(boolean) 레지스터 fMultlCast(618) 에서 지시되며, 그 값은 다음과 같다.
FALSE(0) = 유니캐스트 어드레스
TRUE(1) = 멀티캐스트 어드레스
소오스 및 수신지 인덱스 레지스터가 로드되고 나서, 이 레지스터들은 외부의 256K×4비트 메모리칩(613)으로부터 5개의 4비트 데이타셀을 억세스하는데 사용된다. 이러한 칩(613)은 2개의 인덱스 레지스터(611, 612)(29*29=512*512=262144=256K)의 조합된 18 비트를 사용하여 어드레스된다. 외부메모리는 다음과 같이 한다.
MatchArray[0..511, 0..5l1].A(4 비트 메모리셀 각각의 하위 2 비트)
MatchArray[0..511, 0..5l1].B(4 비트 메모리셀 각각의 하위 2 비트)
복귀된 4 비트 데이타셀은 10개의 2 비트 레지스터(614)에 저장되며, 그 엔트리는 MatchArray 와 2개의 전역(global) 디폴트레지스터(650)에서의 위치에 대응한다. 첫번째의 2개가 어드레스쌍 매치를 포함하는 셀에서 사용된다.
MatchSD.A= MatchArray[Indexsrc'Indexdst]A
MatchSD.B= MatchArray[Indexsrc'Indexdst]B
MatchSD.A와 MatchSD.B레지스터는 다음과 같이 정의된다.
0 (00) 비어어있음(즉, 디폴트사용)
1 (01) 정의되지 않음
2 (10) 패킷통과
3 (11) 패킷차단
다음 4개의 레지스터는 소오스와 수신지 어드레스 매치가 일어나면 디폴트 제어값으로 사용되지만, MatchSD.A와 MatchSD.B레지스터는 비어있음 이다. 이는
MatchSD.Src.A= MatchArray[Indexsrc'Indexdefault]A
MatchSD.dst.A= MatchArray[Indexdefault'Indexdst]A
MatchSD.Src.B= MatchArray[Indexsrc'Indexdefault]B
MatchSD.Dst.B= MatchArray[Indexdefault'Indexdst]B
다음 2개의 레지스터는 소오스 어드레스의 매치는 일어나지만 수신지 어드레스가 일어나지 않으면 동작을 결정하는데 사용된다.
MatchS.A= MatchArray[Indexsrc'Indexmiss]A
Match.S.B= MatchArray[Indexsrc'Indexmiss]B
마지막 2개의 레지스터는 수신지 어드레스의 매치에 사용되지만 소오스 어드레스에는 사용되지 않는다.
MatchD.A= MatchArray[Indexmiss'Indexdst]A
MatchD.B= MatchArray[Indexmiss'Indexdst]B
2개의 프로그램가능 2비트 레지스터(650)는 패킷안에 소오스 또는 수신지 어드레스가 발견되는지 패킷의 배열을 결정하는데 사용된다.
Matchxx.A
Matchxx.B
위에 정의된 첫번째 2개의 제어 레지스터(MatchSD.A, MatchSD.B)의 경우, 매치 제어 레지스터 모두는 다음과 같이 정의된다.
0 (00) 패킷통과
1 (01) 패킷이 유니캐스트이면 패킷차단, 패킷이 멸티캐스트이면 패킷통과
2 (10) 패킷이 유니캐스트이면 패킷통과, 패킷이 멀티캐스트이면 패킷차단
3 (11) 패킷차단
소오스와 수신지 어드레스 모두가 매치되고 MatchArray[Indexsrc', Indexdst]가 비어있지 않으면, 패킷을 차단하거나 통과시키는 결정은 항상 MatchArray에서의 엔트리의 내용을 근거로 한다. 소오스와 어드레스쌍에 대한 엔트리가 비어있다면, 충돌 디폴트 레지스터(651)는 각 어드레스가 서로 다르게 작용하는 경우 우선권을 가지는 어드레스를 찾아내는데 사용된다. 소오스와 수신지 어드레스를 근거로 통과 및 차단명령사이에 이러한 불일치를 해결하기 위하여, 4개의 디폴트 레지스터(651)가 사용된다. 그 레지스터는
fUseDst.U.A
fUseDst.U.B
fUseDst.M.A
fUseDst.M.B등이다.
2개의 .U레지스터는 수신지 패킷이 유니캐스트(fMultiCast = FALSE)이면 사용되고, 2개의 .M레지스터는 수신지 패킷이 멀티캐스트(MultiCast = TRUE)이면 사용된다. 2개의 .A레지스터는 제 1 DLL 인터페이스를 위한 것이며, 2개의 .B레지스터는 제 2 DLL 인터페이스를 위한 것이다. 이 경우에 있어서, 두개의 어드레스가 매치되면, 매치셀은 비어있고, fUseDst는 어드레스가 우선권을 가지는지를 결정하는데 사용된다. fUseDstSD가 TRUE 이면, 엔트리 MatchSD.dst(MatchArray[510, Indexdst]로 부터)가 사용되고, fUseDstSD가 FALSE 이면, 엔트리 MatchSD.src(MatchArray[Indexsrc'51 10]로 부터)가 사용된다.
소오스 어드레스만이 매치된다면, MatChS.n(=MatchArrY[Indexsrc'511].n)이 사용되고, 수신지 어드레스만이 매치된다면, MatchD.n(=MatchArrY[511, Indexdst'].n)이 사용된다.
이 경우, 어떠한 매치도 발견되지 않는다면, Matchxx.A와 Matchxx.B디폴트 레지스터(650)는 패킷의 배열을 결정하는데 사용된다. 레지스터, 어레이 및 내용의 요약은 표2에 있다.
[비루터 설계]
제 14 도를 참고로 하여 앞서 공지된 NIC 를 사용하여, 최고성능 집적 IS/ES컴퓨터에 대하여 이하 설명하기로 한다. NIC의 가상 DLL과 데이타경로(A)는 컴퓨터의 IS부에 지정하며, 가상 DLL과 데이타 경로(B)는 기기의 ES부에 지정된다.
MAC 어드레스(605)의 리스트가 초기화됨으로써 모든 엔트리는 비어 있다.
컴퓨터의 IS부는 가상 DLL A에 지정되고, 가상 DLL A를 위해 표 엔트리 0을 예정해두며, 그 자신의 특정한 MAC 어드레스를 지정한다.
매치 어레이가 초기화됨으로써 모든 매치된 쌍의 엔트리는 IS모듈의 경우와 같이 비어있다로 구성된다.
수신지 어드레스(MACA)를 가진 어떠한 패킷이 IS 모듈로 항상 전달되고, IS 모듈에서 나온 어떠한 패킷(소오스 어드레스=MACc)이 IS에 의해 수신되는 것을 차단하도록 MatchArray(613)를 구성한다.
표(605)에서 제2어드레스 엔트리는 ES(DLL B)의 것이며, DLL A상의 IS 모듈은 LAN 상에 로컬 컴퓨터와 같은 어드레스를 취급하며, 따라서, 수신지와 같은 MAC 어드레스를 가진 어떤 패킷을 차단한다. 소오스와 수신지 어드레스가 표에 있다면, 소오스 어드레스를 학습할 필요가 없으며, 수신지 어드레스를 근거로 작용을 결정한다.
ES 모듈의 MAC 어드레스가 LAN 상의 로컬 컴퓨터로 취급되며, 어레이는 다른 컴퓨터에서 ES모듈(MACB수신지 어드레스로 된)까지의 패킷이 차단되도록 구성된다.
ES 모듈에서 나온 패킷은 학습된다면 전달될 것이다.
IS모듈이 새로운 어드레스를 학습할 때는 언제든지, 어레이 엔트리가 만들어지는 결과에 따라서 차단 또는 전달하기를 원한다. 이 경우 소오스 또는 수신지 어드레스중 어느 것도 알려지지 않으면, 처리를 위하여 IS모듈로 패킷을 전달한다.
IS모듈은 표준 비루터와 같이 초기에 프로그램되고 모든 멀티캐스트, 알려지지 않은 수신지 어드레스를 가진 모든 패킷(다른 LAN으로 전송하기 위하여)과, 알려지지 않은 소오스 어드레스를 가진 모든 패킷(로컬 LAN 에 있는 것과 같이 새로운 소오스 어드레스로 만들기 위해서)을 수신한다. 그 밖에, 수신지 어드레스(MACA)로 된 유니캐스트 패킷이 IS모듈로 항상 전달되며, IS모듈에서 나온 모든 패킷(소오스 어드레스 = MACA)은 IS 모듈에 의해 수신되는 것을 차단하도록 할 것이다
어드레스 또는 어드레스쌍이 부가되거나 표로 부터 제거된다면, 그것은 다음의 경우중 하나일 것이다.
1) 로컬 LAN 상에 컴퓨터의 새로운 MAC 어드레스는 패킷안에 새로운 소오스 어드레스(MACnew)를 탐색함으로써 발견된다. 이 경우, IS모듈은 이러한 수신지 어드레스로 이루어진 모든 패킷을 차단하기를 원한다. 어드레스 표 AddresList[]가 꽉 차 있다면, 이전의 엔트리는 몇몇 종류의 오래된 알고리즘을 사용하여 제거되어야 한다. 필요하다면 이것이 성취되고 표에서의 위치가 결정된 후에, NIC는 다음과 같이 엔트리에 필요한 초기값을 설정한다.
2) 때때로 멀티캐스트(MACmc)는 네트워크 관리자에 의해 차단되기를 원한다. 위와 같이, 엔트리(Indexnew)를 발견한 후, 이는 다음과 같이 수행된다.
3) 때때로 네트워크 프로토콜 분석을 하기 위하여 특정 컴퓨터(MACcomputer)까지 또는 특정 컴퓨터로 부터의 모든 패킷을 탐색하기를 원한다. 컴퓨터를 위한 현재엔트리(Indexcomputer) 또는 위와 같은 새로운 엔트리를 발견하고 나서, 이는 다음과 같이 수행된다.
컴퓨터의 ES부를 가상 DLL B에 할당하고, 이 ES부를 위하여 표 엔트리 1 을 놓아두며, 이를 위하어 어드레스 리스트에 엔트리를 가지도록 그 자신만의 특정한 MAC 어드레스를 할당한다.
컴퓨터의 ES 부는 그 수신지 어드레스를 가진 유니캐스트만을 수신하고 모든 멀티캐스트를 수신하도록 구성된다. 수신지 어드레스(MACB)를 가진 어떤 유니캐스트 패킷은 ES모듈로 항상 전달되고, 어떤 멀티캐스트 패킷은 ES모듈로 전달되며, ES모듈에서 나온 모든 패킷(소오스 어드레스 = MACB)은 ES 에 의해 수신되는 것을 차단하도록 할 것이다.
ES에서 ES까지 또는 IS에서 ES까지 유니캐스트의 특정경우는 매치된 쌍의 표에서의 엔트리로 처리된다.
[V. 멀티-매체 네트워크 인터페이스 콘트롤러]
본 발명은 특정한 데이타 처리문제점을 가지는, 멀티-매체 시스템에서 또한 사용할 수 있다. 2가지 메인 형태의 멀티-매체 응용으로, 저장된 데이타(즉, 재생을 위하여 저장된 영상 및 오디오를 복구하는 것) 및 실-시간(즉, 다른 위치에 기록되어 있음에 따라서, 영상을 보여 주며, 소리를 발생하는 것)이 있다. 오디오 데이타와 영상데이타는 이하 멀티-매체 데이타라 칭한다.
두 응용의 경우, 네트워크 인터페이스에 대한 3개의 메인 파라미터는 처리량, 호출(latency) 및 버퍼용량이다. 네트워크가 충분한 처리량을 가진다면, 호출 및 버퍼용량 파라미터는 우세항 인자가 된다.
오디오는 전형적으로 질에 따라 초당 4K 내지 6K비트를 필요로 한다. 비디오는 전형적으로 질에 따라 초당 64K 내지 512K비트를 필요로 한다.
이더넷은 5Mbps(초당 백만비트)의 최대 처리량 또는 10메가비트의 공칭속도의 대략 반을 가진다. 이와 유사하게, 토큰링은 사용된 토큰링의 버전에 따라 2Mbps(4메가비트 속도)나 또는 8Mbps(16메가비트)를 가진다. 이러한 매체형태중에서 어느 하나든 한 사람이상의 사용자의 멀티미디어에 필요한 충분한 대역폭을 가진다. 예를 들면, 256Kbps의 데이타속도를 사용하는 오디오-비디오 멀티미디어 응용에서, 이더넷 근거리 통신망(LAN)은 LAN 세그먼트당 20 명정도까지의 사용자(5Mbps/256Kbps=20)가 동시에 사용할 수 있다.
LAN 이 서비스를 공유하기 때문에 한 기기에서 다른 기기로 전달되어지는 데이타가 취하는 시간은 고정적인 시간이 아니다. LAN에서의 데이타 전달시간은 평균시간에 의해 조사되어 ±2표준편차(±2SD)를 전달하며, 응용은 고정된 시간지연으로 만들어져야하며, 고정된 시간지연은 이러한 최대시간과 같거나, 그렇지 않으면 데이타지연은 소리 또는 비디오에서 바람직하지 않은 중단을 초래할 것이다. 이러한 지연은 데이타속도에 의해 배가되는 지연시간에 동일한 크기로 할당되어질 버퍼를 필요로 한다. 호출을 감소함으로써, 저장된 데이타 응용은 보다 적은 메모리를 필요로 하고, 실시간 응용은 최소한의 시간지연으로 수행될 수 있다.
시스템에서 호출을 부가하는 다수의 인자가 있는 바, 이러한 인자는 기록장치(실시간) 또는 디스크 드라이브(저장된 데이타, 소프트웨어 시간 캡슐화데이타, 프로토콜 루팅 및 링크레벨 인터페이스 소프트웨어 시간, MAC큐잉시간, 자유로워질 공유데이타를 대기하는 시간, 물리적인 데이타 전달시간, 수신하는 MAC 전달시간, 큐잉시간, 링크레벨 인터페이시에서 소비하는 소프트웨어 시간, 소프트웨어 프로토콜 프로세싱, 데이타를 처리하는 응용시간 및 데이타를 표시하거나 재생하는 기기 드라이버시간등을 포함한다.
이러한 모든 인자는 실행 가능한 실시간 멀티미디어를 최소화 시켜야 한다. 본 발명은 네트워크 인터페이스 콘트롤러를 위한 해결책으로서 멀티미디어 데이타를 전송하거나 수신하는데 필요한 시간의 양(호출)을 현저하게 감소시킨다.
제 15 도는 본 발명에 따른 다중 MAC어드레스 네트워크 인터페이스 콘트를러(801)을 이용한 멀티미디어 시스템(800)을 예시한 것이다. 네트워크 인터페이스 콘트롤러(801)는 라인(802)을 지나 네트워크에 연결되어있다. 네트워크 인터페이스 콘트롤러의 제 1 인터페이스는 라인(803)을 지나 메인 CPU(804)에 연결된다. 네트워크 인터페이스 콘트롤러의 제 2 인터페이스는 라인(805)을 지나 멀티미디어 모듈(806)에 연결된다. 멀티미디어 모듈은 또한 라인(807)을 지나 메인 CPU와 통신한다. 멀티미디어 모듈은 특히 라인(808)을 지나 오디오 및 비디오 데이타 루팅기능을 오디오/비디오 하드웨어(809)로 서브한다.
컴퓨터의 멀티미디어 모듈에 필요한 분리형의 특정한 MAC어드레스와 데이타채널을 사용함으로써, 비디오 및 오디오 데이타는 소프트웨어 오버헤드없이도 처리될 수 있으므로, 호출을 크게 감소시킨다. 세션(session)이 로컬이라면, 오디오/비디오 데이타는 프로토콜 헤더없이 직접 전송될 수 있으며, 데이타가 다른 네트워크로부터 루틴된다면 최소한의 프로토콜 오버헤드를 가지고 전송될 수 있다.
인터페이스 콘트롤러(801)의 다른 두 변형실시예가 제 16 도와 제17도에 도시되어 있다. 제16도의 실시예에 있어서, 매체 조정논리부(820)는 수신라인(821)과 전송라인(822)을 지나 네트워크에 연결된다. 수신된 데이타는 매체 조정논리부(820)를 통해 라인(823)을 지나 어드레스 필터논리부(824)에 공급된다. 어드레스 필터논리부(824)는 메인 CPU 모듈을 위한 할당된 제 1 MAC어드레스(826)와 멀티미디어 모듈을 위한 할당된 제 2 MAC 어드레스(827)와 연관되어있다. 멀티미디어 모듈을 위한 데이타는 라인(860)으로 공급되고 메인 CPU모듈을 위해 지정된 데이타는 라인(861)의 수령자 각각에 공급된다.
메인 CPU에서 전송된 데이타는 라인(862)으로 매체 조정논리부(820)에 공급된다. 이와 유사하게, 멀티미디어 모듈에서 전송된 데이타는 라인(831)으로 매체 조정논리부(820)에 공급된다. 전송의 우선논리부(830)가 이하 더욱 상세하게 설명할 바와 같이, 멀티미디어 모듈에 의한 전송을 지지하는 조정회로에 제공된다.
제 16 도에 도시된 설계에 있어서, 단일의 어드레스 필터논리부가 있는 바, 어드레스 필터논리부는 수신된 패킷에서의 수신지 MAC 어드레스를 근거로, 하나, 모든 데이타경로에 데이타를 전달하거나 또는 MAC 어드레스에 의존하여 데이타경로에 데이타를 전달하지 않는다. 콘트롤러는 각각의 데이타경로중 하나를 위하여 2개의 제어레지스터, 필터콘트롤(FilterControl; 828, 829)를 가진다. 2개의 제어레지스터 각각은 다음과 같이 정의된 값을 가진다.
0 어떠한 패킷도 전달하지 않음
1 수신지 어드레스가 데이타경로에 할당된 특정한 MAC어드레스를 매치하는 유니캐스트 패킷만을 전달함
2 멀티캐스트만을 전달함
3 정확한 수신지 MAC어드레스를 가지는 유니캐스트와 멀티캐스트를 전달함
4 모든 패킷을 전달함(불규칙 모드)
컴퓨터는 통상 메인 CPU 모듈 = 3 인 FilterControl(828)과 멀티미디어 모듈 = 1 인 Fi1terControl(829)을 세팅함으로써 초기화된다.
제 17 도에 도시한 다른 변형실시예는 2개의 이중 단일 특정한 MAC 어드레스 필터논리 모듈(844, 845)를 가지는 바, 이 모듈에서 하나는 메인 CPU용이고, 나머지 하나는 멀티미디어용이다. 이러한 분배된 어드레스 필터 실시예는 설게와 테스트에 있어 더욱 간단하지만 ASIC에서의 실행하기 위해서는 더욱 많은 게이트를 필요로 한다.
따라서, 제 17 도에 도시한 바와 같이, 변형버전은 라인(841)상에 수신입력과 라인(842)상에 전송을 출력을 가지고 네트워크에 연결된 매체 조정논리부(840)를 포함한다. 제 1 수신츨력은 라인(843)으로 메인 CPU용 어드레스 필터논리부(844)에 공급된다. 어드레스 필터논리부(844)는 메인 CPU 모듈을 위한 제 1 특정한 MAC 어드레스를 저장하는 제 1 레지스터(846)에 연결되어있다. 그 외에, 어드레스 필터논리부(844)는 위에 공지한 바와 같은 필터 제어파라미터를 저장하는 레지스터(847)에 연결된다.
매체 조정논리부(840)의 제 2 출력은 라인(848)을 통해 멀티미디어 모듈을 위한 어드레스 필터논리부(849)에 공급된다. 어드레스 필터논리부(849)는 멀티미디어 모듈을 위한 제 2 특정한 MAC 어드레스를 저장하는 레지스터(850)에 연결된다. 그 외에, 어드레스 필터논리부(849)는 이러한 제 2 경로를 위한 필터 제어파라미터를 저장하는 레지스터(851)에 연결된다. 어드레스 필터논리부(849)의 출력은 라인(853)을 통해 멀티미디어 모듈에 공급된다.
CPU모듈에서 전송된 데이타는 라인(854)을 통해 매체 조정논리부(840)에 공급된다. 멀티미디어 모듈에서 전송된 데이타는 라인(855)을 통해 매체 조정논리부(840)에 공급된다.
어드레스 필터 또는 필터들에 대한 수신라인의 수만이 다른 매체 조정논리부의 2개의 대응 버전이 있다. 이 출원의 다른 곳에 공지된 전송 및 매체 조정논리부에 대한 수신이외에, 두 버전이 모두 전송 우선회로(830)(제 16 도와 제 17 도에서)를 가짐으로써, 전송측상에 호출을 더 적게하기 위하여 멀티미디어 패킷이 메인 CPU에서 나온 패킷을 중단하도록 한다. 이것은 전송되어질 바이트 좌측의 수를 탐색하도록 검사함으로써 수행 되는바, 레지스터 전송우선길이(TransmitPriority Length)에서의 바이트수보다 크다면, 전송시 패킷은 멈추고, 요구된 시간동안 불일치가 발생되며 따라서 멀티미디어 패킷이 송신된다. 이 논리부는 다음과 같이 정의된 값을 가지는 레지스터, 전송우선으로 제어된다.
0 데이타경로 모두에서의 우선권을 동일시함(즉, 어떠한 전송중단도 우선권을 근거로 결코 발생하지 않음)
1 메인 CPU모듈은 멀티미디어 모듈보다 우선권을 가짐
2 멀티미디어 모듈은 메인 CPU모듈보다 우선권을 가짐
따라서, 특정한 멀티미디어 시스템이 제공되어 메인 CPU에서 처리하는 정교한 통신 프로토콜을 허용하지만, 특정한 멀티미디어 모듈을 향하는 그리고 특정한 멀티미디어 모듈에서 나온 오디오 및 비디오 데이타를 처리하는 것을 포함하는 호출을 현저하게 최소화시킨다. 이러한 시스템은 본 발명에 따른 네트워크에 대한 단일연결을 가지는 독립적인 프로세싱 모듈에 대하여 가상 데이타 링크계층 인터페이스를 사용하는 다중 MAC 어드레스 네트워크 인터페이스 콘트롤러의 융통성을 증명한다.
[VI. 불일치]
요컨대, 본 발명은 다중 네트워크 어드레스를 가지는 데이타 링크계층 기기를 제공한다. 이 기기는 할당된 단일 어드레스보다는 다중 네트워크 어드레스의 세트를 근거로 어드레스 차단 및 전달기능을 할 수 있다. 이 기기는 가상 데이타 링크계층을 데이타 링크계층에서의 개별적인 할당된 MAC 어드레스에 응답하는 상부계층 소프트웨어에 제공한다. 이것은 상부계층 소프트웨어가 프로세싱을 간단화함으로써, 다중 MAC 어드레스를 이용하도록 한다. 더욱이, 다중 MAC 데이타 링크계층 기기를 이용할 수 있는 개선된 여파기술때문에, 컴퓨터 메인 프로세서에 아주 감소된 프레임트래픽이 있다. 따라서, 다중 MAC 어드레스 발명을 이용하여 새로운 네트워크 인터페이스 콘트롤러가 제공되며, 종래기술보다 크게 진보한 가상 데이타 링크계층을 사용하는 고성능 다-기능 컴퓨터시스템과 집적된 단부시스템/중간시스템 컴퓨터가 제공된다.
본 발명의 바람직한 실시예에 대한 이전의 상세한 내용은 예시 및 설명을 목적으로 제공된 것이다. 이것은 본 발명을 이에 한정하고 공지된 정확한 형태로 본 발명을 제한하려는 것이 아니다. 분명하게, 많은 수정 및 변형이 본 기술분야에서 숙련된 자들에 의해 명백해질 것이다. 본 실시예는 본 발명의 주요내용과 그 실제응용을 가장 잘 나타내기 위하여 선택되어 공지된 것으로써, 본 기술분야에서 숙련된 자는 다양한 실시예 및 특정사용에 적합한 다양한 변형으로 본 발명을 잘 이해할 수 있을 것이다. 본 발명의 범위는 후속하는 청구범위와 그 등가물에 의해 한정한다.
[표 1]
[표 4]
본 발명은 근거리 통신망(local area networks)에 관한 것으로, 특히, 다-기능 컴퓨터 시스템을 위한 네트워크 인터페이스에 관한 것이다.
오늘날, 근거리 통신망(LANs)은 근거리나 원격브리지, 루터, 비루터(BRouter)라고 알려진 브리지-루터 하이브리드 또는 경계루터(1992년 4월 20일 John Hart가 출원하여 출원계류중인, 발명의 명칭이 네트워크 리소스를 원격 네트워크까지 확장하는 시스템인 미국특허출원 제07/871,113 호 참조)와 같은 컴퓨터와 함께 연결된다. LANs 을 연결하는 이러한 모든 컴퓨터는 중간시스템(IS 컴퓨터)으로 알려져있다. (원격브리지까지의 IEEE 802.1 MAC 브리지표준 확장, John Hart, IEEE 네트워크, 컴퓨터통신 잡지 1998년 1월 2권 1호와 대형 인터네트워크에 있는 집접브리지와 루터, Eric Benhamou, IEEE 네트워크, 컴퓨터통신 잡지 1998년 1월 2권 1호).
LAN에 부착되는 것은 퍼스널 컴퓨터(PCs), 미니컴퓨터, 메인프레임, 프린터 및 단부시스템 (ES 컴퓨터)로 알려진 다른 기기들이다.
네트워크의 동작은 통상 OSI모델에 의해 공지되어진다(불일치 검파를 갖춘하는 캐리어감지 다중억세스, IEEE 표준 802.3-1985; 토큰링 억세스방법 및 물리적 계층내역, IEEE 표준 802.5-1985). 이는 7 계층에 의한 기술설명으로, 매체 또는 와이어링크를 포함하는 물리계층(OSI 계층 1)에서 Claris's Filemaker ProR데이타베이스 소프트웨 어(OSI 계층 7)과 같은 소프트웨어 분야의 범위에 걸쳐있다(Filemaker는 캘리포니아 산타클라라의 Claris Corporation 의 등록상표이다). 판매인간의 정보처리 상호운용을 허용하기 위하여, 대부분의 네트워크제품은 이러한 계층에 의하여 설계된다. 예를 들면, 데이타 링크계층(OSI 계층 2)에 있는 기기는 거의 선을 내장하고 있지 않다. 그러나, 그 대신에 몇몇 다른 판매인 와이어를 부착할 수 있도록 코넥터를 갖추고 있다.
OSI모델의 계층1은 물리계층이다. 이것은 기기사이를 이어주는 전화선, 동축 또는 광섬유 케이블과 같은 전송매체, 일반적으로 배선시설을 포함한다. 이 레벨에서, 네트워크를 통해 공유되는 데이타는 방형파(方形波), 직렬 비트스트림 또는 병렬 비트스트림과 같은 전기적인 전송신호로 보여진다.
OSI 모델의 제 2 계층은 데이타 링크계층(Data link layer; DLL)이다. 이것은 네트워크 어댑터카드와 같은 실제와이에에 연결하는 기기를 공지하는 계층이다. 와이어나 케이블상에 데이타프레임을 배열하고 단일 와이어구조를 공유하는 기기중에서 조정하는 기기의 일부는 DLL의 매체 억세스 콘트롤러(Media Access Controller(MAC))로 불리운다. 이러한 레벨에서, 데이타는 소오스(근원지)와 수신지(destination)(목표) 어드레스를 포함하는 명확한 헤더를 포함하는 패킷 또는 프레임으로 보여진다. 공유되는 데이타는 또한 패킷안에 있지만, 데이타의 내용이나 의미가 무엇인지에 의하여 계층2의 기기로 인식되지 않는다.
OSI 모델의 제 3 계층과 제 4 계층은 네트워크계층과 운반계층이다. OSI 모델의 표준화이전에 많은 제품의 개발로 인하여, 많은 제품은 실시예에 의해 이들 2개의 계층을 서로 불분명하게 한다. 이 특허의 관점으로부터, 기기에 하나이상의 연결이 있다면 DLL 기기가 데이타를 어느쪽으로 보내야 하는지의 결정이 이 2개의 계층에 있으며, DLL의 선택에 따라 적절한 패킷헤더를 결정하고 데이타를 다른 컴퓨터로 넘겨주거나 전송하는 것이 운용된다. 네트워크 초기의 표준화 부족으로 인해, 오늘날에는 이 계층에는 통상, 네트워크 프로토콜 또는 프로토콜 스위트로 언급되는 상이한 많은 제품이 있다. 보기로서 TCP/IP 프로토콜 스위트(DDN Protocal Handbook, 2권, DARPA Internet Standard, 1985년 12월)과 XNS 프로토콜 스위트(Internet Transport Protocols, Xerox System Integration Standard, XSIS 028112, 1981년 12월 및 MS-DOS Internal Network Driver Scheme(MINDS), 1권, 3Com Corporation, 1984년 1월) 등이 있다.
OSI 모델의 제 5, 제 6 및 제 7 계층은 본 발명을 사용하는 컴퓨터의 향상된 성능으로부터 이득을 얻는 것을 제외하고 이 발명과는 무관하다.
컴퓨터를 LAN에 연결하는 DLL기술은 통상 네트워크 인터페이스 콘트롤러(Network Interface Controller; NIC)로 불리운다. NIC 기기의 보기로서 Intel 586 이더넷 콘트롤러(Intel Corporation, 캘리포니아 산타클라라), IBM National TROPIC 토큰링(token ring) 콘트롤러(National Semiconductor, 캘리포니아 산타클라라) 및 3Com Vulcan 이더넷 콘트롤러(3Com Corporation, 캘리포니아 산타클라라)등이 있다. 각각의 NIC는 특정한, 단일 어드레스 MAC 어드레스로 구성되는 바, 이 어드레스는 제조자에 표준체씩 할당된 네트워크 어드레스의 풀(poo1)로부터 제조공정동안 NIC 제조자에 의해 할당된다.
DLL 에 있는 패킷에서 사용된 MAC 어드레스는 단일수신지 어드레스이거나 그룹 어드레스로서 동일함을 증명한다. 토큰링과 이더넷과 같은 가장 공통적인 데이타링크 기술에 있어서, 이것은 그룹 어드레스를 표시하기 위하여 물리적 매체위에 배열된 제1어드레스 비트를 1로 세팅하거나, 단일수신지 어드레스를 표시하기 위하여 물리적 매체위에 배열된 제 1 어드레스 비트를 0 으로 세팅함으로써 수행된다. 수신지 어드레스가 단일수신지 어드레스인 패킷은 유니캐스트(Unicasts)라 불리우고 그러한 MAC 어드레스를 할당했던 단일 IS/ES 컴퓨만이 그러한 패킷을 수용하려고 할 때 사용된다. 수신지 어드레스가 그룹 어드레스인 패컷은 멀티캐스트(Multicasts)라 불리우고 패킷이 모든 또는 한 그룹의 IS/ES 컴퓨터에 의해 수신되려고 할 때 사용된다.
대부분의 NIC는 컴퓨터의 상부계층이 어떤 유니캐스트를 유니캐스트의 수신지 어드레스와 같은 ES특정한 어드레스와 더하여 모든 멀티캐스트를 얻도록 하기 위하여 설계된다. 이것은 ES상의 소프트웨어의 상부계층이 ES 에 대응하는 단일 어드레스 패킷을 프로세스하도록 하고 다른 컴퓨터를 위한 DLL데이타에서 여파(블록 또는 패스)하도록
한다.
한 ES 컴퓨터가 다른 ES 컴퓨터와 교환되기를 원하는 경우, 이들은 먼저 각기 다른 MAC 어드레스를 알아야 한다. 이러한 프로세스를 Name(이름) 분석이라 한다. 전형적으로, 제 1 컴퓨터는 그 특정한 MAC 어드레스를 포함하는 특정 멀티캐스트와 제2ES의 상부계층 이름을 전송한다. 이것은 모든 ES컴퓨터에 의해 수신될 뿐만 아니라, 정확한 상부계층 이름을 가진 ES 컴퓨터만이 기원 ES 에 직접 응답한다. 그 시점으로부터, 이것은 그 MAC 어드레스를 포함하는 제 1 컴퓨터에 대하여 유니캐스트로 수행된다. 이러한 교환의 다양성은 LAN상의 컴퓨터를 대신하여 작동하며 단부시스템을 대신하여 응답하는 이름 또는 지정자 서버로 이름분석 프로세스의 집중이다. 인식이 설정되고 난 뒤, 각각 다른 특정한 MAC 어드레스를 포함하는 유니캐스트가 사용되어, 각각의 기기에 있는 NIC가 스스로 방향지워진 패킷을 받아들이고 다른 컴퓨터를 위해 방향지워진 패킷을 무시(데이타링크 계층에서 블록)하도록 한다.
동시에 동작하는 TCP/IP 및 XNS와 같은 다중 프로토콜 스위트를 갖춘 ES 컴퓨터는 빈번하게 공유 NIC 와 상부계층 소프트웨어로 구성되고, 이 소프트웨어는 패킷을 보기위해 그리고 그 모듈을 위한 것인지 아닌지를 결정하기 위해 각각의 프로토콜을 요청하는 네트워크기기 드라이브 설명서(Network Device Driver Specification; NDIS Network Device Driver Interface Specification, 2.0권, 3Com Corporation 및 Microsoft Corporation, 1989)에서 정의된 프로토콜 매니저와 같은 상부계층과 같은 것이며, 프로토콜 모듈이 패킷을 인식할 때까지 프로세스를 반복한다. 이러한 방법은 라운드-로빈(Round-Robin) 패킷 인식화(RRPI)로 언급된다.
다중 LAN을 함꼐 일시적으로 OSI계층 2 및 그 위에서 ES 컴퓨터에 연결하는 IS 기기를 브리지라고 한다. 브리지는 MAC 계층에서 패킷을 구별하고 MAC 어드레스에 관계없이 모는 패킷을 받아들이는 불규칙모드(promiscuous mode)라 하는 방식으로 동작되는 능력을 이용 할 수 없다. 이것은 ES 와 IS 기기가 LAN 에 연결되는 것을 알기위해 수행됨으로써 다른 LAN까지 그리고 다른 LAN으로부터 패킷을 적절하게 전송한다.
계층 2 내지 4에서 ES 컴퓨터와 상호동작함으로써 다중 LAN을 서로 연결하는 IS 기기는 루터(Router)라 한다. 이 기기는 패킷을 기윈 ES컴퓨터에 의해 기기로 어드레스되는 다른 LAN으로 전송만하기 때문에 불규칙모드를 사용할 필요가 없다. 그러나, 많은 프로토콜 및 루팅이 이루어지지 않는 환경때문에, 대부분의 루터는 오늘날 브리지를 또한 지지해야 하고 따라서 불규칙모드를 사용해야만 한다. 브리지 및 루팅기능을 모두 수행하는 컴퓨터는 BRouter(비루터)로 알려져 있다. 오늘날 시판되는 대부분 완전한 기능의 루터제품은 사실상 비루터이다.
IS 및 ES 기능부를 모두 갖춘 컴퓨터는 대체로 프로토콜 규정이며 브리지를 필요로 하는 불규칙 모드의 프로세싱 오버헤드 때문에 단지 루트된 프로토콜을 지지한다. 이러한 컴퓨터에 있어서, NDIS 로서 앞서 공지된 바와 같이 소프트웨어에서 프로토콜 인식이 일어나고, 그런 다음 각 프로토콜의 루팅 계층 3에서 패킷이 기기의 ES 부에 적합한 지 또는 IS 부에 적합한지를 결정하기 위하여 또 다른 인식이 일어난다. 오늘날 이용가능한 많은 제품은 예컨대, Farallon Computing, Inc., 에서 구입가능한 매킨토시 컴퓨터용 PhoneNet Liaison와 3Com Corporation에서 구입가능한 PC 컴퓨터용 3OS/2 LAN 매니저용 3+Open Internet과 같은 단일 컴퓨터는 IS와 ES 기능부를 일체화로 제공한다.
이러한 집적화된 모든 IS/ES컴퓨터는 오늘날 계층 1과 2 구성부품을 공유함으로써 작업을 하고, 계층 3과 4를 구비함으로써, ES소프트웨어는 패킷이 ES모듈을 위해 지정되고 프로세싱을 위해 상부 계층 소프트웨어까지 보내지는지 또는 데이타가 IS모듈을 위해 지정되고 그 레벨에서 처리되는지를 결정한다. 그룹 어드레스 패킷은 두 모듈에 의해 종종 처리되어진다.
집적된 IS/ES컴퓨터의 이득은 장비에 대한 경비절감 및 네트워크 신뢰성 및 유지보수성의 증가결과에 따라서 네트워크에서 컴퓨터의 수의 감소를 가져오는 것이다. 그러나,
이러한 방법에 따른 문제점은 역시 존재한다. 먼저, 루팅결정이 프로토콜 규정이고 프로토콜이 코드간격과 복잡성으로 인해 매우 넓기 때문에, 대부분의 실시예는 단지 하나 혹은 2개의 프로토콜을 지지한다. 둘째로, 소프트웨어변경은 집적된 IS/ES 프로토콜 스위트로 변경할 필요가 있기 때문에 불확실하다. 따라서, 더욱 많은 시험이 필요하며 갱신은 범위가 더욱 넓어진다. 세번째로, 대부분의 제품은 브리지기능을 수행할 수 없다. 왜냐하면, LAN상에 모든 패킷을 검사하는 프로세싱경비가 ES CPU에서는 너무 많아서 수행할 수 없고 데이타베이스 운용 또는 파일 시스템운용과 같은 ES 기능을 여전히 처리할 수 없기 때문이다. 그 밖에, 소프트웨어 에러와 프로토콜 계층과 무관계한 ES 기기를 실행하는 응용소프트 웨어에 결점이 이따금 있다. ES 기기는 IS 기능부의 성능에 불리하게 영향을 미치고, 따라서 IS 기능부에 좌우하는 네트워크에 있는 많은 다른 ES 기기에 간접적으로 영향을 미친다.
앞서 공지한 바와 같이, 컴퓨터는 할당된 단일의 특정한 MAC 어드레스를 가지며 어드레스는 컴퓨터를 인식하고 컴퓨터를 위한 것이 아닌 패킷을 차단하기 위하여 데이타링크 계충에서 사용된다. 이는 단일 ES 컴퓨터를 위해 그리고 루틴인(그리고 브리지가 아닌) IS 컴퓨터를 위해 기꺼이 동작한다. 집적화된 IS/ES 기기를 위해 또는 브리지가 일어나는 IS 기기를 위해 동작하지 않는다. 오늘날 이 응용기기의 모든 경우는 소프트웨어의 높은 층에 있는 현저한 프로세싱을 해야만 한다. 그 밖에, 많은 수의 컴퓨터로 된 네트워크에 있어서, 대부분이 무시되는 멀티캐스트로 수행되는 ES 컴퓨터 처리량은 중요하다.
본 발명은 단일 MAC 어드레스 대신에 다중 MAC 어드레스로 이루어진 DLL 기기를 조립하며 다중의 가상(virtual) DLL 인터페이스를 컴퓨터에서 상부 계층(3-7)에 제공한다. 이것은 다중의 가상 DLL 인터페이스를 이용하는 네트워크 시스템에 부착하는 다-기능 컴퓨터의 새로운 계급(class)을 가져와, 컴퓨터에 의해 실행되는 각각의 기능부의 성능을 향상한다. 따라서, 네트워크에 부착하는 새로운 인터페이스 제어장치와 다-기능 컴퓨터 시스템의 새로운 계급이 제공된다.
본 발명에 따른 네트워크 인터페이스 제어장치는 네트워크 전송매체까지 그리고 네트워그 전송매체로부터 데이타를 전송하는 코넥터와 코넥터에 연결된 매체 억세스 제어기기를 포함한다. 매체 억세스 제어기기는 코넥터를 통하는 데이타 프레임을 수신하고 송신하며, 연결된 컴퓨터에 있는 개별적인 프로세싱모듈과 소통하기 위하여 다수의 데이타채널을 포함한다. 매체 억세스 제어기기에서 메모리는 다수의 데이타채널에 필요한 다수의 할당된 네트워크 어드레스를 저장한다. 기기내에서 어드레스 여파논리는 다수의 데이타채널과 메모리에 연결되고, 개별적인 할당된 네트워크 어드레스에 응답하여 다수의 데이타채널을 위한 코넥터를 통해 수신된 프레임을 전달하거나 차단한다.
일실시예에 따라서, 매체 억세스 제어기기에서 메모리는 할당된 네트워크 어드레스에 더하여 다수의 부가적인 네트워크 어드레스를 저장한다. 어드레스 여파논리부는 특정프레임의 소오스와 수신지 어드레스가 메모리에 저장된 부가적인 어드레스에서 발견되는 경우 다수의 데이타채널중 적어도 하나에서 특정프레임을 차단하기 위한 논리부와 같이, 부가적인 네트워크 어드레스에 응답하는 회로를 포함한다.
매체 억세스 제어기기에 의해 공급되는 다수의 데이타채널은 특정디자인의 필요에 따라 단일 믈리적 인터페이스에 있거나 또는 독립적인 물리적 인터페이스에 있다. 고성능 설계는 데이타채널 각각을 위한 독립적인 버퍼링 및 큐잉(queuing)구조를 포함한다. 이와는 다른 설계는 독립적인, 할당된 네트워크 어드레스를 가지는 연결컴퓨터에 다수의 기능성모듈을 위한 공유버퍼링 및 큐잉구조를 포함할 수 있다.
특정형태의 네트워크 전송매체를 위한 네트워크 인터페이스 제어장치는 코넥터와 매체 억세스 제어기기사이에서 연결된 매체 조정회로를 포함할 것이다. 이러한 회로는 코넥터를 통해 네트워크 전송매체로부터 수신되는 어드레스 여파논리부 프레임과, 다수의 데이타채널에서 네트워크 전송매체로 전송되어질 프레임을 공급한다. 따라서, 네트워크 인터페이스 제어장치는 이에 의해 전송된 프레임을 수신함으로써, 분리 네트워크 어드레스를 가지는 독립적인 기능성모듈이 네트워크 인터페이스 제어장치를 공유하는 다른 기능부로부터 통신을 프로세스할 수 있다.
이와는 달리, 본 발명은 네트워크 전송매체에 그리고 네트워크 전송매체로부터 데이타 프레임을 전송하기 위하여 물리적 계층기기와 물리적인 계층기기에 연결된 다수의 가상 데이타링크 졔층모듈로 이루어 진 네트워크 인터페이스 제어장치를 특징으로 한다. 가상 데이타링크 계층모듈은 연결된 컴퓨터에 개별적으로 더 높아진 프로토콜 계층에 대하여 대응하는 다수의 데이타채널, 다수의 가상 데이타링크 계층모듈을 위한 할당된 네트워크 어드레스를 저장하는 메모리 및 물리적 계층기기, 다수의 데이타채널 및 메모리에 연결된 어드레스 여파논리부를 포함한다. 어드레스 여파논리부는 할당된 네트워크 어드레스에 응답하여 다수의 가상 데이타링크 계층모듈을 위하여 물리적 계층기기에서 수신된 데이타 프레임을 보내거나 차단한다. 본 발명의 일 양상에 있어서, 물리적 계층기기는 대응하는 다수의 가상 데이타링크 계층모듈의 다수의 데이타채널을, 네트워크 전송매체에 연결하는 단일 데이타선로로 합병하는 회로를 포함한다.
따라서, 컴퓨터에서 프로토콜 계층모듈을 더욱 높게 하기 위하여, 어드레스 여파논리부와 물리적 계층회로를 공유하고, 컴퓨터에 있는 다른 높은 계층모듈로부터 전송을 수신하는 독립적인 데이타링크 계층 인터페이스가 제공된다.
위에 언급한 바와 같이, 본 발명은 다-기능 컴퓨터 시스템의 새로운 계급을 특징으로 한다. 본 발명의 양상에 따른 컴퓨터 시스템은 네트워크 전송매체에 연결된 네트워크 인터페이스와, 할당된 제 2 네트워크 어드레스를 가진 제 2 프로세서 인터페이스를 포함한다. 네트워크 전송매체는 할당된 제 1 네트워크 어드레스를 가지는 최소한의 제 1 프로세서 인터페이스를 포함한다. 제 1 프로세싱 리소스는 네트워크 인터페이스를 통해 프레임을 수신하고 전송하는 제 1 프로세서 인터페이스에 연결된다. 그 외에, 제2프로세싱 리소스는 네트워크 인터페이스를 통해 프레임을 수신하고 전송하는 제 2 프로세서 인터페이스에 연결된다.
제 1 및 제 2 프로세싱 리소스는 메인 CPU실행 단부시스템 순서와, 중간시스템 기능을 실행하는 코-프로세서 CPU로 이루어질 수 있다. 이와는 달리, 제 1 및 제 2 프로세싱 리소스는 단일 CPU에 의해 실행되는 분리 프로토콜 스위트로 이루어질 수 있다. 제 1 및 제 2 프로세서 인터페이스는 네트워크 전송매체와 제 1 및 제 2 프로세싱 리소스사이에서 데이타를 통신하는 각각의 버퍼링 및 큐잉구조를 포함하거나, 단일 버퍼링 및 큐잉구조를 공유할 수 있다.
앞서 공지한 바와 같이, 본 발명의 일양상은 각각의 가상 데이타링크계층 인터페이스와 같은 제 1 및 제 2 프로세서 인터페이스를 컴퓨터 시스템에 의해 실행되는 더욱 높은 계층의 기능부에 제공하는 것으로 이루어진다. 더욱이, 시스템은 제 1 및 제 2 프로세서 인터페이스중 하나는 각각의 할당된 네트워크 어드레스를 가지는 다수의 가상데이타 링크계층으로 이루어지도록 구성된다.
다른 양상에 있어서, 본 발명은 새로운 계급집적된 단부시스템/중간시스템 컴퓨터를 제공한다. 이러한 새로운 계급의 IS/ES 컴퓨터는 할당된 다수의 네트워크 어드레스를 가지는 네트워크 인터페이스를 기본으로 한다. 따라서, 기기는 제 1 네트워크 전송매체에 연결된 제 1 네트워크 인터페이스와, 할당된 제 2 네트워크 어드레스를 가지는 제 2프로세서 인터페이스를 포함할 수 있다. 제 1 네트워크 전송매체는 할당된 제 1 네트워크 어드레스를 가지는 최소한 제 1 프로세서 인터페이스를 포함한다. 제 1 프로세서는 제 1 프로세서 인터페이스에 연결되고, 네트워크 단부시스템 리소스를 포함한다. 제 2 프로세서는 제 2 프로세서 인터페이스에 연결되고, 제 2 네트워크 전송매체에 연결된 최소한의 제 2 네트워크 인터페이스를 포함한다. 제 2 프로세서는 제 1 및 제 2 네트워크 전송매체를 통해 전송하기 위하여 제 1 및 제 2 네트워크 인터페이스 사이에서 프레임을 전달하는 네트워크 중간시스템을 실행한다. 따라서, 제 2 프로세서는 이하 공지한 바와 같은 루팅 어댑터 기능을 제공할 수도 있다. 또한, 이 시스템은 제2프로세서상에 네트워크 전송매체까지 어떠한 수의 포트를 제공하기 위해 확장될 수 있음으로써, 브리징, 루팅 및 비루팅기능부를 실행한다. 그 외에, 이러한 중간시스템 기능부는 제 1 프로세서상에서 실행되는 네트워크 단부시스템 리소스와 간섭하지 않으면서 실행된다.
다른 양상에 있어서, 새로운 계급의 다중-매체 시스템이 제공되어 제 1 가상 데이타 링크계층 인터페이스를 메인 CPU 에 그리고 제 2 가상 데이타 링크계층 인터페이스를 고용량의 오디오와 비디오 데이타를 처리하는 다중-매체 모듈에 제공하는 다중 MAC어드레스 네트워크 인터페이스 콘트롤러를 포함한다. 오디오와 비디오 데이타는 메인프로세싱 모듈 또는 다른 단부시스템과 통신하는데 사용되는 더욱 높은 레벨의 프로토콜과 연관된 오버헤드없이도, 네트워크를 통해 모듈의 특정한 MAC 어드레스를 근거로 하는 다중-매체 모듈까지 또는 이 모듈로 부터 전송될 수 있다.
말하자면, 본 발명에 대한 4개의 기본 네트워크 인터페이스 양상이 있다. 첫번째는 데이타 링크계층 기기에 대하여 다중 MAC어드레스를 사용하는 것이고 단지 하나의 어드레스상에서 보다는 이 세트상에서 어드레스 차단 또는 통과를 수행하는 것이다. 본 발명의 두번째 양상은 컴퓨터의 상부계층에 다중의 분리 데이타 링크계층으로 나타나도록 단일 데이타 링크계층 기기의 생성에 의한 가상 DLL을 가지는 데 있다. 본 발명의 세번째 양상은 단일 데이타 링크계층 기기가 하나의 기기이상을 에뮬레이션라는 경우 필요한 매체 중재방법이다. 본 발명의 네번째 양상은 패킷이 전송되는 동안 패킷을 수신하기 위한 방법이다.
더욱이, 새로운 계급의 다-기능 컴퓨터 시스템, 고성능 집적 IS/ES 제품 및 새로운 다중-매체 시스템이 가상 데이타 링그계층 기술을 근거로 하여 제공된다.
본 발명의 다른 양상 및 장점은 후속하는 도면, 상세한 설명 및 청구범위를 참조하여 알 수 있을 것이다.
본 발명의 상세한 설명은 제 1 도 내지 제 17 도를 참고로 하여 제공되며, 제 1도, 제 2도 및 제 5 도에는 종래기술을 나타내었고, 제 2 도, 제 4 도 및 제 6 도 내지 제 17 도에는 본 발명을 예시하였다.

Claims (42)

  1. 데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로부터 수송하는 코넥터와,
    상기 코넥터에 연결되어, 데이타의 프레임을 코넥터를 통해 수신하고 전송하기 위한 매체 억세스 제어기기로 이루어지며,
    상기 매체 억세스 제어기기는 컴퓨터에서 개별적인 프로세싱 모듈과 통신하는 다수의 데이타채널, 다수의 데이타채널에 필요한 할당된 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 다수의 데이타채널과 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 다수의 데이타채널을 위해 코넥터를 통해 수신된 프레임을 전달하고 차단하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  2. 제 1 항에 있어서, 메모리는 할당된 네트워크 어드레스이외에 다수의 부가적인 네트워크 어드레스를 또한 저장하며, 어드레스 여파논리부는 다수의 부가적인 네트워크 어드레스에 응답하는 회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  3. 제2항에 있어서, 프레임은 소오스와 수신지 어드레스를 포함하며, 다수의 부가적인 네트워크 어드레스에 응답하는 회로는 다수의 부가적인 네트워크 어드레스가 특정 프레임의 소오스와 수신지 어드레스를 포함하는 경우 다수의 데이타 채널중에서 적어도 하나의 채널상에서 특정 프레임을 차단하기 위한 논리부를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  4. 제 1 항에 있어서, 다수의 데이타채널에서 제 1 채널에 있는 전송 및 수신된 데이타를 인도하는 어드레스 여파논리부에 연결된 제 1 물리적 데이타경로와 다수의 데이타채널에서 제2채널에 있는 전송 및 수신된 데이타를 인도하는 어드레스 여파논리부에 연결된 제 2 물리적 데이타경로를 또한 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  5. 제 1 항에 있어서, 다수의 데이타채널중 적어도 2개의 채널에 있는 전송 및 수신된 데이타를 인도하는 물리적 데이타경로를 또한 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  6. 제 1 항에 있어서, 코넥터와 매체 억세스 제어기기 사이에서 연결되어, 코넥터를 통해 네트워크 전송매체로 부터 수신된 프레임과 다수의 데이타채널에서 나와 네트워크 전송매체로 전송되어지는 프레임을 어드레스 여파논리부에 공급하는 매체 조정회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  7. 제 6 항에 있어서, 매체 조정회로는 다수의 데이타채널에서 코넥터 까지의 네트워크 전송매체로 전달되어질 프레임사이에 불일치 신호를 보내는 로컬 불일치 검색회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  8. 데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로부터 수송하는 물리적인 계층기기와,
    상기 물리적인 계층기기에 연결된 다수의 가상 데이타 링크계층 모듈로 이루어지며,
    다수의 가상 데이타 링크계층 모듈은 컴퓨터에서 개별적인 더 높아진 프로토콜 계층모듈에 대한 대응하는 다수의 데이타채널, 다수의 가상 데이타 링크계층 모듈을 위해 할당된 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 물리적인 계층기기, 다수의 데이타채널 및 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 다수의 가상 데이타 링크계층 모듈을 위해 물리적인 계충기기로 부터 수신된 데이타 프레임을 전달하고 차단하는 것올 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  9. 제 8 항에 있어서, 물리적인 계층기기는 네트워크 전송매체에 대한 연결을 위하여 다수의 데이타채널을 단일 데이타경로로 합병하는 회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  10. 제 8 항에 있어서, 물리적인 계층기기는
    다수의 가상 데이타 링크계층 모듈에 연결되어, 네트워크 전송매체로부터 수신된 프레임과 다수의 가상 데이타 링크계층 모듈에서 나와 네트워크 전송매체로 전송되어지는 프레임을 어드레스 여파논리부에 공급하는 매체 조정회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  11. 제 10 항에 있어서, 매체 조정회로는 다수의 가상 데이타 링크계층 모듈에서 네트워크 전송매체로 전달되어질 프레임사이에 불일치신호를 보내는 로컬 불일치 검색회로를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  12. 제 8 항에 있어서, 메모리는 할당된 네트워크 어드레스이외에 다수의 부가적인 네트워크 어드레스를 또한 저장하며, 어드레스 여파논리부는 다수의 부가적인 네트워크 어드레스에 응답하는 회로를 포함하는것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  13. 제 12 항에 있어서, 프레임은 소오스와 수신지 어드레스를 포함하며, 다수의 부가적인 네트워크 어드레스에 응답하는 회로는 다수의 부가적인 네트워크 어드레스가 특정 프레임의 소오스와 수신지 어드레스를 포함하는 경우 다수의 데이타채널중에서 적어도 하나의 채널상에서 특정 프레임을 차단하기 위한 논리부를 포함하는 것을 특징으로 하는 컴퓨터를 네트워크 전송매체에 연결하는 네트워크 인터페이스 제어장치.
  14. 네트워크 전송매체에 연결되어, 할당된 제 1 네트워크 어드레스를 가지는 제1프로세서 인터페이스와 할당된 제2네트워크 어드레스를 가지는 제2프로세서 인터페이스를 적어도 포함하는 네트워크 인터페이스,
    프레임을 네트워크 인터페이스를 통해 수신하고 전송하는 제 1 프로세서에 연결된 제 1 프로세싱 리소스 및,
    프레임을 네트워크 인터페이스를 통해 수신하고 전송하는 제2프로세서에 연결된 제 2 프로세싱 리소스로 이루어지는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  15. 제 14 항에 있어서, 제 1 및 제 2 프로세서 인터페이스는 네트워크 전송매체와 제 1 및 제 2 프로세싱 리소스사이에서 데이타를 통신하는 각각의 버퍼링 및 큐잉구조를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  16. 제 14 항에 있어서, 네트워크 인터페이스는 할당된 제 1 네트워크 어드레스에 응답하여 제 1 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하며 할당된 제 2 네트워크 어드레스에 응답하여 제 2 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하는 어드레스 여파논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  17. 제 14 항에 있어서, 네트워크 인터페이스는
    데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로부터 수송하는 코넥터와,
    상기 코넥터에 연결되어, 데이타의 프레임을 코넥터를 통해 수신하고 전송하기 위한 매체 억세스 제어기기로 이루어지며,
    상기 매체 억세스 제어기기는 제1프로세서 인터페이스에 대한 제 1 데이타채널과 제2프로세서 인터페이스에 대한 제2채널, 할당된 제 1 및 제 2 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 다수의 데이타채널과 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 제 1 및 제
    2데이타채널을 위해 코넥터를 통해 수신된 프레임을 전달하고 차단하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  18. 제17항에 있어서, 메모리는 할당된 제1 및 제2네트워크 어드레스 이외에 다수의 부가적인 네트워크 어드레스를 또한 저장하며, 어드레스 여파논리부는 다수의 부가적인 네트워크 어드레스에 응답하는 회로를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  19. 제 18 항에 있어서, 프레임은 소오스와 수신지 어드레스를 포함하며, 다수의 부가적인 네트워크 어드레스에 응답하는 회로는 다수의 부가적인 네트워크 어드레스가 특정 프레임의 소오스와 수신지 어드레스를 포함하는 경우 제 1 및 제 2 데이타채널중에서 적어도 하나의 채널상에서 특정 프레임을 차단하기 위한 논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  20. 제14항에 있어서, 제1 및 제2프로세서 인터페이스는 개별적인 가상의 데이타 링크계층 인터페이스로 이루어지는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  21. 제 14 항에 있어서, 제 1 프로세서 인터페이스는 다수의 가상 데이타 링크계층 인터체이스로 이루어져, 개별적인 할당된 네트워크 어드레스를 가지는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  22. 제 14 항에 있어서, 제 1 프로세싱 리소스에 연결된 적어도 하나의 부가적인 네트워크 인터페이스를 또한 포함하며, 제 1 프로세싱 리소스는 네트워크 중간시스템 기능부를 포함하고, 제 2 프로세싱 리소스는 네트워크 운용기능부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  23. 제 14 항에 있어서, 제 1 프로세싱 리소스에 연결된 적어도 하나의 부가적인 네트워크 인터페이스를 또한 포함하며, 제 1 프로세싱 리소스는 네트워크 중간시스템 기능부를 포함하고, 제 2 프로세싱 리소스는 네트워크 단부시스템 기능부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  24. 제 1 네트워크 전송매체에 연결되어, 할당된 제 1 네트워크 어드레스를 가지는 제1프로세서 인터페이스와 할당된 제2네트워크 어드레스를 가지는 제 2 프로세서 인터페이스를 적어도 포함하는 제 1 네트워크 인터페이스.
    제 1 프로세서 인터페이스에 연결되어, 네트워크 단부리소스를 포함하는 제 1 프로세서 및,
    제 2 프로세서 인터페이스에 연결되어, 제 1 및 제 2 네트워크 전송매체를 지나 전송을 하기 위하여 제1및 제2네트워크 인터페이스 사이에서 프레임을 전달하는 제2네트워크 전송매체및 중간시스템에 연결된 제 2 네트워크 인터페이스를 포함하는 제 2 프로세서로 이루어지는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  25. 제 24 항에 있어서, 중간시스템 리소스는 루팅어댑터 기능부를 포함 하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  26. 제 24 항에 있어서, 중간시스템 리소스는 브리지기능부를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  27. 제 24 항에 있어서, 중간시스템 리소스는 루터기능부를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  28. 제 24 항에 있어서, 중간시스템 리소스는 브리지 및 루터기능부를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  29. 제 24 항에 있어서, 제 1 및 제 2 프로세서 인터페이스는 네트워크 전송매체와 제 1 및 제 2 프로세싱 리소스사이에서 데이타를 통신하는 각각의 버퍼링 및 큐잉구조를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  30. 제 24 항에 있어서, 네트워크 인터페이스는 할당된 제 1 네트워크 어드레스에 응답하여 제 1 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하며 할당된 제 2 네트워크 어드레스에 응답하여 제 2 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하는 어드레스 여파논리부를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  31. 제 24 항에 있어서, 네트워크 인터페이스는
    데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로부터 운반하는 코넥터와,
    상기 코넥터에 연결되어, 데이타의 프레임을 코넥터를 통해 수신하고 전송하기 위한 매체 억세스 제어기기로 이루어지며,
    상기 매체 억세스 제어기기는 제 1 프로세서 인터페이스에 대한 제 1데이타채널과 제2프로세서 인터페이스에 대한 제2채널, 할당된 제 1 및 제 2 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 다수의 데이타채널과 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 제 1 및 제
    2 데이타채널을 위해 코넥터를 통해 수신된 프레임을 전달하고 차단하는 것을 특징으로 하는 다수의 네트워코 전송매체에 연결된 컴퓨터 시스템.
  32. 제 31 항에 있어서, 메모리는 할당된 제 1 및 제 2 네트워크 어드레스이외에 다수의 부가적인 네트워크 어드레스를 또한 저장하며, 어드레스 여파논리부는 다수의 부가적인 네트워크 어드레스에 응답하는 회로를 포함하는 것을 특징으로 하는 다수의 네트워크 전송매체에 연결된 컴퓨터 시스템.
  33. 제 32 항에 있어서, 프레임은 소오스와 수신지 어드레스를 포함하며, 다수의 부가척인 네트워크 어드레스에 응답하는 회로는 다수의 부가적인 네트워크 어드레스가 특정 프레임의 소오스와 수신지 어드레스를 포함하는 경우 제 1 및 제 2 데이타채널중에서 적어도 하나의 채널상에서 특정 프레임을 차단하기 위한 논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  34. 네트워크 전송매체에 연결되어, 할당된 제 1 네트워크 어드레스를 가지는 제1프로세서 인터페이스와 할당된 제2네트워크 어드레스를 가지는 제 2프로세서 인터페이스를 적어도 포함하는 네트워크 인터페이스, 단부시스템 프로세스를 위하여 네트워크 인터페이스를 통해 프레임을 수신하고 전송하는 제 1 프로세서 인터페이스에 연결된 데이타 프로세싱 유니트 및, 멀티미디어 시스템 프로세스를 위하여 네트워크 인터페이스를 통해 멀티미디어 데이타의 프레임을 수신하고 전송하는 제2프로세서 인터페이스에 연결된 멀티미디어 유니트로 이루어지는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  35. 제 34 항에 있어서, 네트워크 인터페이스 콘트롤러는 멀티미디어 유니트를 지지하는 전송 우선논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  36. 제34항에 있어서, 제1 및 제2프로세서 인터페이스는 네트워크 전송매체와 데이타 프로세싱 유니트 및 멀티미디어 유니트 사이에서 데이타를 통신하는 각각의 버퍼링 및 큐잉구조를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  37. 제 34 항에 있어서, 네트워크 인터페이스는 할당된 제 1 네트워크 어드레스에 응답하여 제 1 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하며 할당된 제 2 네트워크 어드레스에 응답하여 제 2 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하는 어드레스 여파논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  38. 제34항에 있어서, 네트워크 인터페이스는 데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로 부터 운반하는 코넥터와,
    상기 코넥터에 연결되어, 데이타의 프레임을 코넥터를 통해 수신하고 전송하기 위한 매체 억세스 제어기기로 이루어지며,
    상기 매체 억세스 제어기기는 체 1 프로세서 인터페이스에 대한 제 1 데이타채널과 제 2 프로세서 인터페이스에 대한 제 2 채널, 할당된 제 1 및 제 2 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 다수의 데이타채널과 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 제 1 및 제 2 데이타채널을 위해 코넥터를 통해 수신된 프레임을 전달하고 차단하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  39. 네트워크 전송매체에 연결되어, 할당된 제 1 네트워크 어드레스를 가지는 제 1 프로세서 인터페이스와 할당된 제 2 네트워크 어드레스를 가지는 제 2 프로세서 인터페이스를 적어도 포함하는 네트워크 언터페이스,
    단부시스템 프로세스를 위하여 네트워크 인터페이스를 통해 프레임을 수신하고 전송하는 제 1 프로세서 인터페이스에 연결된 데이타 프로세싱 유니트 및,
    루팅어댑터 유니트로 이루어지며,
    상기 루팅어댑터 유니트는 네트워크 인터페이스를 통해 데이타의 프레임을 수신하고 전송하는 제2프로세서 인터페이스에 연결된 제1 포트와, 원격시스템에 통신링크를 적용시키는 제 2 포트를 포함하며, 제 2포트에 대하여 할당된 제2네트워크 어드레스를 가지는 제1포트를 통해 수신된 프레임을 전송하고 제 1 포트에 대하여 팔당된 제 2 네트워크 어드레스를 가지지 않는 제2포트를 통해 수신된 프레임을 전송하는 리소스를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  40. 제39항에 있어서, 제1 및 제2프로세서 인터페이스는 네트워크 전송매체와 데이타 프로세싱 유니트사이와 네트워크 전송매체와 루팅어댑터 유니트사이에서 데이타를 통신하기 위한 개별적인 버퍼링 및 큐잉구조를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  41. 제 39 항에 있어서, 네트워크 인터페이스는 할당된 제 1 네트워크 어드레스에 응답하여 제 1 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하며 할당된 제 2 네트워크 어드레스에 응답하여 제 2 프로세서 인터페이스를 위해 수신된 전송을 전달하거나 차단하는 어드레스 여파논리부를 포함하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
  42. 제 39 항에 있어서, 네트워크 인터페이스는
    데이타를 네트워크 전송매체에 그리고 네트워크 전송매체로 부터 운반하는 코넥터와,
    상기 코넥터에 연결되어, 데이타의 프레임을 코넥터를 통해 수신하고 전송하기 위한 매체 억세스 제어기기로 이루어지며,
    상기 매체 억세스 제어기기는 제1프로세서 인터페이스에 대한 제 1 데이타채널과 제 2 프로세서 인터페이스에 대한 제2채널, 할당된 제 1 및 제 2 네트워크 어드레스를 저장하는 메모리 및 어드레스 여파논리부로 이루어지며, 상기 어드레스 여파논리부는 다수의 데이타채널과 메모리에 연결되어, 할당된 네트워크 어드레스에 응답하여 제 1 및 제 2 데이타채널을 위해 코넥터를 통해 수신된 프레임을 전달하고 차단하는 것을 특징으로 하는 네트워크 전송매체에 연결된 컴퓨터 시스템.
KR1019950701197A 1993-07-28 1994-07-25 다중네트워크 어드레스를 구비한 네트워크 스테이션 KR100186929B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9861693A 1993-07-28 1993-07-28
US08/098616 1993-07-28
US8/098616 1993-07-28
PCT/US1994/008366 WO1995004322A1 (en) 1993-07-28 1994-07-25 Network station with multiple network addresses

Publications (2)

Publication Number Publication Date
KR950703764A KR950703764A (ko) 1995-09-20
KR100186929B1 true KR100186929B1 (ko) 1999-05-15

Family

ID=22270138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701197A KR100186929B1 (ko) 1993-07-28 1994-07-25 다중네트워크 어드레스를 구비한 네트워크 스테이션

Country Status (9)

Country Link
US (2) US5535338A (ko)
EP (2) EP0664906B1 (ko)
JP (1) JP3746785B2 (ko)
KR (1) KR100186929B1 (ko)
AT (1) ATE211564T1 (ko)
AU (1) AU680931B2 (ko)
CA (2) CA2144743C (ko)
DE (1) DE69429575T2 (ko)
WO (1) WO1995004322A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566837B1 (ko) * 2002-10-22 2006-04-03 주식회사 스페이스 텔레콤 지능형 네트워크 접속 장치 및 네트워크 접속 방법
KR100738539B1 (ko) 2005-08-17 2007-07-11 삼성전자주식회사 단일 무선단말에서 복수의 서비스를 동시에 지원하는 장치및 방법
KR101081881B1 (ko) 2009-03-05 2011-11-09 주식회사 코아로직 프로세서 간의 통신을 위한 인터페이스 장치 및 통신 시스템

Families Citing this family (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08279814A (ja) * 1995-02-10 1996-10-22 Fujitsu Ltd 複数コネクション設定制御方法
US5740438A (en) * 1995-03-31 1998-04-14 International Business Machines Corporation Methods and system for network communications of multiple partitions
US5802320A (en) * 1995-05-18 1998-09-01 Sun Microsystems, Inc. System for packet filtering of data packets at a computer network interface
US5751971A (en) 1995-07-12 1998-05-12 Cabletron Systems, Inc. Internet protocol (IP) work group routing
US5968187A (en) * 1995-08-09 1999-10-19 Ncr Corporation Computer system and method including a portable portion that has a capability to diagnose and perform analysis for a stationary position and for a portable portion
US5862344A (en) * 1995-08-28 1999-01-19 Ncr Corporation Apparatus and methods for routing data packets through a processing system network
US5737495A (en) * 1995-09-29 1998-04-07 Intel Corporation Method and apparatus for managing multimedia data files in a computer network by streaming data files into separate streams based on file attributes
FR2739510A1 (fr) * 1995-10-02 1997-04-04 Canon Kk Convertisseur de communication, appareils de communication, procede d'identification, procede de transmission de trames et systemes de communication les mettant en oeuvre
US5848293A (en) * 1995-11-03 1998-12-08 Sun Microsystems, Inc. Method and apparatus for transmission and processing of virtual commands
US6064671A (en) * 1995-12-08 2000-05-16 Killian; Michael G. Multi-homed end system for increasing computers network bandwidth
US6571338B1 (en) * 1995-12-20 2003-05-27 Sun Microsystems Inc. Maintaining packet security in a computer network
US5787248A (en) * 1996-01-02 1998-07-28 Racal-Datacom, Inc. System for selecting network management protocol by setting protocol handler index based on newly selected protocol and selecting protocol handler address using protocol handler index
US5987517A (en) * 1996-03-27 1999-11-16 Microsoft Corporation System having a library of protocol independent reentrant network interface functions for providing common calling interface for communication and application protocols
US5737404A (en) * 1996-04-04 1998-04-07 Motorola, Inc. Distributed signaling system seven call handling system
WO1997048210A1 (en) * 1996-06-14 1997-12-18 Bell Communications Research, Inc. Logical ip address assignment in atm lan
US6147976A (en) * 1996-06-24 2000-11-14 Cabletron Systems, Inc. Fast network layer packet filter
EP0821505A1 (en) * 1996-07-25 1998-01-28 Hewlett-Packard Company Apparatus providing connectivity between devices attached to different interfaces of the apparatus
DE69624471T2 (de) * 1996-07-25 2003-06-26 Hewlett Packard Co Faseroptische Verbindung zwischen Rechnern
CA2218218A1 (en) * 1996-11-08 1998-05-08 At&T Corp. Promiscuous network monitoring utilizing multicasting within a switch
US6070199A (en) * 1996-11-13 2000-05-30 Extended Systems, Inc. Apparatus to connect a client computer to a computer data network
US6070242A (en) * 1996-12-09 2000-05-30 Sun Microsystems, Inc. Method to activate unregistered systems in a distributed multiserver network environment
US5894479A (en) * 1996-12-10 1999-04-13 Intel Corporation Providing address resolution information for self registration of clients on power-up or dial-in
US5937150A (en) * 1997-02-10 1999-08-10 Toshiba America Information Systems, Inc. LCD panel controlled by two process elements
US5970218A (en) * 1997-02-11 1999-10-19 Toshiba America Information Systems, Inc. Private print
JP3922312B2 (ja) * 1997-02-13 2007-05-30 ソニー株式会社 ケーブルモデムおよびケーブルモデムの制御方法
US6657999B1 (en) * 1997-03-31 2003-12-02 Texas Instruments Incorporated Link layer gateway computer for interconnecting ethernet and 1394 networks
AU7149498A (en) * 1997-04-25 1998-11-24 Symbios, Inc. Redundant server failover in networked environment
JPH1146196A (ja) * 1997-07-25 1999-02-16 Fujitsu Ltd 通信機器及び通信端末及びプログラム記録媒体
US6212183B1 (en) * 1997-08-22 2001-04-03 Cisco Technology, Inc. Multiple parallel packet routing lookup
US6061742A (en) * 1997-10-10 2000-05-09 Nortel Networks Corporation Computer network adaptor
US6098133A (en) * 1997-11-28 2000-08-01 Motorola, Inc. Secure bus arbiter interconnect arrangement
US6301645B1 (en) 1998-01-20 2001-10-09 Micron Technology, Inc. System for issuing device requests by proxy
US6067581A (en) * 1998-01-20 2000-05-23 Micron Electronics, Inc. Method for identifying the orignal source device in a transaction request initiated from address translator to memory control module and directly performing the transaction therebetween
US6055574A (en) * 1998-03-10 2000-04-25 Unisys Corporation Method of providing a service through a server with a virtual single network address
US6438678B1 (en) * 1998-06-15 2002-08-20 Cisco Technology, Inc. Apparatus and method for operating on data in a data communications system
US6370121B1 (en) 1998-06-29 2002-04-09 Cisco Technology, Inc. Method and system for shortcut trunking of LAN bridges
US6252874B1 (en) * 1998-07-20 2001-06-26 D-Link Corporation Ethernet card and ethernet card improvement methods
US6457056B1 (en) * 1998-08-17 2002-09-24 Lg Electronics Inc. Network interface card controller and method of controlling thereof
US6438133B1 (en) 1998-09-09 2002-08-20 Cisco Technology, Inc. Load balancing mechanism for a translational bridge environment
ATE441275T1 (de) * 1998-10-30 2009-09-15 Virnetx Inc Netzwerkprotokol zur sicheren kommunikation mit gesicherter systemverfügbarkeit
US7188180B2 (en) 1998-10-30 2007-03-06 Vimetx, Inc. Method for establishing secure communication link between computers of virtual private network
US6502135B1 (en) 1998-10-30 2002-12-31 Science Applications International Corporation Agile network protocol for secure communications with assured system availability
US7418504B2 (en) 1998-10-30 2008-08-26 Virnetx, Inc. Agile network protocol for secure communications using secure domain names
US10511573B2 (en) 1998-10-30 2019-12-17 Virnetx, Inc. Agile network protocol for secure communications using secure domain names
US6724729B1 (en) * 1998-12-30 2004-04-20 Finisar Corporation System analyzer and method for synchronizing a distributed system
US7062550B1 (en) * 1999-01-20 2006-06-13 Bindview Corporation Software-implemented method for identifying nodes on a network
US6578080B1 (en) * 1999-02-04 2003-06-10 Advanced Micro Devices, Inc. Mechanism for run time programming of hardware resources with least interference with continued operation
US6721275B1 (en) 1999-05-03 2004-04-13 Hewlett-Packard Development Company, L.P. Bridged network stations location revision
US6614764B1 (en) 1999-05-03 2003-09-02 Hewlett-Packard Development Company, L.P. Bridged network topology acquisition
US6771646B1 (en) 1999-06-30 2004-08-03 Hi/Fn, Inc. Associative cache structure for lookups and updates of flow records in a network monitor
US6789116B1 (en) 1999-06-30 2004-09-07 Hi/Fn, Inc. State processor for pattern matching in a network monitor device
US6839751B1 (en) * 1999-06-30 2005-01-04 Hi/Fn, Inc. Re-using information from data transactions for maintaining statistics in network monitoring
CN1258723C (zh) * 1999-06-30 2006-06-07 倾向探测公司 用于监控网络流量的方法和设备
JP2001027952A (ja) * 1999-07-15 2001-01-30 Fujitsu Ltd マルチプロセッサのｉｐｌシステム
JP3661531B2 (ja) * 1999-11-24 2005-06-15 日本電気株式会社 マルチプロセッサシステム及びそのアドレス解決方法
US7421507B2 (en) * 2000-02-16 2008-09-02 Apple Inc. Transmission of AV/C transactions over multiple transports method and apparatus
US20020198996A1 (en) 2000-03-16 2002-12-26 Padmanabhan Sreenivasan Flexible failover policies in high availability computing systems
US7627694B2 (en) * 2000-03-16 2009-12-01 Silicon Graphics, Inc. Maintaining process group membership for node clusters in high availability computing systems
US6842459B1 (en) 2000-04-19 2005-01-11 Serconet Ltd. Network combining wired and non-wired segments
US20020059052A1 (en) * 2000-09-12 2002-05-16 Mellanox Technologies Ltd. Co-simulation of network components
US7313610B2 (en) * 2001-02-13 2007-12-25 Siemens Ag Method and array for determining internet protocol addresses of a terminal array
EP1251657A3 (en) * 2001-04-18 2004-06-16 System Management Arts, Inc.(a Delaware corporation) Implementing managed networks services for custormers with duplicate IP networks
US6971044B2 (en) * 2001-04-20 2005-11-29 Egenera, Inc. Service clusters and method in a processing system with failover capability
US20030130832A1 (en) * 2002-01-04 2003-07-10 Peter Schulter Virtual networking system and method in a processing system
US7231430B2 (en) * 2001-04-20 2007-06-12 Egenera, Inc. Reconfigurable, virtual processing system, cluster, network and method
CA2444066A1 (en) * 2001-04-20 2002-10-31 Egenera, Inc. Virtual networking system and method in a processing system
US7174390B2 (en) * 2001-04-20 2007-02-06 Egenera, Inc. Address resolution protocol system and method in a virtual network
ES2185496B1 (es) * 2001-07-17 2005-06-01 Universidad Politecnica De Valencia Equipo y metodo en linea para la deteccion, determinacion de la evolucion y cuantificacion de biomasa microbiana y otras sustancias que absorben a lo largo del espectro de luz durante el desarrollo de procesos biotecnologicos.
US20030041238A1 (en) * 2001-08-15 2003-02-27 International Business Machines Corporation Method and system for managing resources using geographic location information within a network management framework
WO2003017601A1 (en) * 2001-08-18 2003-02-27 Smallbig Technology Inc. An apparatus connected multi ip broadband line and packet routing method thereof
WO2003017600A1 (en) * 2001-08-18 2003-02-27 Smallbig Technology Inc. An apparatus connected multi ip broadband line and fallback method thereof
EP1421722B1 (en) * 2001-08-24 2008-12-24 Rumi Sheryar Gonda Method and apparatus for translating sdh/sonet frames to ethernet frames
DE10143356A1 (de) * 2001-09-04 2003-03-27 Philips Corp Intellectual Pty Akzeptanz-Filter
KR100385996B1 (ko) * 2001-09-05 2003-06-02 삼성전자주식회사 하나의 ＮＩＣ（Ｎｅｔｗｏｒｋ ＩｎｔｅｒｆａｃｅＣａｒｄ）에 복수개의 ＩＰ 어드레스를 할당하는 방법 및이에 적합한 장치
CA2461584C (en) * 2001-09-24 2008-01-15 Rumi Sheryar Gonda Method for supporting ethernet mac circuits
US8914432B2 (en) * 2001-10-01 2014-12-16 Ixia Real world traffic
US7516216B2 (en) * 2001-10-01 2009-04-07 Ixia Generating traffic for testing a system under test
US7447197B2 (en) * 2001-10-18 2008-11-04 Qlogic, Corporation System and method of providing network node services
US7200144B2 (en) * 2001-10-18 2007-04-03 Qlogic, Corp. Router and methods using network addresses for virtualization
US20030140168A1 (en) * 2002-01-22 2003-07-24 Conexant Systems, Inc. Assigning addresses to packet-network devices and booting multi-channel devices
US20080008202A1 (en) * 2002-10-31 2008-01-10 Terrell William C Router with routing processors and methods for virtualization
US8185652B2 (en) * 2002-11-15 2012-05-22 Lantiq Deutschland Gmbh Data switch and method of operating the data switch
US8102843B2 (en) 2003-01-21 2012-01-24 Emulex Design And Manufacturing Corporation Switching apparatus and method for providing shared I/O within a load-store fabric
US7502370B2 (en) 2003-01-21 2009-03-10 Nextio Inc. Network controller for obtaining a plurality of network port identifiers in response to load-store transactions from a corresponding plurality of operating system domains within a load-store architecture
US7917658B2 (en) 2003-01-21 2011-03-29 Emulex Design And Manufacturing Corporation Switching apparatus and method for link initialization in a shared I/O environment
US7493416B2 (en) * 2003-01-21 2009-02-17 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7174413B2 (en) * 2003-01-21 2007-02-06 Nextio Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US8032659B2 (en) 2003-01-21 2011-10-04 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7698483B2 (en) 2003-01-21 2010-04-13 Nextio, Inc. Switching apparatus and method for link initialization in a shared I/O environment
US7512717B2 (en) * 2003-01-21 2009-03-31 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7103064B2 (en) 2003-01-21 2006-09-05 Nextio Inc. Method and apparatus for shared I/O in a load/store fabric
US7046668B2 (en) 2003-01-21 2006-05-16 Pettey Christopher J Method and apparatus for shared I/O in a load/store fabric
US8346884B2 (en) 2003-01-21 2013-01-01 Nextio Inc. Method and apparatus for a shared I/O network interface controller
US7219183B2 (en) * 2003-01-21 2007-05-15 Nextio, Inc. Switching apparatus and method for providing shared I/O within a load-store fabric
US7188209B2 (en) * 2003-04-18 2007-03-06 Nextio, Inc. Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US7664909B2 (en) * 2003-04-18 2010-02-16 Nextio, Inc. Method and apparatus for a shared I/O serial ATA controller
US7953074B2 (en) 2003-01-21 2011-05-31 Emulex Design And Manufacturing Corporation Apparatus and method for port polarity initialization in a shared I/O device
US7457906B2 (en) * 2003-01-21 2008-11-25 Nextio, Inc. Method and apparatus for shared I/O in a load/store fabric
US7836211B2 (en) 2003-01-21 2010-11-16 Emulex Design And Manufacturing Corporation Shared input/output load-store architecture
US7617333B2 (en) 2003-01-21 2009-11-10 Nextio Inc. Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US20040177142A1 (en) * 2003-03-06 2004-09-09 Ixia Dynamic streams for network analysis
US7646724B2 (en) 2003-05-12 2010-01-12 International Business Machines Corporation Dynamic blocking in a shared host-network interface
US7840664B2 (en) * 2003-05-21 2010-11-23 Ixia Automated characterization of network traffic
US7627669B2 (en) * 2003-05-21 2009-12-01 Ixia Automated capturing and characterization of network traffic using feedback
US7440415B2 (en) * 2003-05-30 2008-10-21 Ixia Virtual network addresses
US7260358B2 (en) * 2003-06-11 2007-08-21 Hewlett-Packard Development Company, L.P. Data-storage system having a wireless connection architecture for wireless data exchange between modules
US7356664B2 (en) * 2003-07-17 2008-04-08 International Business Machines Corporation Method and apparatus for transferring data from a memory subsystem to a network adapter for improving the memory subsystem and PCI bus efficiency
US7693078B2 (en) * 2003-11-13 2010-04-06 Rumi Sheryar Gonda Method for supporting SDH/SONET OAMP on Ethernet
US8244891B2 (en) * 2004-03-08 2012-08-14 Ixia Simulating a large number of users
US7907615B2 (en) * 2004-03-12 2011-03-15 At&T Intellectual Property Ii, L.P. Method and apparatus to manage network addresses for private voice communications
US7668941B1 (en) * 2004-06-29 2010-02-23 American Megatrends, Inc. Systems and methods for implementing a TCP/IP stack and web interface within a management module
US7707282B1 (en) 2004-06-29 2010-04-27 American Megatrends, Inc. Integrated network and management controller
US20060069828A1 (en) * 2004-06-30 2006-03-30 Goldsmith Michael A Sharing a physical device among multiple clients
US7689723B1 (en) * 2004-11-08 2010-03-30 Sun Microsystems, Inc. Virtual cloned device node
EP1657888A1 (en) * 2004-11-16 2006-05-17 Abb Research Ltd. Reception of redundant and non-redundant frames
US20060182101A1 (en) * 2005-02-14 2006-08-17 Hoekstra Geert J Method for distributing transport sessions over multiple network interfaces
US7464174B1 (en) 2005-03-07 2008-12-09 Pericom Semiconductor Corp. Shared network-interface controller (NIC) using advanced switching (AS) turn-pool routing field to select from among multiple contexts for multiple processors
US20060253555A1 (en) * 2005-05-04 2006-11-09 Kwok-Yan Leung Remote control apparatus
US7545773B2 (en) * 2005-06-29 2009-06-09 Intel Corporation Multiple media access control apparatus and methods
US8149866B2 (en) * 2005-10-14 2012-04-03 Dell Products L.P. System and method for filtering communications at a network interface controller
US8099495B2 (en) * 2005-12-29 2012-01-17 Intel Corporation Method, apparatus and system for platform identity binding in a network node
US7979460B2 (en) 2006-02-15 2011-07-12 Sony Computer Entainment America Inc. Systems and methods for server management
US8205238B2 (en) * 2006-03-30 2012-06-19 Intel Corporation Platform posture and policy information exchange method and apparatus
US20080008141A1 (en) * 2006-07-05 2008-01-10 Izoslav Tchigevsky Methods and apparatus for providing a virtualization system for multiple media access control connections of a wireless communication platform
JP4812108B2 (ja) * 2006-12-18 2011-11-09 キヤノン株式会社 通信装置及びその制御方法
US8838817B1 (en) 2007-11-07 2014-09-16 Netapp, Inc. Application-controlled network packet classification
US8862706B2 (en) 2007-12-14 2014-10-14 Nant Holdings Ip, Llc Hybrid transport—application network fabric apparatus
CN101965714B (zh) * 2008-03-10 2014-03-26 罗伯特.博世有限公司 用于对通过通信网络的串行数据总线到达该网络的用户中的消息进行过滤的方法和过滤装置
US8566833B1 (en) * 2008-03-11 2013-10-22 Netapp, Inc. Combined network and application processing in a multiprocessing environment
US7801141B2 (en) * 2008-07-25 2010-09-21 Micrel, Inc. True ring networks with gateway connections using MAC source address filtering
US20100043006A1 (en) * 2008-08-13 2010-02-18 Egenera, Inc. Systems and methods for a configurable deployment platform with virtualization of processing resource specific persistent settings
US9148403B2 (en) * 2010-01-22 2015-09-29 Paul Allen Bottorff Method for aggregating media access control addresses using a summary media access control address(es)
FR2983669B1 (fr) 2011-12-05 2014-06-13 Sagemcom Broadband Sas Passerelle adaptee pour la vod
US9178790B2 (en) 2012-08-06 2015-11-03 Ixia Methods, systems, and computer readable media for controlling Tx and Rx throughput over TCP
US9178823B2 (en) 2012-12-12 2015-11-03 Ixia Methods, systems, and computer readable media for generating simulated network traffic using different traffic flows and maintaining a configured distribution of traffic between the different traffic flows and a device under test
US9397901B2 (en) 2012-12-18 2016-07-19 Ixia Methods, systems, and computer readable media for classifying application traffic received at a network traffic emulation device that emulates multiple application servers
US9178815B2 (en) * 2013-03-05 2015-11-03 Intel Corporation NIC flow switching
US9116873B2 (en) 2013-03-21 2015-08-25 Ixia Methods, systems, and computer readable media for adjusting load at a device under test
US9525638B2 (en) 2013-10-15 2016-12-20 Internap Corporation Routing system for internet traffic
AU2013245529A1 (en) * 2013-10-18 2015-05-07 Cisco Technology, Inc. Network Interface
US10063445B1 (en) * 2014-06-20 2018-08-28 Amazon Technologies, Inc. Detecting misconfiguration during software deployment
JP6809614B2 (ja) * 2017-02-21 2021-01-06 オムロン株式会社 フィールドデバイスの制御方法及び制御装置
US11398968B2 (en) 2018-07-17 2022-07-26 Keysight Technologies, Inc. Methods, systems, and computer readable media for testing virtualized network functions and related infrastructure
DE102019126341B4 (de) * 2019-09-30 2022-01-20 Perinet GmbH Internet-of-Things Modul
US11381464B2 (en) 2019-11-28 2022-07-05 Keysight Technologies, Inc. Methods, systems, and computer readable media for implementing a generalized model for defining application state machines
US11323354B1 (en) 2020-10-09 2022-05-03 Keysight Technologies, Inc. Methods, systems, and computer readable media for network testing using switch emulation
US11483227B2 (en) 2020-10-13 2022-10-25 Keysight Technologies, Inc. Methods, systems and computer readable media for active queue management
US11483228B2 (en) 2021-01-29 2022-10-25 Keysight Technologies, Inc. Methods, systems, and computer readable media for network testing using an emulated data center environment
US11405302B1 (en) 2021-03-11 2022-08-02 Keysight Technologies, Inc. Methods, systems, and computer readable media for network testing using configurable test infrastructure
US11388081B1 (en) 2021-03-30 2022-07-12 Keysight Technologies, Inc. Methods, systems, and computer readable media for impairment testing using an impairment device
US11729087B2 (en) 2021-12-03 2023-08-15 Keysight Technologies, Inc. Methods, systems, and computer readable media for providing adaptive background test traffic in a test environment
US11765068B2 (en) 2021-12-22 2023-09-19 Keysight Technologies, Inc. Methods, systems, and computer readable media for programmable data plane processor based traffic impairment

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493021A (en) * 1981-04-03 1985-01-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multicomputer communication system
US4692918A (en) * 1984-12-17 1987-09-08 At&T Bell Laboratories Reliable local data network arrangement
US4652874A (en) * 1984-12-24 1987-03-24 Motorola, Inc. Serial communication interface for a local network controller
EP0222584A3 (en) * 1985-11-08 1989-07-19 University Of Salford A bridge for and a method for routeing signals between local area networks
CA1317381C (en) * 1988-03-04 1993-05-04 Hiroshi Shimizu Method for controlling address parameters for interconnecting lan and isdn
US4905231A (en) * 1988-05-03 1990-02-27 American Telephone And Telegraph Company, At&T Bell Laboratories Multi-media virtual circuit
US5058163A (en) * 1988-10-12 1991-10-15 Pacific Bell Interface unit for transferring digital data between time-domain multiplexed communication links
US4922503A (en) * 1988-10-28 1990-05-01 Infotron Systems Corporation Local area network bridge
US5148433A (en) * 1989-03-13 1992-09-15 Square D Company Transfer network interface
US5058110A (en) * 1989-05-03 1991-10-15 Ultra Network Technologies Protocol processor
EP0436194A3 (en) * 1990-01-02 1992-12-16 National Semiconductor Corporation Media access controller
US5095381A (en) * 1990-01-11 1992-03-10 At&T Bell Laboratories Passive tap network
US5151978A (en) * 1990-03-22 1992-09-29 Square D Company Lan interface which permits a host computer to obtain data without interrupting a ladder program executing in the interface
DE69223553T2 (de) * 1991-06-26 1998-06-10 Digital Equipment Corp Tabelle mit gemischter Adressierung und Cam-Adresserkennung in einem Netzwerk
US5307413A (en) * 1991-07-19 1994-04-26 Process Software Corporation Method and apparatus for adding data compression and other services in a computer network
GB2264843B (en) * 1992-02-28 1995-09-20 Texas Instruments Ltd An interface device for coupling a host device having a network interface to a computer network having a predetermined communications medium
US5280477A (en) * 1992-08-17 1994-01-18 E-Systems, Inc. Network synchronous data distribution system
US5319752A (en) * 1992-09-18 1994-06-07 3Com Corporation Device with host indication combination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100566837B1 (ko) * 2002-10-22 2006-04-03 주식회사 스페이스 텔레콤 지능형 네트워크 접속 장치 및 네트워크 접속 방법
KR100738539B1 (ko) 2005-08-17 2007-07-11 삼성전자주식회사 단일 무선단말에서 복수의 서비스를 동시에 지원하는 장치및 방법
KR101081881B1 (ko) 2009-03-05 2011-11-09 주식회사 코아로직 프로세서 간의 통신을 위한 인터페이스 장치 및 통신 시스템

Also Published As

Publication number Publication date
US5535338A (en) 1996-07-09
US5590285A (en) 1996-12-31
AU7404394A (en) 1995-02-28
WO1995004322A1 (en) 1995-02-09
CA2144743A1 (en) 1995-02-09
KR950703764A (ko) 1995-09-20
EP0664906B1 (en) 2002-01-02
EP0713309A3 (en) 1999-12-22
EP0664906A4 (en) 1996-02-07
DE69429575D1 (de) 2002-02-07
AU680931B2 (en) 1997-08-14
JPH08502613A (ja) 1996-03-19
DE69429575T2 (de) 2002-08-22
CA2433607A1 (en) 1995-02-09
EP0664906A1 (en) 1995-08-02
ATE211564T1 (de) 2002-01-15
JP3746785B2 (ja) 2006-02-15
EP0713309A2 (en) 1996-05-22
CA2144743C (en) 2003-10-21

Similar Documents

Publication Publication Date Title
KR100186929B1 (ko) 다중네트워크 어드레스를 구비한 네트워크 스테이션
US5655140A (en) Apparatus for translating frames of data transferred between heterogeneous local area networks
US5604867A (en) System for transmitting data between bus and network having device comprising first counter for providing transmitting rate and second counter for limiting frames exceeding rate
US6175571B1 (en) Distributed memory switching hub
US5088090A (en) Routing system to interconnect local area networks
US5764895A (en) Method and apparatus for directing data packets in a local area network device having a plurality of ports interconnected by a high-speed communication bus
EP0889624B1 (en) Trunking ethernet-compatible networks
US6718393B1 (en) System and method for dynamic distribution of data traffic load through multiple channels
US6853623B2 (en) Remote monitoring of switch network
US5214646A (en) System and method for interconnecting local area networks
US5764634A (en) Lan switch with zero latency
US5953507A (en) Method and apparatus for providing a 3-way connection between a mobile computing device, a stationary computing device and a computer network
US5812792A (en) Use of video DRAM for memory storage in a local area network port of a switching hub
US5423002A (en) System for extending network resources to remote networks
US20160191571A1 (en) Applications processing in a network apparatus
US20020075878A1 (en) Ip multicast interface
JP2001517379A (ja) マルチキャスト・パケットのｌａｎ上における、透過形の中間システムを基礎とするフィルタリングの方法および装置
US7269661B2 (en) Method using receive and transmit protocol aware logic modules for confirming checksum values stored in network packet
US6925078B1 (en) Network adaptor driver with destination based ordering
US10331598B2 (en) Adding a network port to a network interface card
US6335939B1 (en) Apparatus and method for selectively supplying data packets between media domains in a network repeater
US6195334B1 (en) Apparatus and method for terminating a data transfer in a network switch in response to a detected collision
US6728255B1 (en) Apparatus and method for storing min terms in a network switch port memory for identifying data packet types in a real time
JP2654524B2 (ja) Ｌａｎの接続ポート切り替え方式
JP2003069592A (ja) スイッチングハブの制御回路及びスイッチングハブ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee