KR0182968B1 - 하드디스크 드라이버의 플립플롭 버퍼회로 - Google Patents

하드디스크 드라이버의 플립플롭 버퍼회로 Download PDF

Info

Publication number
KR0182968B1
KR0182968B1 KR1019950033091A KR19950033091A KR0182968B1 KR 0182968 B1 KR0182968 B1 KR 0182968B1 KR 1019950033091 A KR1019950033091 A KR 1019950033091A KR 19950033091 A KR19950033091 A KR 19950033091A KR 0182968 B1 KR0182968 B1 KR 0182968B1
Authority
KR
South Korea
Prior art keywords
buffer
flip
flop
hard disk
write data
Prior art date
Application number
KR1019950033091A
Other languages
English (en)
Other versions
KR970016910A (ko
Inventor
김경남
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950033091A priority Critical patent/KR0182968B1/ko
Publication of KR970016910A publication Critical patent/KR970016910A/ko
Application granted granted Critical
Publication of KR0182968B1 publication Critical patent/KR0182968B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656Data buffering arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • G06F3/0676Magnetic disk device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야 : 하드디스크 드라이버에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
하드디스크 드라이버의 플립플롭버퍼회로를 제공한다.
3. 발명의 해결방법의 요지
플립플롭소자와, 상기 플립플롭 소자의 입력라인들에 연결되어 상기 라이트 데이타를 버퍼링하는 제1버퍼와, 상기 플립플롭소자의 출력라인들에 연결되어 상기 래치출력된 라이트 데이타를 버퍼링하는 제2버퍼와, 인가되는 제어신호에 응답하여 상기 제1버퍼의 출력 또는 제2버퍼의 출력을 선택적으로 스위칭하는 제어스위치부를 가진다.
4. 발명의 중요한 용도 : 하드디스크 드라이버

Description

하드디스크 드라이버의 플립플롭 버퍼회로
제1도는 통상적인 하드디스크 드라이버내의 라이트 블럭을 보여주는 회로도.
제2도는 본 발명의 일예에 따른 라이트 블럭을 보여주는 회로도.
제3도는 제2도중 플립플롭 버퍼의 회로 블럭도, 및
제4도는 제3도중 제어스위치부(105)의 구체 회로도이다.
본 발명은 하드디스크의 드라이버에 관한 것으로, 특히 하드디스크 드라이버에 라이트 데이타를 인가시 플립플롭 소자를 통해 제공하거나 플립플롭 소자를 통하지 않고 바로 제공할 수 있도록 하기 위한 플립플롭 버퍼회로에 관한 것이다.
일반적으로, 하드디스크 드라이버는 기록매체로서 하드디스크를 사용하며 하드디스크로부터 기록된 데이타를 리드하거나 저장할 데이타를 수신하여 상기 하드디스크상에 라이트 하는 기능을 담당하는 장치로 알려져 있다.
어떤 하나의 하드디스크 드라이버내의 전자적 회로는 크게 두 부분으로 나누어져 있는데, 하나는 리드 모드 시에 상기 하드디스크에 기록된 미세한 신호를 증폭하여 펄스 검출기로 전송하는 리드앰프블럭이고, 나머지 하나는 라이트 모드 시에 상기 펄스 검출기에서 제공된 라이트용 신호를 수신하여 상기 디스크상에 기록하기 위한 전류신호로 만드는 라이트 블럭이다.
후자의 라이트 블럭은 통상적으로 제1도와 같이 구성되어 있다. 제1도를 참조하면, 라이트 모드동안에 라이트 헤드로서 사용되는 헤드 20과, h-스위치를 내부에 가지는 라이트 드라이버부 14와, 라이트 데이타 WD, WDi을 수신하는 버퍼 10과, 상기 버퍼 10과 라이트 드라이버부 14간에 연결되어 상기 라이트 데이타를 출력단 Q, QB으로 래치출력하는 플립플롭부 12와, 기준전압을 생성하는 기준전압 생성부 2, 라이트 전류발생기 4, 전원의 폴트를 검출하기 위한 파워폴트 검출기 16, 라이트 언세이프 검출기 18등이 회로구성소자로서 보여진다.
제1도의 라이트 블록에서, 라이트 데이터는 상기 버퍼 10, 플립플롭부 12를 통하여 라이트 드라이버부 14에 인가된다. 상기 라이트 드라이버부 14는 내부의 H-스위치를 통해 상기 헤드 20에 라이트용 전류를 제공하고, 그에 따라 하드디스크 3는 자화되어 데이터가 라이트된다. 여기서, 상기 헤드 20의 특성 예를 들면, 인덕턴스 및 기생 캐패시스턴스에 따라 상기 자화의 세기가 영향을 받는다.
상기 제1도에서, 버퍼 10에 제공되는 라이트 데이타 WD, WDi는 이미 전단에서 플립플롭등의 래치소자에 의해 래치된후 인가되는 경우가 있고, 이와는 다르게 래치되지 아니하고 바로 인가되는 경우가 있다.
래치가 되지 아니하고 바로 인가되는 경우에 상기 플립플롭부 12는 상기 데이타를 버퍼 10에서 수신하고 이를 래치한후 상기 라이트 드라이버부 14에 인가한다. 상기 제1도는 이미 래치된후 인가되는 데이타 입력의 경우에 사용될 수가 없다. 그러므로, 종래에는 상기한 두 가지의 경우에 따라 각기 따로따로 수정된 라이트 드라이버 블럭의 전단이 래치를 가지는 경우에는 상기 제1도내의 플립플롭부 12를 제거한 상태로 회로를 제작하고, 래치를 가지지 않는 경우에는 상기 제1도와 같은 회로를 제작하여 왔다.
이러한 제작과정은 분리된 조립 라인을 요구하며, 시스템의 호환성 문제를 야기하는 단점이 있다. 또한, 회로의 설계시에도 그러한 칩을 분리하여 설계하여야 하는 부담이 있다.
따라서, 본 발명의 목적은 상기한 종래의 단점을 해소할 수 있는 하드 디스크 드라이버의 플립플롭 버퍼회로를 제공함에 있다.
본 발명의 다른 목적은 하드디스크 드라이버의 라이트 드라이버부에 라이트 데이타를 제공하여 디스크에 라이트를 행할시 외부선택에 따라 라이트 데이터가 플립플롭 소자를 통해 제공되거나 플립플롭 소자를 통하지 않고 바로 제공될 수 있도록 하는 플립플롭 버퍼회로를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 회로에 따르면, 인가되는 라이트 데이타를 소정클럭에 응답하여 래치 출력하는 플립플롭소자와, 상기 플립플롭 소자의 입력라인들에 연결되어 상기 라이트 데이타를 버퍼링하는 제1버퍼와, 상기 플립플롭소자의 출력라인들에 연결되어 상기 래치 출력된 라이트 데이타를 버퍼링하는 제2버퍼와, 다수의 트랜지스터들로 이루어진 멀티 플라이어 소자와 스위칭 기능을 담당하는 소자로 구성되며, 인가되는 제어신호에 응답하여 상기 제1버퍼의 출력 또는 제2버퍼의 출력을 선택적으로 스위칭하여 상기 라이트 드라이버부에 상기 라이트 데이터를 제공하는 제어스위치부를 가짐을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제2는 본 발명에 따른 라이트 드라이버 블럭을 보여주는 회로 블럭도이다.
제2도에서, 버퍼10, 라이트 드라이버부14, 헤드20, 기준전압 발생기2, 라이트 전류 발생기4, 파워 폴트 검출기16, 라이트 언세이프 검출기18등은 전술한 제1도의 블럭과 동일한 기능을 가지는 소자들이다. 제2도에서 특징적으로 구별되는 부분은 상기 버퍼10과 라이트 드라이버부 14간에 위치하는 플립플롭 버퍼 100이다. 상기 플립플롭 버퍼 100에 대한 상세 회로 블럭은 제3도에 나타나 있다.
제3도를 참조하면, 플립플롭부 12, 제1, 2버퍼 103, 104 및 제어스위치부 105로 구성된 종래와 동일한 래치기능을 담당하는 플립플롭 12는 상기 라이트 데이타 WD, WDi를 소정의 클럭 PF에 응답하여 래치 출력한다. 상기 제1버퍼 103은 상기 플립플롭 12의 입력라인들에 연결되어 상기 인가되는 라이트 데이타를 버퍼링하는 역할을 한다.
상기 제2버퍼 104는 상기 플립플롭 12의 출력라인들에 연결되어 상기 래치 출력된 라이트 데이타를 버퍼링하여 출력단 A, B에 제공한다. 상기 제어스위치부 105는 인가되는 제어신호 CONT에 응답하여 상기 제1버퍼 103의 출력라인 C, D 또는 상기 제2버퍼 104의 출력라인 A,B를 선택적으로 스위칭하여 출력단 Q, QB에 연결시킨다.
이 경우에 사용자 또는 조작자는 상기 제어신호 CONT를 조정하여 상기 스위치부 105가 일방향으로 절체된 라이트 데이타 또는 그 반대로 절체된 라이트 데이타를 출력단 Q, QB를 통해 제2도의 라이트 드라이버 14에 인가하도록 한다.
여기서, 상기 제어스위치부 105의 구체 회로도는 제4도에 도시되어 있다. 제4도를 참조하면, 상기 제1버퍼 103의 출력라인 C, D의 데이타는 각기 바이폴라 트랜지스터Q10, Q11의 베이스에 인가된다.
한편, 상기 제2버퍼 104의 출력라인 A, B의 데이타는 각기 바이폴라 트랜지스터 Q8, Q9의 베이스에 인가된다. 제어신호 CONT는 저항 R13, 14를 통해 트랜지스터 Q2의 에미터에 전달된다. 출력단 Q, QB는 각기 트랜지스터 Q17의 에미터와 트랜지스터 Q20의 콜렉터 노드에서 형성된다. 전원전압VCC는 저항 R16, R12, R11, R10, R7, R6, R5, R4를 통해 제공되며, 접지전압 GND는 저항 R15, R13, R9, R8, R1, R2, R3의 일단과 연결된다. 제4도에서 트랜지스터 Q6, Q7-11들은 멀티 플라이어(multiplier) 기능을 담당하는 소자들이며 트랜지스터 Q1, Q2와 저항 R14, R13들은 스위칭 기능을 담당하는 소자들이다. 제4도에 대한 동작을 설명하면, 먼저 상기 제어 신호 CONT에 0볼트가 인가되면 상기 트랜지스터 Q2가 턴-온 된다. 따라서, 상기 트랜지스터의 Q2의 콜렉터 전위는 낮아지고 이는 Q6의 베이스 전류를 감소시킨다.
그러므로, 상기 트랜지스터 Q6는 턴-오프 상태로 가고 트랜지스터 Q7은 턴-온 상태이다. 상기 플립플롭 12를 통해 상기 제2버퍼 104의 출력단 A, B에 인가되는 라이트 데이타를 트랜지스터 Q8, Q9의 베이스로 전달되고, 트랜지스터 Q12, Q13을 거쳐 상기 출력단 Q, QB로 출력된다.
한편, 상기 제어신호 CONT가 VCC전압으로서 인가되면, 상기 트랜지스터 Q2는 턴-오프된다. 따라서, 트랜지스터 Q1이 턴-온 되어 상기 트랜지스터 Q7의 베이스 전압보다 상기 트랜지스터 Q6의 베이스 전압을 높게한다. 그러므로, Q6은 턴-온, Q7은 턴-오프로 간다. 이에 따라, 플립플롭 12를 통과하지 않은 데이타 즉, 상기 제1버퍼의 103의 출력데이타는 트랜지스터 Q10, Q11로 전달된다. 이는 Q12, Q13을 통해 상기 출력단 Q, QB로 제공된다. 여기서, 상기 제어스위치부 105의 제어방법은 상기 제어신호 CONT인가 단자를 칩 외부로 빼내어 외부에서 조정할 수 있도록 하는 경우와, 상기 칩의 내부에 두고 VCC와 GND의 선택연결을 메탈 또는 옵션메탈을 통해 구현하는 경우가 모두 가능하다. 상기 메탈 또는 옵션메탈을 통해 구현하는 방법은 먼저 메탈을 상기 제어신호 CONT 인가단자와 그라운드 GND간에 연결시키고 옵션메탈을 상기 CONT인가 단자와 VCC간에 연결하거나, 그 반대로 메탈을 상기 CONT인가 단자와 VCC간에 연결시키고 옵션메탈을 상기 CONT인가 단자와 GND간에 연결하는 경우 모두 가능하다. 이러한 경우에 공정 상에서 마스크층을 사용하여 상기 두 가지의 경우 중 하나를 택일하여 사용할 수 있다. 이러한 것은 칩 제조 비용의 절감을 가져다 준다.
상기한 바와 같은 본 발명에 따르면, 하드디스크드라이버 부에 라이트데이타를 인 가시 플립플롭소자를 거쳐서 제공해야 하는 경우와 거치지 않고 제공해야 하는 경우에도 하나의 라이트드라이버로서 수행할 수 있는 효과가 있다.
그러므로, 회로의 설계시나 제조 시에 각기 분리하여야 했던 종래의 문제점을 해소할 수 있는 이점이 있으며, 호환성이 있게 된다.

Claims (2)

  1. 하드디스크 드라이버의 라이트 드라이버 부에 라이트 데이타를 제공하기 위한 회로에 있어서 : 인가되는 라이트 데이타를 소정클럭에 응답하여 래치출력하는 플립플롭소자와; 상기 플립플롭 소자의 입력라인들에 연결되어 상기 라이트 데이타를 버퍼링하는 제1버퍼와; 상기 플립플롭소자의 출력라인들에 연결되어 상기 래치출력된 라이트 데이타를 버퍼링하는 제2버퍼와; 다수의 트랜지스터들로 이루어진 멀티 플라이어 소자와 스위칭 기능을 담당하는 소자로 구성되며, 인가되는 제어신호에 응답하여 상기 제1버퍼의 출력 또는 제2버퍼의 출력을 선택적으로 제공하는 제어스위치부를 가짐을 특징으로 하는 회로.
  2. 제1항에 있어서; 상기 제어스위치부는 하나의 칩내에 구성되는 스위칭 로직임을 특징으로 하는 회로.
KR1019950033091A 1995-09-29 1995-09-29 하드디스크 드라이버의 플립플롭 버퍼회로 KR0182968B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950033091A KR0182968B1 (ko) 1995-09-29 1995-09-29 하드디스크 드라이버의 플립플롭 버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033091A KR0182968B1 (ko) 1995-09-29 1995-09-29 하드디스크 드라이버의 플립플롭 버퍼회로

Publications (2)

Publication Number Publication Date
KR970016910A KR970016910A (ko) 1997-04-28
KR0182968B1 true KR0182968B1 (ko) 1999-05-15

Family

ID=19428657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033091A KR0182968B1 (ko) 1995-09-29 1995-09-29 하드디스크 드라이버의 플립플롭 버퍼회로

Country Status (1)

Country Link
KR (1) KR0182968B1 (ko)

Also Published As

Publication number Publication date
KR970016910A (ko) 1997-04-28

Similar Documents

Publication Publication Date Title
US5592097A (en) Load open state detection using H-bridge driving circuit
US6879455B2 (en) Method to increase head voltage swing and to reduce the rise time of write driver
US7035027B2 (en) Circuits to achieve high data rate writing on thin film transducer
US5363249A (en) Self switching head damping
US6014281A (en) Using a read element and a read/write coupling path to detect write-safe conditions
KR0182968B1 (ko) 하드디스크 드라이버의 플립플롭 버퍼회로
KR880010435A (ko) Ic카드
US5027003A (en) Read/write switching circuit
US20030227704A1 (en) Bias circuit for magneto-resistive head
JP2595806B2 (ja) 磁気ディスク装置のリード・ライトアンプ回路
JP3516178B2 (ja) プリアンプ回路装置
JPH0652620A (ja) ディスク装置
JP3613595B2 (ja) 磁気ヘッド駆動回路
JP2779980B2 (ja) 磁気ヘッド駆動装置
US6078446A (en) Semiconductor integrated circuit device for reading and writing
KR0182955B1 (ko) 하드 디스크 드라이버의 라이트 드라이브 회로
JP2546974B2 (ja) 磁気ヘッド読み書き回路
JPH0441451Y2 (ko)
SU1265854A1 (ru) Элемент пам ти
JP2834739B2 (ja) 双方向スイッチング回路
KR0165324B1 (ko) 하드디스크 드라이버 시스템의 기록헤드 구동장치
KR860002283Y1 (ko) 카셋트 인터페이스 회로
US4397014A (en) Bidirectional pulse generator for video disc stylus deflector transducer
JP2909246B2 (ja) 磁気ヘッド駆動回路
JP2507692B2 (ja) フレキシブルディスク装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee