KR0182962B1 - 반도체 메모리장치 및 구동전압 공급방법 - Google Patents
반도체 메모리장치 및 구동전압 공급방법 Download PDFInfo
- Publication number
- KR0182962B1 KR0182962B1 KR1019950019796A KR19950019796A KR0182962B1 KR 0182962 B1 KR0182962 B1 KR 0182962B1 KR 1019950019796 A KR1019950019796 A KR 1019950019796A KR 19950019796 A KR19950019796 A KR 19950019796A KR 0182962 B1 KR0182962 B1 KR 0182962B1
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- supply voltage
- switching means
- semiconductor memory
- peripheral circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술 분야:
외부전원공급전압이 변화할 때 소자들에게 가해지는 스트레스 및 오동작이 최소화되도록 구동전압을 가변적으로 공급하는 반도체 메모리장치 및 그 구동전압 공급방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
전원전압레벨일 때 보상하기 위한 전원전압이 보상수단이 종래에 사용되었으나 고전원전압상태일 때 그에 적응적인 구동전압을 공급하는 장치가 없었다.
3. 발명의 해결방법의 요지:
레벨감지기의 출력을 2개로 분할하고 각각의 출력을 제1스위칭수단과 제2스위칭수단으로 전달하여 선택적인 구동전압의 공급이 가능해졌다.
4. 발명의 중요한 용도:
본 발명에 따른 반도체 메모리장치가 제공되므로써 오동작을 방지하고 반도체 메모리장치를 구성하는 소자들에게 가해지는 스트레스를 줄이는 안정적인 반도체 메모리장치가 구현된다.
Description
제1도는 종래기술에 따른 전원전압의 사용상태를 나타내는 블럭도.
제2도는 제1도에 따른 전원전압들의 레벨파형도.
제3도는 본 발명의 실시예에 따른 전원전압의 사용상태를 나타내는 블럭도.
제4도는 제3도에 따른 전원전압들의 레벨파형도.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 가변적인 구동전압을 공급받는 반도체 메모리장치 및 구동전압 공급방법에 관한 것이다.
반도체 메모리장치가 점차 고집적화됨에 따라 구동전원전압레벨은 점점 낮아지고 있다. 이렇게 구동전원전압레벨이 낮아지는 이유는 칩내부를 구성하는 메모리 소자들의 집접화로 인하여 상기 메모리소자들이 견뎌낼 수 있는 전압레벨이 점점 더 낮아지고 있기 때문이다. 이 때문에 칩내부로 공급되는 외부전원전압을 칩내부의 회로들 및 소자들이 사용에 알맞은 내부전원전압레벨로 변환하는 내부전원전압 발생회로를 반도체 메모리장치내부에 탑재하는 것을 필수적으로 하고 있다. 그런데 구동전원전압레벨이 낮아지면 낮아질수록 반도체 메모리장치의 고속동작기능은 불리해짐은 자명하다. 이것은 반도체 메모리장치의 고속화를 저해하는 요인이 된다. 이러한 이유로 해서 반도체 메모리장치를 구성하는 내부회로들에 있어서, 고속동작 및 오동작방지에 대한 요구를 모두 만족시키는 구동전압을 공급하기란 매우 어려운 일이다. 또한 반도체 메모리장치의 전원전압은 고정불변적인 것이 아니라 메모리장치의 사용상태에 따라 조금 낮아지기도 하고 조금 높아지기도 한다. 예컨대 대전류를 사용하는 경우 전원전압레벨은 일시적이지만 조금 낮아지고 소전류를 사용하는 경우 상기 전원전압레벨은 일시적이지만 조금 높아진다. 이렇게 전원공급전압레벨이 변화할 때 상기 전원공급전압레벨을 가변적으로 사용할 수 있게 된다면 휠씬 안정적인 반도체 메모리장치가 됨은 자명한 사실이다. 이와 같이 전원전압을 가변적으로 사용하는 기술은 Yoshinobu·Nakagome등에 의해 IEEE Solid State Circuits Vol. 26, No. 7, July. 1991에 발표된 제목 Circuit Techniques for 1.5 -3.6V Battery-Operated 64-Mb DRAM의 논문 1003-1009페이지에 잘 나타나 있다.
제1도는 전술된 논문에 발표된 종래기술에 따른 구동전압의 사용상태를 개략적으로 나타낸 블럭도이다.
제1도를 참조하면, 입출력(I/O)버퍼(16)와 레벨감지기(10) 및 내부전원전압 발생회로(14)은 동일칩상의 외부전원전압단자가 되는 EVCC패드(100)에 공통으로 접속되어 외부전원전압을 수신한다. 상기 레벨감지기(10)의 출력단은 스위칭수단(12)의 제어단자와 접속된다. 상기 스위칭수단(12)의 일단에는 외부전원전압 EVCC가 공급되고 타단은 내부전원전압 발생회로(14)의 출력단에 접속되어 코아(core)부(20) 및 다수의 회로들로 이루어지는 주변회로(18)들과 공통으로 접속된다. 상기 코아부(20) 및 주변회로(18)는 상기 입출력버퍼(16)와 선택적으로 접속된다.
제2도는 제1도에 따른 전원전압들의 레벨파형도이다. 상기 제1도 및 제2도를 참조하여 제1도에 나타난 것과 같은 종래기술에 따른 반도체 메모리의 구동전압의 공급방법이 설명된다.
일반적으로 큰 구동능력이 요구되는 입출력버퍼(16)에는 대전류가 공급되어야 하고 이에 따라 외부전원전압이 구동전원전압으로 사용된다. 그러나 반도체 메모리장치를 구성하는 코아부(20) 및 주변회로(18)를 구성하는 내부회로들은 고집적화되어 있기 때문에 상술한 바와 같이 외부전원전압 EVCC가 그대로 사용하지 않고 내부전원전압 IVC레벨로 변환하여 사용하게 된다. 상기 내부전원전압 IVC의 사용으로 전력소비는 자동적으로 줄어들어 반도체 메모리장치의 저전력소비화의 추세에 적합하게 된다.
지금 시스템을 동작시키는 초기의 파워온(power on)시 상기 코아부(20) 및 주변회로(18)영역을 프리차아지(precharge)시키기 위하여 대전류가 공급되어야 하고 이에 따라 상기 외부전원전압레벨은 잠시 강하된다. 즉 언더슈팅(under shooting)된다. 상술한 언더슈팅으로 전압강하된 외부전원전압이 반도체 메모리장치로 공급되었을 때 즉, 저전원전압(Low VCC)레벨일 때는 상기 저전원전압상태는 외부전원전압 XVCC를 또 다시 내부전원전압 IVC로 낮추어 사용할 필요가 없게 된다. 이 경우 즉, 상기와 같은 저전원전압상태에서 상기 레벨감지회로(10)은 외부전원전압레벨을 감지하여 스위칭수단(12)을 접속상태로 만든다. 상기 스위칭수단(12)이 접속상태가 되면 상기 코아부(20) 및 주변회로(18)는 저전원전압상태의 외부전원전압 XVCC를 직접 전달받아 사용하게 된다. 즉 상기 제2도에서와 같이 외부전원공급전압레벨이 V1 이하에서는 스위칭수단(12)가 도통상태로 접속되어 상기 코아부(20) 및 주변회로(18)로 외부전원전압이 직접 공급된다. 이와 같이 저전원전압상태에서 상기 외부전원전압 XVCC의 직접적인 사용으로 저전원전압레벨의 사용으로 인한 내부회로들의 오동작발생은 상당량 줄일 수 있게 되어 안정적인 반도체 메모리장치로 동작하게 된다.
그러나 상기와 같은 메모리장치에 있어서, 상기 코아부(20)에서는 저전원전압상태일지라도 외부전원전압을 그대로 사용하는 것은 상당히 위험하다. 그렇다고 해서 상기와 같은 저전원전압을 상기 내부전원전압 발생회로(14)를 이용하여 더욱 강하하여 사용하게 되면 주변회로(18)의 구동능력이 낮아져 반도체 메모리장치의 전반적인 성능이 저하된다. 이러한 이유로 하여 상기 제1도와 같은 회로에서 저전원전압상태일 때 전원전압을 공급하는 데 여러가지 점들을 고려하지 않으면 안된다. 상기와 같은 제1도의 회로구성에서 주변회로들은 내부전원전압이든 아니면 외부전원전압이든 하나를 선택하게 공급받는데 상기 주변회로들중에서도 대전류가 필요한 주변회로들 예컨대 입출력라인 센스앰프, 입출력 드라이버등과 같은 회로들과, 소전류가 필요한 주변회로들 예컨대 디코더, 멀티플렉서 등과 같은 회로들이 있다. 이렇게 주변회로들의 필요에 따라 다른 레벨의 전압이 공급되어야 하는데 상기 제1도와 같은 종래의 회로구성은 그러한 요구를 만족시키지 못하게 된다. 또, 상기 제1도와 같은 회로구성에서는 저전원전압레벨을 감지하여 상기 주변회로들 및 코아부의 오동작을 방지하고자 하였으나 고전원전압레벨에서의 대응은 불가능하다.
따라서, 본 발명의 목적은 외부전원공급전압의 상태를 감지하여 그에 적응적인 구동전압을 공급하는 반도체 메모리장치를 제공하는데 있다.
본 발명의 다른 목적은 반도체 메모리를 구성하는 여러 회로들로 외부전원공급전압의 상태에 따라 구동전압레벨을 가변적으로 전달하는 반도체 메모리장치의 구동전압 공급방법을 제공하는데 있다.
본 발명의 또 다른 목적은 외부전원공급전압의 상태가 고전원전압레벨일 때 반도체 메모리장치를 구성하는 여러 회로들로 안정적인 구동전압을 공급하는 반도체 메모리장치의 구동전압 공급방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리장치는, 소정의 전압레벨이상의 구동전압을 입력하는 제1주변회로 및 코아부와, 상기 소정의 전압레벨이하의 구동전압을 입력하는 제2주변회로 및 입출력버퍼와, 상기 제1주변회로 및 코아부에 내부전원전압을 공급하는 내부전원전압 발생회로와, 외부전원전압단자와 상기 입출력버퍼 및 제1주변회로사이의 라인상에 형성되고 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제1스위칭수단과, 외부전원전압이 전달되는 상기 제1주변회로 및 입출력버퍼와 내부전원전압이 전달되는 상기 제2주변회로 및 코아부를 연결하는 라인상에 형성되고 상기 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제2스위칭수단과, 외부전원전압레벨을 감지하여 상기 외부전원전압레벨이 정상전원전압상태일 때는 상기 제1주변회로 및 입출력버퍼를 외부전원전압으로 구동되도록 하고 상기 외부전원전압레벨이 고전원전압상태일 때는 상기 제1주변회로 및 입출력버퍼를 내부 전원전압으로 구동되도록 상기 제1 및 제2스위칭수단을 제어하는 레벨감지기를 구비함을 특징으로 한다.
상기 본 발명의 다른 목적 및 또 다른 목적을 달성하기 위하여 본 발명에 따른 반도체 메모리장치의 구동전압 공급방법은, 소정의 전압레벨이상의 구동전압을 입력하는 제1주변회로 및 코아부와, 상기 소정의 전압레벨이하의 구동전압을 입력하는 제2주변회로 및 입출력버퍼와, 상기 제1주변회로 및 코아부에 내부전원전압을 공급하는 내부전원전압 발생회로와, 외부전원전압단자와 상기 입출력버퍼 및 제1주변회로사이의 라인상에 형성되고 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제1스위칭수단과, 외부전원전압이 전달되는 상기 제1주변회로 및 입출력버퍼와 내부전원전압이 전달되는 상기 제2주변회로 및 코아부를 연결하는 라인상에 형성되고 상기 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제2스위칭수단을 구비하여, 상기 외부전원전압레벨이 정상전원전압상태일 때는 상기 제1스위칭수단을 비도통시키고 제2스위칭수단을 도통시키어 상기 제1주변회로 및 입출력버퍼에 외부전원전압으로 공급되게 하는 제1방법과, 상기 외부전원전압레벨이 고전원전압상태일 때는 상기 제1스위칭수단을 도통시키고 제2스위칭수단을 비도통시키어 상기 제1주변회로 및 입출력버퍼에 내부전원전압이 공급되도록 하는 제2방법으로 구동되어 고전원전압에서 반도체 메모리장치를 구성하는 소자들에게 가해지는 스트레스를 억제함을 특징으로 한다.
이하 첨부된 도면을 사용하여 본 발명의 바람직한 실시예를 설명할 것이다. 도면들중 동일 구성 및 동일한 동작을 수행하는 회로들 및 소자들에 있어서는 가능한한 동일한 참조부호 및 동일 참조번호가 사용될 것이다.
제3도는 본 발명의 실시예에 따른 전원전압의 사용상태를 보여주는 블럭도이다.
제3도를 참조하면, 레벨감지기(22)와 내부전원전압 발생회로(14)는 동일 칩상의 외부전원전압단자가 되는 EVCC패드(100)와 접속된다. 또 제1스위칭수단(24)은 일단이 상기 EVCC패드(100)와 접속되고 타단이 입출력버퍼(16) 및 제1주변회로(28)와 접속된다. 상기 내부전원전압 발생회로에서 출력되는 내부전원전압 IVC은 반도체 메모리장치를 구성하는 코아부(20)와 제2주변회로(30)와 접속된다. 상기 제1스위칭수단(24)의 타단과 접속되는 입출력버퍼(16)와 제1주변회로(28)의 공통접속노드 N1과 상기 내부전원전압 발생회로(14)와 접속되는 코아부(20)와 제2주변회로(30)의 공통접속노드 N2사이에는 제2스위칭수단(26)이 형성되어 선택적으로 도통유무가 결정된다. 상기 레벨감지기(22)의 출력은 상기 제1스위칭수단(24)과 제2스위칭수단(26)의 제어단자로 각기 입력된다. 상기 입출력버퍼(16)와 코아부(20)와 제1 및 제2주변회로(28,30)은 서로 유기적으로 접속관계를 유지하고 있다. 상기 코아부(20)는 통상적인 디램의 구성이고 입출력버퍼(16) 및 내부전원전압 발생회로(14)의 구성은 당분야에 널리 알려져 있다. 상기 레벨감지기(22)도 당분야에 흔히 사용되는 전압레벨 디텍터이다. 상기 제1주변회로(28)는 대전류가 필요한 주변회로들 예컨대 입출력라인 센스앰프, 입출력 드라이버 등과 같은 회로들이 될 수 있고, 상기 제2주변회로(30)는 상대적으로 소전류가 필요한 주변회로들 예컨대 디코더, 멀티플렉서 등과 같은 회로들이 될 수 있다.
제4도는 제3도에 따른 전원전압들의 레벨파형도이다. 상기 제3도 및 제4도를 참조하여 본 발명의 실시예에 따른 본 발명의 반도체 메모리장치 및 구동전압 공급방법에 관하여 설명한다.
제3도에서는 제1도와는 달리 주변회로들이 필요에 따라 제1주변회로(28) 및 제2주변회로(30)로 분할되어 있다. 정상전원전압레벨일 때 제1주변회로(28)는 외부전원전압레벨을 공급받게 되어 있고, 고전원전압레벨일 때 상기 제1주변회로(28)는 상기 내부전원전압 발생회로(14)에서 전달되는 내부전원전압 IVC를 공급받아 구동전압으로 사용하게 되어 있다. 이러한 작동이 선택적으로 이루어지기 위하여 상기 레벨감지기(22)의 출력은 상기 제1스위칭수단(24)과 제2스위칭수단(26)으로 전달된다. 즉, 제4도의 V2전압이하일 때 예컨대 저전원전압레벨 혹은 정상전원전압레벨일 때 상기 제1스위칭수단(24)은 도통상태이고 제2스위칭수단은 비도통상태를 유지하게 되고, 제4도의 V2전압이상일 때 예컨대 고전원전압레벨일 때 상기 제1스위칭수단(24)과 제2스위칭수단(26)은 비도통 및 도통상태가 되어 상술한 동작이 수행된다.
상기 제3도의 회로도와 같이 주변회로가 분할되어 저전원전압이 필요한 회로는 내부전원전압이 공급되게 하였고 고전원전압이 필요한 회로는 외부전원전압이 공급되게 하므로써 회로들에게 가해지는 스트레스로 인한 문제점을 최소화하고자 하였다. 또한 고전원전압일 때 상기 제1주변회로 및 입출력버퍼들로 내부전원전압을 공급하므로써 과부하로 인한 회로들의 오동작을 방지할 수 있게 되었다. 상기 스위칭 수단은 모오스 트랜지스터 및 기타 스위칭동작을 수행하는 소자들이면 무엇이든 사용가능함은 당분야에 통상의 지식을 가진 사람에게는 용이하게 적용가능할 것이다.
Claims (2)
- 소정의 전압레벨이상의 구동전압을 입력하는 제1주변회로 및 코아부와, 상기 소정의 전압레벨이하의 구동전압을 입력하는 제2주변회로 및 입출력버퍼와, 상기 제1주변회로 및 코아부에 내부전원전압을 공급하는 내부전원전압 발생회로와, 외부전원전압단자와 상기 입출력버퍼 및 제1주변회로사이의 라인상에 형성되고 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제1스위칭수단과, 외부전원전압이 전달되는 상기 제1주변회로 및 입출력버퍼와 내부전원전압이 전달되는 상기 제2주변회로 및 코아부를 연결하는 라인상에 형성되고 상기 레벨감지기의 출력에 응답하여 도통유무가 결정되는 제2스위칭수단을 구비하는 반도체 메모리장치의 구동전압공급방법에 있어서, 상기 외부전원전압레벨이 정상전원전압상태일 때는 상기 제1스위칭수단을 비도통시키고 제2스위칭수단을 도통시키어 상기 제1주변회로 및 입출력버퍼에 외부전원전압이 공급되게 하는 제1방법과, 상기 외부전원전압레벨이 고전원전압상태일 때는 상기 제1스위칭수단을 도통시키고 제2스위칭수단을 비도통시키어 상기 제1주변회로 및 입출력버퍼에 내부전원전압이 공급되도록 하는 제2방법으로 구동되어 고전원전압에서 반도체 메모리장치를 구성하는 소자들에게 가해지는 스트레스를 억제함을 특징으로 하는 반도체 메모리장치의 구동전압 공급방법.
- 제1항에 있어서, 상기 제1스위칭수단 및 제2스위칭수단으로 모오스 트랜지스터가 사용됨을 특징으로 하는 반도체 메모리장치의 구동전압 공급방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019796A KR0182962B1 (ko) | 1995-07-06 | 1995-07-06 | 반도체 메모리장치 및 구동전압 공급방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019796A KR0182962B1 (ko) | 1995-07-06 | 1995-07-06 | 반도체 메모리장치 및 구동전압 공급방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970008159A KR970008159A (ko) | 1997-02-24 |
| KR0182962B1 true KR0182962B1 (ko) | 1999-04-15 |
Family
ID=19419963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019796A KR0182962B1 (ko) | 1995-07-06 | 1995-07-06 | 반도체 메모리장치 및 구동전압 공급방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0182962B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053479B1 (ko) * | 2009-12-02 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100609994B1 (ko) * | 1999-07-08 | 2006-08-09 | 삼성전자주식회사 | 저 누설전류특성을 가지는 반도체 장치의 데이터 출력회로 |
| KR100650726B1 (ko) * | 2004-11-15 | 2006-11-27 | 주식회사 하이닉스반도체 | 메모리 장치용 내부전압 공급장치 |
| KR102538817B1 (ko) * | 2022-11-08 | 2023-05-31 | 국방과학연구소 | 폭발압접을 이용한 내열금속 라이닝 튜브의 제조 방법 |
-
1995
- 1995-07-06 KR KR1019950019796A patent/KR0182962B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101053479B1 (ko) * | 2009-12-02 | 2011-08-03 | 주식회사 하이닉스반도체 | 반도체 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970008159A (ko) | 1997-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6058063A (en) | Integrated circuit memory devices having reduced power consumption requirements during standby mode operation | |
| US5034623A (en) | Low power, TTL level CMOS input buffer with hysteresis | |
| US5189316A (en) | Stepdown voltage generator having active mode and standby mode | |
| KR100543659B1 (ko) | 내부전압 생성용 액티브 드라이버 | |
| US5612920A (en) | Semiconductor memory device having a voltage down converter for generating an internal power supply voltage from an external power supply | |
| KR100391879B1 (ko) | 대기 모드를 갖는 데이타 처리 회로 | |
| JPH10312683A (ja) | 半導体メモリ素子の電圧調整回路 | |
| US20030098739A1 (en) | Reduced potential generation circuit operable at low power-supply potential | |
| US7126872B2 (en) | Semiconductor integrated circuit | |
| KR100401392B1 (ko) | 전압조절회로및그방법,조절된전압조절회로및메모리회로 | |
| US5587648A (en) | Power supply circuit for generating an internal power supply potential based on an external potential | |
| US5610544A (en) | Semiconductor integrated circuit free from through current due to source-voltage drop | |
| US6046954A (en) | Circuit for controlling internal voltage for output buffer of semiconductor memory device and method therefor | |
| KR0182962B1 (ko) | 반도체 메모리장치 및 구동전압 공급방법 | |
| KR100269568B1 (ko) | 반도체 집적 회로 | |
| JP2904276B2 (ja) | 半導体集積回路装置 | |
| US4950926A (en) | Control signal output circuit | |
| JP2002076874A (ja) | 出力インターフェース回路 | |
| KR20010025819A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| JPH03283562A (ja) | 半導体集積回路装置 | |
| JP2865486B2 (ja) | 半導体記憶装置 | |
| KR100342872B1 (ko) | 전압 강하 변환기 | |
| KR100216435B1 (ko) | 기판 바이어스 전압 검출 회로 | |
| JP2786184B2 (ja) | 基板バイアス発生装置 | |
| JP2004199763A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |