KR0182051B1 - 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치 - Google Patents

화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치 Download PDF

Info

Publication number
KR0182051B1
KR0182051B1 KR1019950061849A KR19950061849A KR0182051B1 KR 0182051 B1 KR0182051 B1 KR 0182051B1 KR 1019950061849 A KR1019950061849 A KR 1019950061849A KR 19950061849 A KR19950061849 A KR 19950061849A KR 0182051 B1 KR0182051 B1 KR 0182051B1
Authority
KR
South Korea
Prior art keywords
gate
gate line
data line
display device
line
Prior art date
Application number
KR1019950061849A
Other languages
English (en)
Other versions
KR970048844A (ko
Inventor
이형곤
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950061849A priority Critical patent/KR0182051B1/ko
Publication of KR970048844A publication Critical patent/KR970048844A/ko
Application granted granted Critical
Publication of KR0182051B1 publication Critical patent/KR0182051B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 수리 구조를 가지고 있는 행렬형 표시 장치에 관한 것으로서, 더욱 상세하게는, 화소의 단위로 수리할 수 있는 행렬형 표시 장치에 관한 것이다. 본 발명에서는 박막 트랜지스터의 게이트 전극이 게이트선의 분지로 따로 돌출하여 형성되어 있고, 데이터선과 상부 게이트선의 교차점이 게이트 전극의 분지점 및 소스 전극의 분지점과는 어느 정도의 거리를 두고 있다. 이렇게 함으로써, 데이터선이나 소스 전극에 손상을 입히지 않고 상부 게이트선을 절단하여 단락을 수리할 수 있다.

Description

화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시 장치
제1도는 종래의 액정 표시 장치의 화소 부분을 도시한 등가 회로도이고,
제2도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
제3도는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치 및 수리 방법을 나타낸 배치도이다.
* 도면의 주요부분에 대한 부호의 설명
1, 1a, 1b : 보조 게이트선 2 : 게이트 전극
5 : 반도체층 7 : 소스 전극
8 : 드레인 전극 10 : 화소 전극
본 발명은 수리 구조를 가지고 있는 행렬형(matrix type) 표시 장치에 관한 것으로서, 더욱 상세하게는, 화소(pixel)의 단위로 수리할 수 있는 행렬형 표시 장치에 관한 것이다.
인간과 컴퓨터(computer)의 매개를 담당하는 표시 장치로 종래의 음극선관(CRT : cathode ray tube)을 대신하는 액정 표시 장치(LCD : liquid crystal display), 플라즈마 표시 장치(PDP : plasma display panel), EL(electroluminescence), FED(field emission display) 따위의 각종 평판 표시 장치(FPD : flat panel display)가 있다.
액정 표시 장치는 최근 들어 가장 각광을 받고 있는 평판 표시 장치 중 하나로서 액정 물질의 전기 광학적(electro-optical) 효과를 이용한 표시 장치이며, 그 구동 방식은 크게 단순 행렬형(simple matrix type)과 능동 행렬형(active matrix type)으로 나누어진다.
능동 행렬형 액정 표시 장치는 행렬의 형태로 배열된 각 화소에 비선형 특성을 가진 개폐(switching) 소자를 부가하여 각 화소의 동작을 제어하는 것이다. 즉, 개폐 소자로는 3단자형인 박막 트랜지스터(TFT : thin film transistor)가 일반적으로 사용되며, 2단자형인 MIM(metal insulator metal) 따위의 박막 다이오드(TFD : thin film diode)가 사용되기도 한다.
특히 박막 트랜지스터를 개폐 소자로 사용하는 액정 표시 장치는 박막 트랜지스터 및 화소 전극(pixel electrode), 화소들에 주사 신호 또는 개폐 신호를 공급하는 게이트선(gate line) 및 화상 신호를 공급하는 데이터선(data line)이 형성되어 있는 박막 트랜지스터 기판, 공통 전극(common electrode)이 형성되어 있는 대향 기판, 그리고 그 사이에 봉입되어 있는 액정 물질로 이루어져 있다.
그러면 이러한 박막 트랜지스터 액정 표시 장치의 화소의 구조를 제1도를 참고로 하여 설명한다.
제1도는 액정 표시 장치의 화소의 구조 및 등가 회로를 나타낸 도면으로서, 각 화소(PX)는 하부 기판(박막 트랜지스터 기판)에 형성되어 있는 박막 트랜지스터(TFT), 하부 기판의 화소 전극(pixel electrode)(10)과 대항 기판인 상부 기판의 공통 전극(common electrode)(CE) 및 그 사이의 액정 물질로 이루어지는 액정 축전기(Clc), 그리고 하부 기판에 형성되어 있는 유지 축전기(Cst) 따위를 포함하고 있다. 여기에서 유지 축전기(Cst)는 화소(PX)에 인가된 신호를 일정시간 동안 유지하는 역할을 한다. 한편, 화소(PX)는 박막 트랜지스터(TFT)를 통하여 데이터선 및 게이트선과 연결되어 있다. 예를 들면, 박막 트랜지스터(TFT)의 한단자는 데이터선에, 다른 한 단자는 게이트선에, 마지막 한 단자는 화소 전극(10)에 연결되어 있다.
이러한 액정 표시 장치에서 화소를 구동하여 표시 동작을 할 때에는, 공통 전극(CE)에 일정 전압 또는 주기적인 전압을 인가하고, 박막 트랜지스터(TFT)를 통하여 화소 전극(10)에 전압을 인가하면, 액정축전기(Clc)의 액정 물질의 전기 광학 효과에 의하여 표시 동작이 이루어진다.
그러면, 제1도와 같은 구조를 가지는 액정 표시 장치에서 하부 기판에 해당하는 박막 트랜지스터 기판의 평면 구조(layout)를 제2도를 참고로 하여 살펴본다.
제2도는 제1도에서 하부 기판에 해당하는 박막 트랜지스터 기판의 배치(layout)를 도시한 평면도로서 게이트선의 구조가 화소 전극을 둘러싸는 폐곡선형으로 되어 있다. 단, 여기에서 직사각형 모양의 영역을 나타내는 PXi(i=1, 2, 3, 4)는 한 화소의 하부에 해당하는 영역이지만 혼동할 우려가 없는 한 편의상 게이트선 및 데이터선까지를 포함하여 화소 또는 화소 영역이라고 하기로 하고, 가로선 상에 형성되어 있는 화소들의 집합을 화소행, 세로선 상에 형성되어 있는 화소들의 집합을 화소열로 부르기로 한다.
제2도에 도시한 바와 같이, 투명한 절연 기판(100) 위에 하나의 화소행에 대하영 아래 위 양쪽으로 상부 및 하부 게이트선(Gup, Gdown)이 형성되어 있다. 하부 게이트선(Gdown)은 가로로 곧바르게 벋어 있고, 상부 게이트선(Gup)은 대부분의 길이를 차지하고 있는 제1가로부(Gh1), 제1가로부(Gh1)에서 아래로 향하는 제1세로부(Gv1), 제1세로부(Gv1)에서 다시 가로로 진행하는 제2가로부(Gh1), 제2가로부(Gh2)에서 위로 올라가는 제2세로부(Gv2)를 하나의 반복 단위로 하여 형성되어 있다. 이렇게 이중으로 된 게이트선의 구조를 일반적으로 이중 게이트선 구조라 한다.
상부 게이트선(Gup)의 제1가로부(Gh1)와 하부 게이트선(Gdown)은 왼쪽 보조 게이트선(1a)으로 연결되어 있고, 상부 게이트선(Gup)의 제2세로부(Gv2)는 아래로 연장되어 하부 게이트선(Gdown)과 만나는 오른쪽 보조 게이트선(1b)을 이룬다.
각 화소열의 사이에는 세로로 데이터선(D)이 형성되어 있고 게이트 절연측을 매개로 상부 게이트선(Gup)의 제1가로부(Gh1) 및 하부 게이트선(Gdown)과 교차한다.
상부 및 하부 게이트선(Gup, Gdown)과 왼 쪽 및 오른 쪽으로 이루어지는 한 쌍의 보조 게이트선(1a, 1b)은 폐곡선을 리루이 차광층(black matrix)으로서의 역할을 하며, 이 폐곡선으로 한정되는 닫힌 영역에는 게이트 절연층(도시하지 않음) 및 보호막(도시하지 않음) 따위를 사이에 두고 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)과 중첩되도록 화소 전극(10)이 형성되어 있고, 중첩된 부분은 유지 축전기(제1도의 도면 부호Cst)로서의 역할을 한다. 이 유지 축전기는 폐곡선으로 이루어져 있기 때문에 고리형 축전기(ring capacitor)라고도 하며, 이 고리형 축전기를 이루는 상부 및 하부 게이트선(Gup, Gdown)과 한 쌍의 보조 게이트선(1a, 1b)만을 약하여 고리형 축전기로 부르기도 한다. 여기에서는 고리형 축전기를 후자의 의미로 사용한다.
이처럼 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)이 폐곡선의 형태로 화소 전극(10)을 싸고 있는 구조를 취하는 경우, 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)의 어떤 한 부분이 단선되더라도 신호가 끊어지는 일은 없기 때문에 이러한 구조를 채택하는 것이 유리하다.
한편, 상부 게이트선(Gup)의 제2세로부(Gv2)에는 박막 트랜지스터가 형성되어 있는데 이를 구체적으로 설명한다.
먼저, 제2세로부(Gv2)의 일부는 박막 트랜지스터의 게이트 전극(gate electrode)(2)이 된다. 게이트선(Gup, Gdown)을 이루는 물질이 알루미늄 따위의 양극산화될 수 있는 물질인 경우에는 게이트선(Gup, Gdown)과 외부를 전기적으로 연결하는 게이트 패드(도시하지 않음)를 제외한 나머지 부분은 양극산화를 하는 것이 일반적이다. 따라서 게이트 전극(2) 위에도 양극산화된 게이트 산화막(도시하지 않음)이 존재한다.
게이트 산화막 위에는 게이트 패드를 제외한 전면에 게이트 절연층(도시하지 않음)이 형성되어 있다.
게이트 절연층을 사이에 두고 게이트 전극(2)을 덮도록 반도체층(5)이 형성되어 있다. 반도체층(5)은 게이트 전극(2)을 덮는 이외에도 게이트선(Gup, Gdown) 위에도 형성되어 게이트선(Gup, Gdown)과 데이터선(D)의 단락을 방지하는 역할을 한다. 반도체층(5)을 이루는 물질은 일반적으로 비정질 규소 또는 다결정 규소이다.
반도체층(5) 위에는 반도체와 금속의 음성 접촉(ohmic contact)을 양호하게 하기 위한 접촉층(contact layer)(도시하지 않음)이 형성되어 있는데, 이는 주로 고농도로 도핑(doping)되어 있는 n+비정질 규소로 이루어져 있다. 제2도에서 접촉층의 패턴은 반도체층(5)과 소스 전극(7) 및 드레인 전극(8)이 겹치는 부분이 된다.
접촉층 위에는 데이터선(D)의 분지(分枝)인 소스 전극(7) 및 이와 분리되어 있는 드레인 전극(8)이 형성되어 있다. 소스 전극(7)은 상부 게이트선(Gup)과 데이터선(D)의 교차점 부근에 위치하기 때문에 제2도에서처럼 상부 게이트선(Gup)의 한 제1가로부(Gv2)와 중첩되어 있을 수도 있다. 드레인 전극(8)의 한 쪽 끝은 게이트 전극(2)을 사이에 두고 소스 전극(7)과 마주 보고 있고 다른 쪽 끝은 동일 화소열의 상부 화소의 화소 전극(10)과 연결되어 있으며 하부 게이트선(Gdown)과 중첩되어 있다. 예를 들면, 제2도에서, 화소(PX2)의 드레인 전극(8)은 동일 화소열의 상부화소인 화소(PX1)의 화소 전극(10)과 연결되어 있고 화소(PX1)의 화소 전극(10) 아래에 위치하는 하부 게이트선(Gdown)과 중첩되어 있다.
드레인 전극(8)과 화소 전극(10)의 접촉부 및 패드(도시하지 않음)를 제외한 부분 위에는 전면적으로 보호막(도시하지 않음)이 덮여 있고, 보호막 위에는 투명한 도전 물질로 된 화소 전극(10)이 형성되어 있다.
제2도에 도시한 바와 같은 화소 구조에서는, 어떤 화소 영역 안에 형성되어 있는 박막 트랜지스터(게이트 전극, 소스 전극, 드레인 전극포함)는 그 화소를 구동하지 않지만, 본 명세서 전체에서 설명의 편의를 위하여 그 화소의 박막 트랜지스터(게이트 전극, 소스 전극, 드레인 전극)로 부르기로 한다.
이러한 평판 표시 장치, 특히 액정 표시 장치용 박막 트랜지스터 기판에는 앞에서 설명한 바와 같이 화소에 신호를 공급하는 게이트선 및 데이터선 따위의 배선이 형성되어 있는데, 이러한 배선들은 그 배선이 통과하는 지역의 지형학적인 특성이나, 후속하는 열처리 공정 및 식각 공정 등 제작 과정에서 끊어지거나 단락이 되기 쉽다. 특히, 게이트선과 데이터선이 교차하는 부분에서 단락이 발생하기 쉬운데, 배선이 끊어지면 화소에 필요한 신호를 적절하게 인가할 수 없으므로 표시 장치로서의 역할을 제대로 수행할 수 없다.
한편, 제2도와 같은 게이트선(Gup, Gdown,1a, 1b) 구조를 가진 액정 표시 장치의 경우에는 상부 및 하부 게이트선(Gup, Gdown)과 데이터선(D)이 한 번 씩 교차(x, y)하는데, 하부 게이트선(Gdown)과 데이터선(D)의 교차 부분(x)이 단락되는 경우에는 단락점(x) 양 쪽의 하부 게이트선(Gdown)을 잘라 내면 간단히 치유되지만, 상부 게이트선(Gup)과 데이터선(D)이 단락되는 경우에는 단락점(y) 양쪽의 상부 게이트선(Gup)을 잘라 내면 박막 트랜지스터까지 고립되어 그 박막 트랜지스터의 드레인 전극(8)과 연결되어 있는 화소 전극(10)에 항상 데이터 신호가 인가되어 항상 전압이 인가된다는 문제점이 있다. 특히 이러한 화소가 하나뿐일 때에는 별 문제가 없지만, 여러 곳에 이러한 결함이 발생하는 경우에는 액정 표시 장치 전체가 불량이 된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 게이트선과 데이터선의 단락을 모두 수리할 수 있도록 하는 데에 그 목적이 있다.
이러한 본 발명에 따른 행렬형 표시 장치는 다수의 화소 영역이 행렬의 형태로 형성되어 있는 행렬형 표시 장치로서, 각 화소 영역의 상하 경계를 각각 이루며 가로로 형성되어 있는 상부 게이트선, 각 화소 영역의 사이에 세로로 형성되어 있으며 상부 및 하부 게이트선과 절연되어 교차하는 데이터선, 화소 영역 안에 형성되어 있으며 투명 도전 물질로 이루어진 화소 전극, 그리고 상부 게이트선과 연결되어 있는 게이트 전극과 데이터선과 연결되어 있는 소스 전극 및 화소 전극과 연결되어 있는 드레인 전극을 갖춘 트랜지스터를 포함하며, 데이터선과 상부 게이트선의 교차점은 소스 전극과 데이터선의 연결점과 평면적으로 분리되어 있다.
여기에서 게이트 전극은 상부 게이트선의 분지인 것이 바람직하며, 특히, 데이터선과 평행한 것이 좋다.
그리고, 게이트선은 데이터선과 상부 게이트선의 교차점 부근에서 바깥으로 휘어져 교차점 부근의 빈 공간이 넓어져 있는 것이 후에 상부 게이트선을 절단할 때 데이터선에 손상을 입히지 않아 좋다.
여기에서, 각 화소 영역의 경계를 이루는 보조 게이트선을 더 포함할 수 있으며, 이 때 보조 게이트선은 상부 및 하부 게이트선을 서로 연결할 수 있다.
이러한 행렬형 표시 장치에서 게이트선과 데이터선의 단락으로 인한 결함을 수리하는 방법은, 게이트선과 데이터선의 교차점이 단락되면 교차점 좌우의 게이트선을 절단하는 단계를 포함한다. 즉, 데이터선과 상부 게이트선의 교차점은 소스 전극과 데이터선의 연결점과 평면적으로 분리되어 있어 데이터선이나 소스 전극에 손상을 입히지 않고 상부 게이트선을 절단하여 단락을 수리할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명에 따른 행렬형 표시 장치의 실시예를 아래에서 상세히 설명한다.
먼저, 본 발명에 따른 실시예에서는 박막 트랜지스터의 게이트 전극이 게이트선의 분지로 따로 돌출되어 형성되어 있고, 데이터선과 상부 게이트선의 교차점이 게이트 전극의 분지점 및 소스 전극의 분지점과는 어느 정도의 거리를 두고 있다.
본 실시예를 제3도를 참고로 하여 상세히 설명한다.
제3도에서 보면, 상부 게이트선(Gup)의 제2가로부(Gh2)가 데이터선(D)과 교차하도록 되어 있고 제2세로부(Gv2)는 데이터선(D)의 오른 쪽에 형성되어 있으며, 게이트 전극(2)은 제2가로부(Gh2)로부터 위로 돌출하여 있는 분지이고, 데이터선(D)과 상부 게이트선(Gup)의 교차점이 게이트 전극(2)의 분지점 및 소스 전극의 분지점과는 어느 정도의 거리를 두고 있다는 점이 제2도에 도시한 종래의 구조와는 다르다.
이렇게 형성하는 경우 상부 게이트선(Gup)과 데이터선(D)의 단락이 발생하더라도 교차부(y) 좌우의 상부 게이트선(Gup)을 절단(a, b)하면 박막 트랜지스터가 고립되지 않고도 게이트선(Gup, Gdown)의 수리가 가능하다.
한편, 여기에서 상부 게이트선(Gup)을 잘라 낼 때 데이터선(D)에 손상이 가지 않도록 하기 위해서는 일정 정도의 공간이 필요하다. 이를 위하여 상부 게이트선(Gup)과 데이터선(D)의 교차부(y) 부근의 게이트선(Gup, Gdown,1a, 1b)들은 교차부(y) 바깥쪽으로 굽어 있는 구조로 되어 있다.
또, 박막 트랜지스터의 게이트 전극(2)이 상부 게이트선(Gup)의 일부가 아니라 상부 게이트선(Gup)에서 갈라져 나온 분지이기 때문에 박막 트랜지스터에 불량이 생기더라도 게이트 전극(2)을 절단하여 상부 게이트선(Gup)으로부터 분리시켜 주면 상부 게이트선(Gup)을 절단하지 않고도 간단히 수리된다.
이와 같이, 본 발명에서는 공정 수를 증가하거나, 개구율을 감소시키지 않고도, 효율적으로 게이트선과 데이터선의 단락으로 인한 결함을 수리하고 박막 트랜지스터의 불량을 수리할 수 있다.

Claims (7)

  1. 다수의 화소 영역이 행렬의 형태로 형성되어 있는 행렬형 표시 장치로서, 상기 각 화소 영역의 상하 경계를 각각 이루며 가로로 형성되어 있는 상부 및 하부 게이트선, 상기 각 화소 영역의 사이에 세로로 형성되어 있으며 상기 상부 및 하부 게이트선과 절연되어 교차하는 데이터선, 상기 화소 영역 안에 형성되어 있으며 투명 도전 물질로 이루어진 화소 전극, 그리고 상기 상부 게이트선과 연결되어 있는 게이트 전극과 상기 데이터선과 연결되어 있는 소스 전극 및 상기 화소 전극과 연결되어 있는 드레인 전극을 갖춘 트랜지스터를 포함하며, 상기 데이터선과 상기 상부 게이트선의 교차점은 상기 소스 전극과 상기 데이터선의 연결점과 평면적으로 분리되어 있는 행렬형 표시 장치.
  2. 제1항에서, 상기 게이트 전극은 상기 상부 게이트선의 분지인 행렬형 표시 장치.
  3. 제1항 또는 제2항에서, 상기 게이트 전극은 상기 데이터선과 평행한 행렬형 표시 장치.
  4. 제3항에서, 상기 게이트선은 상기 데이터선과 상기 상부 게이트선의 교차점 부근에서 바깥으로 휘어져 상기 교차점 부근의 빈 공간이 넓어져 있는 행렬형 표시 장치.
  5. 제1항에서, 상기 각 화소 영역의 경계를 이루는 보조 게이트선을 더 포함하는 행렬형 표시 장치.
  6. 제5항에서, 상기 보조 게이트선은 상기 상부 및 하부 게이트선을 서로 연결하는 행렬형 표시 장치.
  7. 다수의 화소 영역이 행렬의 형태로 형성되어 있는 행렬형 표시 장치의 수리 방법으로서, 상기 각 화소 영역의 상하 경계를 각각 이루며 가로로 형성되어 있는 상부 및 하부 게이트선, 그리고, 상기 상부 게이트선과 연결되어 있는 게이트 전극을 형성하는 단계, 상기 게이트선 및 상기 게이트 전극을 덮는 절연층를 형성하는 단계, 상기 각 화소 영역의 사이에 세로로 상기 게이트선과 교차하는 데이터선과, 상기 데이터선과 연결되어 있으며 상기 데이터선과 상기 상부 게이트선의 교차점은 상기 소스 전극과 상기 데이터선의 연결점과 평면적으로 분리되어 있는 소스 전극 및 상기 소스 전극과 마주 보고 있는 드레인 전극을 형성하는 단게, 상기 게이트선과 상기 데이터선의 교차점이 단락되면 상기 교차점 좌우의 상기 게이트선을 절단하는 단계를 포함하는 행렬형 표시 장치의 수리 방법.
KR1019950061849A 1995-12-28 1995-12-28 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치 KR0182051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950061849A KR0182051B1 (ko) 1995-12-28 1995-12-28 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950061849A KR0182051B1 (ko) 1995-12-28 1995-12-28 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치

Publications (2)

Publication Number Publication Date
KR970048844A KR970048844A (ko) 1997-07-29
KR0182051B1 true KR0182051B1 (ko) 1999-05-01

Family

ID=19446037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950061849A KR0182051B1 (ko) 1995-12-28 1995-12-28 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치

Country Status (1)

Country Link
KR (1) KR0182051B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477143B1 (ko) * 1997-11-11 2005-08-01 삼성전자주식회사 액정표시장치의화소수리방법
KR100477131B1 (ko) * 1997-11-11 2005-07-07 삼성전자주식회사 액정 표시 장치의 화소 수리 방법
KR20020091697A (ko) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 액정표시장치

Also Published As

Publication number Publication date
KR970048844A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6778233B2 (en) Method for darkening pixel
US6313889B1 (en) Matrix-type display device capable of being repaired in pixel unit
US7855767B2 (en) Transflective liquid crystal display
US6888589B2 (en) Matrix-type display capable of being repaired by pixel unit and a repair method therefor
US6980264B2 (en) Repair method for defects in data lines and flat panel display incorporating the same
US7847914B2 (en) Thin film transistor array panel and method for repairing liquid crystal display including the same
JPH0990318A (ja) アクティブマトリクス型液晶表示装置および画素欠陥修正方法
US6384878B1 (en) Liquid crystal display having an electrostatic protection circuit
KR100286489B1 (ko) 액티브 매트릭스형 표시장치
US5373379A (en) Repairable liquid crystal display panel with laser fusible links
US5731854A (en) Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate
KR0182051B1 (ko) 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시장치
JPH0279026A (ja) 液晶表示素子
JP2800958B2 (ja) アクティブマトリクス基板
KR100200359B1 (ko) 액정 표시 장치의 화소 결함 수리 방법
KR0182247B1 (ko) 리페어선을 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판
CN114967261A (zh) 阵列基板的修复方法、阵列基板及显示面板
KR0158641B1 (ko) 화소의 단위로 수리 가능한 수리 구조를 갖춘 행렬형 표시 장치
KR100919192B1 (ko) 리페어 배선을 포함하는 액정표시장치와 그 제조방법
KR100529572B1 (ko) 박막 트랜지스터 액정 표시 장치
KR100752207B1 (ko) 액정표시장치
JP2005303220A (ja) Ｔｆｔアレイ基板
JP3418684B2 (ja) アクティブマトリクス型液晶表示装置
JP2004021087A (ja) 液晶表示装置およびその製造方法
KR100885839B1 (ko) 액정 표시 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111115

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee