KR0175395B1 - 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로 - Google Patents

엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로 Download PDF

Info

Publication number
KR0175395B1
KR0175395B1 KR1019950036804A KR19950036804A KR0175395B1 KR 0175395 B1 KR0175395 B1 KR 0175395B1 KR 1019950036804 A KR1019950036804 A KR 1019950036804A KR 19950036804 A KR19950036804 A KR 19950036804A KR 0175395 B1 KR0175395 B1 KR 0175395B1
Authority
KR
South Korea
Prior art keywords
system time
value
time clock
clock
error
Prior art date
Application number
KR1019950036804A
Other languages
English (en)
Other versions
KR970025148A (ko
Inventor
문병준
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950036804A priority Critical patent/KR0175395B1/ko
Priority to JP27664896A priority patent/JP4176844B2/ja
Priority to US08/735,341 priority patent/US5881114A/en
Publication of KR970025148A publication Critical patent/KR970025148A/ko
Application granted granted Critical
Publication of KR0175395B1 publication Critical patent/KR0175395B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

이 발명은 엠펙2(MPEG2 : Moving picture Experts Group 2) 시스템 복호기(System decoder)에 적용되는 시스템 타임 클럭(STC : System Time Clock)의 오차검출회로에 관한 것으로서, 복호기의 시스템 타임 클럭을 입력받아, 상기 시스템 타임 클럭의 펄스수를 카운트하며, 일정 주기마다 카운트 값이 리세트되도록 하는 카운터부와; 부호기의 시스템 타임 클럭을 카운트한 값을 소정 기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스를 받아들이고, 상기 카운터부의 카운트 값을 받아들여, 상기 프로그램 클럭 레퍼런스가 들어올때마다 상기 프로그램 클럭 레퍼런스와 그때의 상기 카운터부의 카운트 값과의 차이값을 구하고, 상기 차이값의 조건에 따라 시스템 타임 클럭의 오차값을 생성하여 출력하는 오차발생부와; 상기 오차발생부에서 출력되는 오차값에 따라 대응하는 전압치를 생성하는 루프필터와; 상기 루프필테에서 생성된 전압치를 입력받아, 상기 전압치에 대응하는 주파수를 가지는 클럭신호를 생성하여 복호기의 시스템 타임 클럭으로서 제공하는 전압제어 오실레이터로 구성되어,복호기의 시스템 타임 클럭과 부호기의 시스템 타임 클럭의 오차에 따라 복호기의 시스템 타임 클럭의 주파수가 제어되도록 함으로써 복호기의 시스템 타임 클럭이 부호기의 시스템 타임 클럭에 동기되도록 할 수 있다.

Description

엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
제1도는 이 발명의 실시예에 따른 오차검출회로의 구성 블록도이고,
제2도는 상기 제1도의 오차발생부 및 제1, 2 카운터에 대한 상세 구성도이고,
제3도는 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 느리게 진행될 경우의 시스템 타임 클럭과 프로그램 클럭 레퍼런스간의 관계를 도시한 다이어그램이고,
제4도는 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠르게 진행될 경우의 시스템 타임 클럭과 프로그램 클럭 레퍼런스간의 관계를 도시한 다이어그램이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 오차발생부 2 : 루프필터
3 : 전압제어 오실레이터 4 : 분주기
5, 6 : 제1 및 제2카운터 11, 12 : 감산기
13, 14 : 래치 15 : 판단 및 연산부
16 : 쉬프트 레지스터
이 발명은 시스템 타임 클럭(STC : System Time Clock)의 오차검출회로에 관한것으로서, 더욱 상세하게 말하자면 엠펙2(MPEG2 : Moving Picture Experts Group2) 시스템 복호기(System decoder)에 적용되는 시스템 타임 클럭의 오차검출회로에 관한 것이다.
최근들어, 정보의 디지털화가 급속도로 진행되고 있으며, 이에 따라 멀티미디어 발전에 있어서 하나의 기반인 화상압축기술이 매우 중요하게 부각되고 있다.
이러한 기술적 배경하에 탄생된 엠펙(MPEG : Moving Picture Experts Group)은 멀티미디어 환경에 가장 핵심기술인 디지털 동영상의 압축부호화를 위한 국제적인 표준안이다.
엠펙 표준화 활동은 엠펙-비디오(MPEG Video), 엠펙-오디오(MPEG Audio) 및 엠펙-시스템(MPEG System)에 관련되어 있으며, 엠펙 비디오는 비디오 신호압축 알고리즘의 표준화를, 그리고 엠펙-오디오는 디지털 오디오 신호압축 알고리즘의 표준화를, 그리고 엠펙-시스템은 압축된 다단 비디오 및 오디오 비트 스트림의 동기 및 다중화 문제를 다루고 있다.
기본적으로 엠펙은 정지화상의 압축에 관한 표준안인 제이펙(JPEG : Joint Photograph Experts Group)의 프레임 압축기능에 시간중복성, 즉 프레임들 사이에 있는 중복성을 제거하는 부분이 추가된 형태를 가지고 있다.
이러한 엠펙 중에서도 고해상도 텔리비젼(HDTV : High Definition Television) 수준의 화질을 얻을 수 있는 엠펙2가 각광받고 있다. 이에 따라, 엠펙2 시스템, 엠펙2 비디오및 엠펙2 오디오용 복호기(Decoder) 칩이 개발되고 있는 추세이며, 이 발명은 특히엠펙2 시스템 복호기에 적용되는 기술이다.
엠펙2 시스템에 관해 규정하고 있는 구제표준화기구/국제전기위원회(ISO/IEC : International Standard Organization/International Electrotechnical Conference)의 13818 국제 표준안에 따르면, 전송 스트림(Transport stream)에서의 각 기초 스트림 (Elementary stream)의 동기화는 프로그램 클럭 레퍼런스(PCR : Program Clock Reference)와 시스템 타임 클럭(STC : System Time Clock)을 기반으로 하여 수행된다.
시스템 타임 클럭은 소정 주파수의, 예를 들어 27MHz, 클럭신호를 카운트하는 카운터에 의해 얻어진다. 시스템 타임 클럭은 전송 스트림의 부호기(Encoder)측과 복호기측에서 사용되며, 복호기측의 시스템 타임 클럭은 부호기측의 시스템 타임 클럭과 동기되어야 할 필요가 있다.
이를 만족시키기 위하여, 부호기에서는 시스템 타임 클럭의 값을 일정시간간격으로 샘플링(sampling)하여 얻어지는 값을 전송 스트림에 실어서 전송하며, 이 샘플링된 값이 프로그램 클럭 레퍼런스이다.
복호기에서는 전송된 프로그램 클럭 레퍼런스를 이용하여 복호기의 시스템 타임 클럭이 부호기의 시스템 타임 클럭과 동기화되는 동작이 수행된다.
복호기의 상기 동기화 동작을 수행하기 위하여, 복호기에는 현재의 시스템 타임 클럭과 전송 스트림으로부터 얻어지는 프로그램 클럭 레퍼런스와의 오차를 검출하고, 검출된 오차를 복호기의 시스템 타임 클럭에 보정할 수 있도록 하는 오차검출회로가 구비되어야 한다.
이 발명은 상술한 바와 같은 기술적 배경하에 도출된 것으로서, 복호기의 시스템 타임 클럭과 전송 스트림으로부터 얻어지는 프로그램 클럭 레퍼런스 사이의 차이를 검출하고 이것이 시스템 타임 클럭에 보상되도록 제어함으로써 복호기의 시스템 타임 클럭이 부호기측에 동기되도록 하는 오차검출회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 복호기의 시스템 타임 클럭을 입력받아, 상기 시스템 타임 클럭을 카운트하며, 일정 주기마다 카운트 값이 리세트되도록 하는 카운터부와; 부호기의 시스템 타임 클럭을 카운트한 값을 소정 기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스를 받아들이고, 상기 카운터부의 카운트 값을 받아들여, 상기 프로그램 클럭 레퍼런스가 들어올때마다 상기 프로그램 클럭 레퍼런스와 그때의 상기 카운터부의 카운트 값과의 차이값을 구하고, 상기 차이값의 조건에 따라 시스템 타임 클럭의 오차값을 생성하여 출력하는 오차발생부와; 상기 오차발생부에서 출력되는 오차값에 대응하는 전압치를 생성하는 루프필터와; 상기 루프필터에서 생성된 전압치를 입력받아, 상기 전압치에 대응하는 주파수를 가지는 클럭신호를 생성하여 복호기의 시스템 타임 클럭으로서 제공하는 전압제어 오실레이터를 포함하여 이루어진다.
상기한 이 발명의 구성을 참조하면, 루프필터와 전압제어 오실레이터는 위상동기루프를 형성하며, 오차 발생부에서 생성된 오차값에 따라 시스템 타임 클럭의 주파수가 제어되도록 한다.
따라서, 이 발명의 오차검출회로는 부호기의 시스템 타임 클럭에 의한 카운트값을 소정기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스와 복호기의 시스템 타임 클럭에 의한 카운트 값을 비교하고, 그 차이를 구하여 복호기의 시스템 타임 클럭의 주파수를 보정함으로써, 복호기측의 시스템 타임 클럭이 부호기측의 시스템 타임 클럭에 동기되도록 할 수 있다.
이하, 첨부된 도면을 참조하여 이 발명의 바람직한 실시예를 설명한다.
제1도는 이 발명의 실시예에 따른 오차검출회로의 구성 블록도이고,
제2도는 상기 제1도의 오차발생부 및 제1, 2 카운터에 대한 상세 구성도이고,
제3도는 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 느리게 진행될 경우의 시스템 타임 클럭과 프로그램 클럭 레퍼런스와의 관계를 도시한 다이어그램이고,
제4도는 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠르게 진행될 경우의 시스템 타임 클럭과 프로그램 클럭 레퍼런스와의 관계를 도시한 다이어그램이다.
제1도에 도시된 바와 같이, 이 발명의 실시예에 따른 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로는, 프로그램 클럭 레퍼런스값(PCR_BASE, PCR_EXT) 와 시스템 타임 클럭의 카운트 값(STC_BASE, STC_EXT)을 받아들여 시스템 타임 클럭의 오차값(STC_ERROR_S)을 출력하도록 연결된 오차발생부(1)와; 상기 오차발생부 (1)의 출력단에 연결된 루프필터(2)와; 상기 루프필터(2)의 출력값을 받아들여 시스템 타임 클럭을 제공하도록 연결된 전압제어 오실레이터(3)와; 상기 전압제어 오실레이터(3) 의 출력단에 연결되는 분주기(4)와; 상기 분주기(4)의 출력신호를 클럭단(CK)에 받아들여 시스템 타임 클럭의 카운트 값(STC_BASE)을 오차발생부(1)에 출력하도록 연결된 제1카운터(5)와; 상기 분주기(4)의 출력신호를 리셋단(Reset)에 받아들여 시스템 타임 클럭의 카운트 값(STC_EXT)을 오차발생부(1)에 출력하도록 연결된 제2카운터(6) 로 구성된다.
상기한 이 발명의 실시예에 따른 구성으로부터 알 수 있듯이, 시스템 타임 클럭의 카운트 값(STC_BASE, STC_EXT)은 기본값(STC_BASE)과 확장값(STC_EXT)으로 이루어지며, 프로그램 클럭 레퍼런스 값도 기본값과 확장값으로 이루어진다.
제1카운터(5)는 33비트 카운터로, 제2카운터(6)는 9비트 카운터로 구성하였으며, 분주기(4)의 분주율은 1/300이다.
언급한 바와 같이, 오차발생부(1)에 입력되는 프로그램 클럭 레퍼런스(PCR_BASE, PCR_EXT)는 부호기의 시스템 타임 클럭에 따른 카운트 값이 샘플링되어 얻어진 것이다.
이때의 프로그램 클럭 레퍼런스를 수식으로 표현하면 아래와 같다.
PCR = PCR_BASE×300 + PCR_EXT
제1도를 참조하면, 제1 및 제2카운터(5, 6)에 의해 복호기의 시스템 타임 클럭과 이를1/300으로 분주한 클럭이 카운트되며, 각 카운터(5, 6)의 출력에서는 시스템 타임 클럭의 카운트값(STC_BASE, STC_EXT)이 얻어진다.
초기의 전원 인가시, 제1, 2카운터(5, 6)에는 최초의 프로그램 클럭 레퍼런스의 기본값과 확장값이 로딩되며, 이 값으로부터 카운트 동작이 시작된다.
오차발생부(1)에서는 제1, 2카운터(5, 6)의 카운트 값이 연속적으로 입력된다. 상기 오차발생부(1)에서는 소정의 샘플링 주기에 따라 프로그램 클럭 레퍼런스가 입력되면 입력된 프로그램 클럭 레퍼런스와 그때의 시스템 타임 클럭의 카운트값 으로부터 그 각각의 기본값과 확장값의 차이가 구해진다.
오차발생부(1)에서는 상기 기본값과 확장값의 차이에 대한 비교 및 판단에 의해 시스템 타임 클럭과 프로그램 클럭 레퍼런스의 오차값(STC_ERROR_S)이 얻어지며, 이 오차값(STC_ERROR_S)은 루프필터(2)에 출력된다.
루프필터(2)에서는 입력된 오차값(STC_ERROR_S)에 대응하는 소정의 전압치가 얻어지며, 상기 전압치는 전압제어 오실레이터(3)에 출력된다. 전압제어 오실레이터(3)에서는 입력된 전압치에 대응하는 주파수를 가지는 클럭신호가 생성되며, 상기 클럭신호는 복호기의 시스템 타임 클럭으로서 외부에 제공된다.
상기 실시예의 설명을 참조하면, 부호기의 시스템 타임 클럭을 카운트한 값인 프로그램 클럭 레퍼런스와 복호기의 시스템 타임 클럭을 카운트한 값을 비교하여 오차를 구하고, 상기 오차에 따라 복호기의 시스템 타임 클럭의 주파수를 제어하도록 함으로써 복호기의 시스템 타임 클럭이 부호기의 시스템 타임 클럭에 동기되도록 할 수 있다.
다음으로, 제2도∼제4도를 참조하여 제1도의 오차발생부(1) 및 제1, 2카운터(5, 6)를 보다 상세히 설명한다.
제2도에 도시된 바와 같이, 이 발명의 실시예에 따른 오차검출회로의 오차발생부(1)는, 9비트의 프로그램 클럭 레퍼런스의 확장값(PCR_EXT[8:0])과 제2카운터(6)에서 출력되는 9비트의 시스템 타임 클럭의 카운트값(STC_EXT)을 받아들여 두 입력의 차이를 출력 하도록 연결된 감산기(11)와; 33비트의 프로그램 클럭 레퍼런스의 기본값(PCR_BASE [32:0])과 제1카운터(5)에서 출력되는 33비트의 시스템 타임 클럭의 카운트값(STC_BASE)을 받아들여 두 입력의 차이를 출력하도록 연결된 감산기(12)와; 상기 감산기(11)의 출력과 비교신호를 받아들여 10비트의 확장값 차이(STC_EXT Diff[9:0])가 출력하도록 연결된 래치(13)와; 상기 감산기(12)의 출력과 비교신호를 받아들여 34비트의 기본값 차이(STC-BASE Diff[33:0])가 출력하도록 연결된 래치(14)와; 상기 두 래치(13, 14)의 출력을 받아들여 10비트의 오차신호 (STC_ERROR)를 출력하도록 연결된 판단 및 연산부(15)와; 상기 판단 및 연산부(15)의 오차신호(STC_ERROR)를 받아들여 N비트 쉬프트된 오차신호(STC_ERROR_S)를 출력 하도록 연결된 쉬프트 레지스터(16)로 구성된다.
한편, 제1카우터(5)의 클럭단(Clk)에는 분주기(4)의 출력신호가 인가되고, 카운트인에이블단(Cten)에는 인에이블 신호(STC_BASE_CLR)가 인가되고, 리셋단(Reset)에는 클리오신호(STC_BASE_CLR)가 인가되고, 데이터 입력단(Qin)에는 기본 로드데이타(BASE_Load_Data)가 인가되며, 로드단(Load)에는 로드신호 (STC_BASE_LOAD)가 인가된다.
제2카운터(6)의 클럭단(Clk)에는 시스템 타임 클럭이 인가되며, 카운트 인에이블단(Cten)에는 인에이블 신호(STC_EXT_ENA)가 인가되고, 리셋단(Reset)에는 분주기 출력신호가 인가되고, 데이터 입력단(Qin)에는 확장로드 데이터(EXT_Load_Data)가 인가되며, 로드단 (Load)에는 로드신호(STC_EXT_LOAD)가 인가된다.
다음으로, 상기한 구성을 바탕으로 오차발생부(1)와 제 1, 2비교기(5, 6)의 동작을 설명한다.
전원이 인가되어 회로의 동작이 시작되면, 각 카운터(5, 6)의 로드단(Load)에는 로우(low) 레벨의 로드신호(STC_BASE_LOAD, STC_EXT_LOAD)가 인가되어 각 로드 데이타 (BASE_Load_Data,EXT_Load_Data)가 대등하는 카운터(5, 6)에 프리세트(preset)된다. 여기서, 각 로드 데이터(BASE_Load_Data, EXT_Load_Data)는 복호기에 인가되는 최초의 프로그램 클럭 레퍼런스의 기본값(PCR_BASE[32:0])과 확장값(PCR_EXT[8:0])이다.
프리세트가 완료되면, 하이(high)레벨의 인에이블 신호(STC_BASE_ENA, STC_EXT_ENA)가 대응하는 카운터(5, 6)에 인가되며, 각 카운터(5, 6)는 로드데이타 에서 시작하여 각각의 클럭단에 인가되는 클럭신호의 펄스수를 카운트하는 동작을 수행 한다.
이때, 분주기 출력신호는 시스템 타임 클럭을 1/300으로 분주한 신호이므로, 카운터(6)는 시스템 타임 클럭의 매300 클럭마다 카운트 값을 리셋하며, 카운터(5)는 소정의 클리어 신호(STC_BASE_CLR)에 의해 상기 카운터(6)의 리셋주기보다 더 큰 주기마다 카운트 값을 리셋한다.
카운트(5)의 카운트 값(STC_BASE)은 감산기(12)에 입력되며, 카운터(6)의 카운트 값 (STC_EXT)은 감산기 (11)에 입력된다.
감산기(11)에서는 프로그램 클럭 레퍼런스의 확장값(PCR_EXT[8:0])과 카운트값 (STC_EXT)의 차이가 구해지며, 감산기(12)에서는 프로그램 클럭레퍼런스의 기본값 (PCR_BASE[32:0])과 카운트 값(STC_BASE)의 차이가 구해진다.
각 감산기(11, 12)의 출력은 대응하는 래치(13,14)에 입력되며, 각 래치(13, 14)에는 1비트의 비교신호가 공통으로 인가된다 상기 비교신호는 새로운 프로그램 클럭 레퍼런스가 입력되었음을 알려주기 위한 것으로서, 하이레벨의 비교신호가 입력된 경우에만 각 래치(13, 14)가 입력을 출력단으로 보낸다.
각 래치(13, 14)의 출력데이타(STC_EXT Diff[9:0], STC_BASE Diff[33:0])가 입력을 판단 및 연산부(15)에 입력된 경우, 판단 및 연산부(15)에서는 래치(13,14)로부터 입력된 기본값과 확장값의 차이로부터 프로그램 클럭 레퍼런스와 시스템 타입 클럭의 편차를 계산하여 10비트의 오차신호(STC_ERROR)가 출력된다.
상기 오차신호(STC_ERROR)는 쉬프트 레지스터(16)에 의해 N비트만큼 오른쪽으로 쉬프트되며, 쉬프트된 데이터(STC_ERROR_S)는 루프필터(2)에 제공된다.
제3도와 제4도에 도시된 바와 같이, 판단 및 연산부(15)의 두 입력(STC_EXT Diff[9:0], STC_BASE Diff[33:0])을 통해 프로그램 클럭 레퍼런스와 시스템 타임 클럭 사이의 관계는 3가지 경우로 분류된다.
첫 번째는, 제3도에 도시된 바와 같이, 복호기의 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 느릴 경우로서, 판단 및 연산부(15)에서 오차신호(STC_ERROR)로서 양(positive)의 값이 출력된다.
두 번째는, 제4도에 도시된 바와 같이, 복호기의 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠를 경우로서, 판단 및 연산부(15)에서 오차신호(STC_ERROR)로서 음(negative)의 값이 출력된다.
세 번째는 판단 및 연산부(15)의 두 입력이 ±300 ∼±( 233-300)사이의 값일 경우로서, 시스템 타임 클럭이 프로그램 클럭 레퍼런스에 크게 벗어나 있으므로 위상동기루프가 열림(Unlock) 상태에 있다고 판단하고, 오차신호(STC_ERROR)로서 '0'이 출력된다. 아래에서 상기 각 경우에 대해 판단 및 연산부(15)에 입력되는 기본값과 확장값의 차이(STC_EXT Diff[9:0], STC_BASE Diff[33:0])을 이용하여 판단 및 연산부(15)의 동작을 설명한다 .
제3도에 도시된 바와 같이, 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 느릴 경우에도, A의 경우처럼 PCR-STC가 양의 값이 되는 경우도 있고, B의 경우처럼 PCR-STC가 음의 값이 되는 경우도 있다.
시스템 타임 클럭이 프로그램 클럭 레퍼런스에 비해 상대적으로 300클럭 미만으로 뒤쳐지는 경우는 아래의 3가지가 있다.
① STC_BASE Diff[33:0] = 0 이고, STC_EXT Diff[9:0]가 양수인 경우 (제3도의 A)와,
② STC_BASE Diff[33:0] = 110이고, STC_EXT Diff[9:0]가 음수인 경우 (제3도의 A)와,
③STC_BASE Diff[33:0] = -(233-1)1010000000000000000000000000000 000012이고, STC_EXT Diff[9:0]가 음수인 경우(제3도의 B)가 있다.
여기서, STC_BASE Diff[33:0] = PCR_BASE[32:0] - STC_BASE[32:0] 이고, STC_EXT Diff[9:0] = PCR_EXT[8:0] - STC_EXT[8:0] 이며, STC_BASE Diff[33:0]와 STC_EXT Diff[9:0]는 각각의 최대유효비트(MSB : Most Significant Bit)가 부호비트(sign bit)인 2의 보수(2's compliment number)로 표현된 수이다.
상기 3가지 각각의 경우에 대하여, 판단 및 연산부(15)의 출력신호인 오차신호 (STC_ERROR)는 양의 값이 되어야 하며, 상기 ①∼③의 경우에 대한 판단 및 연산부 (15)에서 출력되는 오차신호(STC_ERROR)는 아래와 같다.
① : STC_EXT Diff[9:0]을 그대로 출력.
② : 300 + STC_EXT Diff[9:0]을 출력.
③ : 300 + STC_EXT Diff[9:0]을 출력.
제4도에 도시된 바와 같이, 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠를 경우에도, A의 경우처럼 PCR-STC 값이 음의 값이 되는 경우도 있고, B의 경우처럼 양의 값이 되는 경우도 있다.
시스템 타임 클럭이 프로그램 클럭 레퍼런스에 비해 상대적으로 300클럭 미만으로 앞서가는 경우는 아래의 3가지가 있다.
④ STC_BASE Diff[33:0] = 0 이고, STC_EXT Diff[9:0]가 음수인 경우 (제4도의 A)와,
⑤ STC_BASE Diff[33:0] = 즉, 11111111111111111111111111111111112이고, STC_EXT Diff[9:0]가 양수인 경우(제4도의 A)와,
⑥ STC_BASE Diff[33:0] = 즉, 01111111111111111111111111111111112이고, STC_EXT Diff[9:0]가 양수인 경우가 있다.
상기 3가지 각각의 경우에 대하여, 판단 및 연산부(15)의 출력신호인 오차신호 (STC_ERROR)는 음의 값이 되어야 하며, 상기 ④∼⑥의 경우에 대한 판단 및 연산부 (15)에서 출력되는 오차신호(STC_ERROR)는 아래와 같다.
④ : STC_EXT Diff[9:0]을 그대로 출력.
⑤ : -(300 - STC_EXT Diff[9:0])을 출력.
⑥ : -(300 - STC_EXT Diff[9:0])을 출력.
이상과 같이 설명된 판단 및 연산부에서의 오차신호(STC_ERROR) 발생방법을 정리하면, 아래의 표와 같다.
판단 및 연산부(15)의 출력을 N비트 시스트시키는 쉬프트 레지스터(16)는 후단의 위상동기루프의 이득(gain)을 변화시킬 수 있도록 하기 위한 것으로서, 오차신호(STC_ERROR)의 동적범위(Dynamic range)를 제한하는 역할을 한다.
이상에서와 같이 이 발명의 실시예에 따르면, 복호기의 시스템 타임 클럭을 카운트하여 부호기의 시스템 타임 클럭을 카운트한 프로그램 클럭 레퍼런스를 소정 샘플링 주기마다 비교하여 둘 사이의 오차를 구하고, 그 오차에 대응하여 복호기의 시스템 타임 클럭의 주파수가 제어되도록 함으로써 복호기의 시스템 타임 클럭이 부호기의 시스템 타임 클럭에 동기되도록 할 수 있는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차 검출회로를 제공할 수 있다.

Claims (9)

  1. 복호기의 시스템 타임 클럭을 입력받아, 상기 시스템 타임 클럭을 카운트하여, 일정 주기마다 카운트 값이 리세트되도록 하는 카운터부와; 부호기의 시스템 타임 클럭을 카운트한 값을 소정 기간마다 샘플링하여 얻어지는 프로그램 클럭 레퍼런스를 받아들이고, 상기 카운터부의 카운트 값을 받아들여, 상기 프로그램 클럭 레퍼런스가 들어올때마다 상기 프로그램 클럭 레퍼런스와 그때의 상기 카운터부의 카운트 값과의 차이값을 구하고, 상가 차이값의 조건에 따라 시스템 타임 클럭의 오차값을 생성하여 출력하는 오차발생부와; 상기 오차발생부에서 출력되는 오차값에 따라 대응하는 전압치를 생성하는 루프필터와; 상기 루프필터에서 생성된 전압치를 입력받아, 상기 전압치에 대응하는 주파수를 가지는 클럭신호를 생성하여 복호기의 시스템 타임 클럭으로서 제공하는 전압제어 오실레이터를 포함하여 이루어지는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  2. 제1항에 있어서, 상기한 오차발생부에 입력되는 프로그램 클럭 레퍼런스는 기본값과 확장값으로 구성되는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  3. 제1항에 있어서, 상기한 카운터는 복호기의 시스템 타임 클럭을 받아들여, 소정 비율로 분주하여 출력하는 분주기와; 상기 분주기의 출력신호를 클럭단으로 받아들여, 초기의 로드데이타에서 시작하여 상기 분주기의 출력신호를 카운트하며, 소정의 주기마다 카운트 값이 리셋되도록 하는 제1카운터와; 복호기의 시스템 타임 클럭을 클럭단으로 받아들이고, 상기 분주기의 출력신호를 리셋단으로 받아들여, 초기의 로드데이타에서 시작하여 상기 시스템 타임 클럭을 카운트하며, 상기 분주기의 출력신호의 클럭 주기마다 카운트 값이 리셋되도록 하는 제2카운터로 구성되는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  4. 제3항에 있어서, 상기한 제1카운터에서 출력되는 카운트 값은 시스템 타임 클럭의 기본값이고, 상기한 제2카운터에서 출력되는 카운트 값은 시스템 타임 클럭의 확장값임을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  5. 제2항 또는 제3항에 있어서, 상기한 제1카운터의 초기 로드데이타는 프로그램 클럭 레퍼런스의 기본값 중 최초의 것이고, 상기 제2카운터의 초기 로드데이타는 프로그램 클럭 레퍼런스의 확장값 중 최초의 것임을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  6. 제1항 또는 제3항에 있어서, 상기한 오차발생부는 상기 제1카운터의 카운트 값과 프로그램 클럭 레퍼런스의 기본값을 입력받아, 두 입력의 차이를 구하여 출력하는 제1감산기와; 상기 제2카운터의 카운트 값과 프로그램 클럭 레퍼런스의 확장값을 입력받아 두 입력의 차이를 구하여 출력하는 제2감산기와; 상기 두 감산기의 출력을 새로운 프로그램 클럭 레퍼런스가 입력될때마다 통과시키기 위한 두 개의 래치와; 상기 각 래치로부터 입력되는 기본값과 확장값의 차이를 받아들여, 두 값의 조건으로부터 대응하는 소정의 오차신호를 생성하여 출력하는 판단 및 연산부로 구성되는것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  7. 제6항에 있어서, 상기한 판단 및 연산부의 후단에 연결되어, 입력신호를 소정 비트 쉬프트시킨 후 상기 루프필터에 출력함으로써 상기 오차신호의 동적범위를 제한하기 위한 쉬프트 레지스터를 부가하여 포함하는 것을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  8. 제6항에 있어서, 상기한 판단 및 연산부는 입력되는 기본값과 확장값으로부터, 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 느릴 경우, 양의 값을 오차신호로서 출력하고, 시스템 타임 클럭이 프로그램 클럭 레퍼런스보다 빠를 경우, 음의 값을 오차신호로서 출력하며, 상기 두 조건에 들지 않으며,'0'을 오차신호로서 출력함을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
  9. 제6항에 있어서, 상기 두 래치에는 프로그램 클럭 레퍼런스의 샘플링 주기와 동일한 주기를 가지며, 상기 두 래치의 출력을 제어하기 위한 비교신호가 인가됨을 특징으로 하는 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로.
KR1019950036804A 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로 KR0175395B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
JP27664896A JP4176844B2 (ja) 1995-10-24 1996-10-18 システムタイムクロックの誤差検出回路
US08/735,341 US5881114A (en) 1995-10-24 1996-10-22 Error detecting circuit of a system time clock for an MPEG system decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로

Publications (2)

Publication Number Publication Date
KR970025148A KR970025148A (ko) 1997-05-30
KR0175395B1 true KR0175395B1 (ko) 1999-03-20

Family

ID=19431069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036804A KR0175395B1 (ko) 1995-10-24 1995-10-24 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로

Country Status (3)

Country Link
US (1) US5881114A (ko)
JP (1) JP4176844B2 (ko)
KR (1) KR0175395B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643598B2 (en) 2004-10-26 2010-01-05 Electronics And Telecommunications Research Institute Frequency lock detector

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6233256B1 (en) * 1996-03-13 2001-05-15 Sarnoff Corporation Method and apparatus for analyzing and monitoring packet streams
KR100241325B1 (ko) * 1996-11-06 2000-02-01 윤종용 엠펙-2 디코더의 클럭 복원 장치 및 그 복원 방법
US6356567B2 (en) * 1997-09-26 2002-03-12 International Business Machines Corporation Embedded clock recovery and difference filtering for an MPEG-2 compliant transport stream
US6195403B1 (en) * 1997-09-26 2001-02-27 International Business Machines Corporation Pulse generator for a voltage controlled oscillator
JP3433071B2 (ja) * 1997-10-29 2003-08-04 富士通株式会社 クロック周波数同期装置
US6377588B1 (en) * 1997-11-25 2002-04-23 Nec Corporation Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder
US8306170B2 (en) * 1998-03-31 2012-11-06 International Business Machines Corporation Digital audio/video clock recovery algorithm
US6195392B1 (en) * 1998-06-30 2001-02-27 U.S. Philips Corporation Method and arrangement for generating program clock reference values (PCRS) in MPEG bitstreams
FR2806574B1 (fr) * 2000-03-15 2002-05-03 Thomson Multimedia Sa Dispositif de synchronisation d'applications interactives dans un recepteur de television
KR20010104059A (ko) * 2000-05-12 2001-11-24 박종섭 부호화기의 폴트 검출기
KR100359782B1 (ko) * 2000-11-27 2002-11-04 주식회사 하이닉스반도체 엠펙 디코더의 시스템 타임 클럭 조정 장치 및 방법
US7197098B2 (en) * 2000-12-29 2007-03-27 Intel Corporation High-speed serial data recovery
JP3773873B2 (ja) * 2002-05-24 2006-05-10 三洋電機株式会社 放送受信装置
US8189730B2 (en) * 2002-09-30 2012-05-29 Ati Technologies Ulc Method and apparatus for system time clock recovery
FR2854751B1 (fr) * 2003-05-07 2005-07-22 St Microelectronics Sa Circuit de recuperation d'horloge
EP2186198A1 (en) * 2007-09-07 2010-05-19 Thomson Licensing Pll loop able to recover a synchronisation clock rhythm comprising a temporal discontinuity
US8599310B2 (en) * 2010-12-14 2013-12-03 Ati Technologies Ulc Audio and video clock synchronization

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287182A (en) * 1992-07-02 1994-02-15 At&T Bell Laboratories Timing recovery for variable bit-rate video on asynchronous transfer mode (ATM) networks
US5467342A (en) * 1994-01-12 1995-11-14 Scientific-Atlanta, Inc. Methods and apparatus for time stamp correction in an asynchronous transfer mode network
US5598352A (en) * 1994-09-30 1997-01-28 Cirrus Logic, Inc. Method and apparatus for audio and video synchronizing in MPEG playback systems
US5623311A (en) * 1994-10-28 1997-04-22 Matsushita Electric Corporation Of America MPEG video decoder having a high bandwidth memory
US5699392A (en) * 1995-11-06 1997-12-16 Stellar One Corporation Method and system for the recovery of an encoder clock from an MPEG-2 transport stream

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7643598B2 (en) 2004-10-26 2010-01-05 Electronics And Telecommunications Research Institute Frequency lock detector

Also Published As

Publication number Publication date
JP4176844B2 (ja) 2008-11-05
US5881114A (en) 1999-03-09
KR970025148A (ko) 1997-05-30
JPH09163364A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
KR0175395B1 (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
AU611696B2 (en) Clock signal generation system
KR100608219B1 (ko) 고품위 텔레비전 비디오 포맷의 자동검출방법 및 그 장치
EP0690631B1 (en) Multistandard decoder for video signals and video signal decoding method
US7224736B2 (en) Adaptive clocking mechanism for digital video decoder
JPH0645921A (ja) 位相ロックループ
US5486867A (en) High resolution digital phase detector
JP3278546B2 (ja) 同期信号発生回路
US7752477B2 (en) Signal processor and method for processing a signal
US20020047924A1 (en) Method and apparatus for recovering video color subcarrier signal
US4864399A (en) Television receiver having skew corrected clock
EP1810499A1 (en) Video decoder with two different clock domains
US6727957B1 (en) External synchronizing system and camera system using thereof
US6201578B1 (en) Apparatus with A/D converter for processing television signal
US6462789B1 (en) Circuit and method for generating chrominance lock
JP3070053B2 (ja) デジタルｐｌｌ回路
JP2002152736A (ja) 位相同期発振回路
JP2004096612A (ja) ディジタル映像信号の受信装置
JP3249365B2 (ja) サンプリングクロック再生回路
JPH11252580A (ja) ビデオデコーダ及びこれに用いるカラー位相ロックループ
KR910008379B1 (ko) 텔레비젼의 ntsc 방송방식에 있어서 표준 영상신호 검출회로
KR200165753Y1 (ko) 디지탈 영상디코더의 클럭복원회로
JP3249363B2 (ja) クロック再生回路
GB2295935A (en) Digital colour subcarrier generator
JPH0560308B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071101

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee