KR0174301B1 - Double screen apparatus of wide tv - Google Patents
Double screen apparatus of wide tv Download PDFInfo
- Publication number
- KR0174301B1 KR0174301B1 KR1019950002490A KR19950002490A KR0174301B1 KR 0174301 B1 KR0174301 B1 KR 0174301B1 KR 1019950002490 A KR1019950002490 A KR 1019950002490A KR 19950002490 A KR19950002490 A KR 19950002490A KR 0174301 B1 KR0174301 B1 KR 0174301B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- screen
- line
- video signal
- dual
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Systems (AREA)
- Studio Circuits (AREA)
Abstract
본 발명은 화면비 변환(ARC: Aspect Ratio Converter) 기능중 줌(Zoom) 기능을 이용하여 한 시스템내에서 화면비 변환과 이중화면 표시를 동시에 수행할 수 있도록 광폭 티브이의 이중화면 발생장치에 관한 것으로, 종래의 이중화면 발생장치는 좌,우화면을 분리하여 이중화면이 되도록 하지만 이는 화면비 변환 기능을 수행하지 못하고, 시스템이 복잡한 문제점이 있었다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a widescreen TV dual-screen generating apparatus capable of simultaneously performing aspect ratio conversion and dual screen display in a system by using a zoom function of an aspect ratio converter (ARC) function. The dual screen generation device of the left and right screen to be a dual screen, but this does not perform the aspect ratio conversion function, the system had a complex problem.
본 발명은 이와같은 종래 문제점을 해결하기 위하여 화면비 변환의 줌기능을 이용하여 주사선수를 줌모드의 1/2로 처리하여 한시스템내에서 화면비 변환과 이중화면 표시를 동시에 수행할 수 있도록 한 것으로 광폭티브이에 적용한다.The present invention is to solve the conventional problem by using the zoom function of the aspect ratio conversion to handle the player in half of the zoom mode to perform the aspect ratio conversion and dual screen display simultaneously in one system Apply to TV.
Description
본 발명은 화면비 변환(ARC: Aspect Ratio Converter) 기능중 줌(Zoom) 기능을 이용하여 한 시스템내에서 화면비 변환과 이중화면 표시를 동시에 수행할 수 있도록한 광폭 티브이의 이중화면 발생장치에 관한 것이다.The present invention relates to a widescreen TV dual-screen generating apparatus capable of simultaneously performing aspect ratio conversion and dual screen display in a system by using a zoom function of an aspect ratio converter (ARC) function.
일반적인 이중화면 TV는 제1도에 도시된 바와같이, 주화면과 부화면이 아닌 좌화면과 우화면으로 분리하여 완전한 이중화면이 되도록 구성하는 것으로 상하에서 발생하는 레터박스(Letter Box)는 온스크린용으로 사용되지만 시청자는 항상 이중화면으로 시청하지 않고 평상시에는 화면 전체를 16:9 또는 좌우를 차단한 4:3의 화면비로 시청하다 시청자가 원하는 상황에서만 이중화면으로 시청하는 기능을 가지고 있는 와이드 스크린 TV라고 할 수 있다.As shown in FIG. 1, a general dual screen TV is configured to be a full dual screen by separating into a left screen and a right screen rather than a main screen and a sub screen. A letter box generated up and down is on-screen. Although it is used for viewing, viewers do not always watch in dual screen, but usually the whole screen is 16: 9 or 4: 3 aspect ratio that blocks the left and right. It can be called TV.
종래 이중화면 발생장치는 제2도에 도시된 바와같이, 입력된 좌화면영상신호를 증폭하는 좌화면 영상증폭부(1)와, 증폭된 좌화면 영상신호의 수평/수직(H/V)동기신호를 분리하는 좌화면 동기분리부(2)와, 분리된 동기신호에 의해 클럭신호가 발생하는 좌화면 클럭발생부(3)와, 상기 클럭신호에 의해 증폭출력된 좌화면 아날로그 영상신호를 디지탈 영상신호로 변환출력시키는 좌화면 A/D변환부(4)와, 디지탈 변환된 영상신호를 대역별로 증폭출력시키는 대역증폭부(5)와, 증폭출력된 영상신호에서 색신호를 동기시키는 색동기부(6)와, 상기 대역증폭부(5)와 색동기부(6)에서 출력된 신호를 입력받아 이를 복조하여 좌화면 컬러 매트릭스부(8)에 인가하는 복조부(7)와, 복조출력된 신호를 입력받아 R.G.B신호를 출력하는 좌화면 컬러 매트릭스부(8)와, 상기 R.G.B신호를 번갈아가며 스위칭 선택하는 제1스위치(SW1)와, 스위칭 출력된 R.G.B신호를 저장하는 3개로 각각 이루어진 라인메모리부(9)(9A)와, 상기 좌화면 동기분리부(2)에서 분리된 수직동기신호를 입력받아 전자빔을 세로방향으로 편향시키기 위한 수직편향회로(10)와, 수평동기신호를 입력받아 전자빔을 가로방향으로 편향시키기 위한 수평편향회로(11)와, 상기 수직/수평편향회로(10)(11)에서 편향출력된 전자빔을 CPT의 컨버젼스 코일에 인가하는 컨버젼스 회로(12)와, 상기 3개로 이루어진 각 라인메모리부(9)(9A)에 저장된 라인신호를 수평총기의 반주기마다 한번씩 선택하는 멀티플렉서부(13)를 포함한다.In the conventional dual screen generator, as shown in FIG. 2, the left screen image amplifier 1 amplifies the input left screen video signal, and the horizontal / vertical (H / V) synchronization of the amplified left screen video signal. The left screen sync separator 2 for separating the signal, the left screen clock generator 3 for generating a clock signal by the separated sync signal, and the left screen analog video signal amplified and outputted by the clock signal A left screen A / D converter 4 for converting and outputting a video signal, a band amplifier 5 for amplifying and outputting a digitally converted video signal for each band, and a color synchronization unit for synchronizing a color signal with the amplified output video signal ( 6), a demodulator 7 for receiving the signals output from the band amplifier 5 and the color synchronizer 6 and demodulating them and applying them to the left color matrix matrix 8; and a demodulated output signal. A left screen color matrix unit 8 which receives an input and outputs an RGB signal, and the RGB scene A first switch SW1 alternately switching selections, a line memory unit 9 and 9A each configured to store switching output RGB signals, and a vertical separation separated from the left screen sync separator 2 A vertical deflection circuit 10 for receiving the synchronization signal and deflecting the electron beam in the vertical direction, a horizontal deflection circuit 11 for receiving the horizontal synchronization signal and deflecting the electron beam in the horizontal direction, and the vertical / horizontal deflection circuit ( 10) A convergence circuit 12 for applying the deflected output electron beam to the CPT convergence coil and the line signals stored in each of the three line memory sections 9 and 9A, once every half period of the horizontal gun. And a multiplexer section 13 to select.
또한, 상기 입력된 우화면 영상신호를 증폭하는 우화면 영상증폭부(1A)와, 증폭된 우화면 영상신호의 동기를 분리하는 동기분리부(2A)와, 분리된 동기신호에 의해 클럭신호가 발생하는 우화면 클럭발생부(3A)와, 상기 클럭신호에 의해 우화면 영상 아날로그 신호를 디지탈 신호로 변환출력시키는 우화면 A/D변환부(4A)와, 디지탈 변환 출력된 우화면 영상신호를 대역별로 증폭출력시키는 대역증폭부(5A)와, 증폭출력된 영상신호에서 색신호를 동기시키는 색동기부(6A)와, 상기 대역증폭부(5A)와 색동기부(6A)에서 출력된 신호를 입력받아 이를 복조하여 우화면 컬러 매트릭스부(8A)에 인가하는 복조부(7A)와, 복조출력된 신호를 입력받아 우화면 R.G.B신호를 출력하는 우화면 컬러 매트릭스부(8A)와, 상기 R.G.B신호를 번갈아가며 스위칭 선택하는 제2스위치(SW2)와, 스위칭 출력된 R.G.B신호를 저장하는 3개로 각각 이루어진 프레임 메모리부(14)(14A)와, 상기 좌화면 동기분리부(2)에서 분리된 수평동기신호를 카운트하는 수평동기 카운터부(15)와, 수평동기 카운터부(15)의 카운트 신호에 의해 문자신호를 발생하는 문자발생부(16)와, 상기 수평동기 카운터부(15)에서 카운트 출력된 신호를 입력받아 미리 설정된 카운트값과 비교하는 카운트 비교부(17)와, 비교출력된 카운트 신호에 의해 멀티플렉서부(13A)를 제어하는 D플립플롭(18A)과, D플립플롭(18A)의 토글신호에 의해 프레임 메모리부(14)(14A)에 저장된 각각의 R.G.B 라인신호를 수평동기의 반주기마다 한번씩 선택하는 멀티플렉서부(13A)와, 멀티플렉서부(13A)에서 선택된 영상신호를 2배의 속도로 아날로그 신호를 변환시키는 D/A변환부(19)로 구성된다.In addition, a clock signal is generated by a right screen image amplifier 1A for amplifying the input right screen video signal, a sync separator 2A for separating sync of the amplified right screen video signal, and a separate sync signal. A generated right screen clock generator 3A, a right screen A / D converter 4A for converting and outputting a right screen video analog signal to a digital signal by the clock signal, and a right screen video signal outputted with digital conversion A band amplifier 5A for amplifying and outputting bands, a color synchronizer 6A for synchronizing a color signal in an amplified output image signal, and a signal output from the band amplifier 5A and a color synchronizer 6A; It demodulates the demodulator 7A for applying the demodulated output signal to the right screen color matrix unit 8A, the right screen color matrix unit 8A for receiving the demodulated output signal and outputting the right screen RGB signal, and the RGB signal. The second switch (SW2) to switch between and A frame memory unit 14 and 14A each configured to store the RGB signals, and a horizontal synchronization counter unit 15 for counting the horizontal synchronization signal separated by the left screen synchronization separator 2; The character comparison unit 16 which generates a character signal by the count signal of the horizontal synchronization counter unit 15 and the count comparison which receives a signal output from the horizontal synchronization counter unit 15 and outputs the counted signal to a preset count value. The unit 17, the D flip-flop 18A which controls the multiplexer section 13A by the comparatively output count signal, and the frame memory units 14 and 14A by the toggle signal of the D flip-flop 18A. A multiplexer section 13A for selecting each stored RGB line signal once every half cycle of horizontal synchronization, and a D / A converter section 19 for converting an analog signal at twice the speed of a video signal selected by the multiplexer section 13A It consists of.
도면에서 미설명 부호 18은 D플립플롭, 20은 수평증폭부, 21은 클럭증폭부, 22는 고압발생부, 23은 제1음성신호 증폭부, 24는 제1음성신호 복조부, 25는 스피커, 26은 제2음성신호 증폭부, 27은 제2음성신호 복조부, SW3은 수평동기에 의해 스위칭되는 제3스위치, SW4는 수직동기에 의해 스위칭되는 제4스위치, SW5,SW6은 한화면 또는 이중화면을 선택하기 위한 스위치이다.In the drawings, reference numeral 18 denotes a D flip-flop, 20 denotes a horizontal amplifier, 21 denotes a clock amplifier, 22 denotes a high voltage generator, 23 denotes a first audio signal amplifier, 24 denotes a first audio signal demodulator, and 25 denotes a speaker. 26 is a second audio signal amplification unit, 27 is a second audio signal demodulator, SW3 is a third switch switched by horizontal synchronization, SW4 is a fourth switch switched by vertical synchronization, SW5, SW6 is one screen or Switch to select dual screen.
이와같이 구성된 종래 이중화면 발생장치는 제2도에 도시된 바와같이, 먼저 좌화면 및 우화면에 해당하는 영상신호가 입력시 영상증폭부(1)(1A)는 입력된 좌,우화면 영상신호를 증폭하여 A/D변환부(4)(4A)에 인가한다.In the conventional dual screen generator configured as described above, as shown in FIG. Amplified and applied to A / D conversion section 4 (4A).
이때 A/D변환부(4)(4A)는 클럭발생부(3)(3A)에서 발생한 클럭신호에 의해 아날로그 영상신호를 디지탈 신호로 변환출력하고 대역증폭부(5)(5A)및 색동기부(6)(6A)를 거쳐 복조부(7)(7A)에 의해 R.G.B신호가 출력된다.At this time, the A / D converters 4 and 4A convert and output analog video signals into digital signals by the clock signals generated by the clock generators 3 and 3A, and the band amplifiers 5 and 5A and the color synchronizer unit. The RGB signals are output by the demodulators 7 and 7A via (6) and 6A.
그리고 음성신호는 음성신호 증폭부(23)(26)에 의해 증폭되어 복조부(24)(27)에서 복조된 후 스피커(25) 또는 이어폰 및 무선헤드폰을 통해 외부로 출력된다.The voice signal is amplified by the voice signal amplifiers 23 and 26 and demodulated by the demodulators 24 and 27 and then output to the outside through the speaker 25 or the earphones and the wireless headphones.
한편, 영상증폭부(1)(1A)에서 증폭출력된 영상신호를 디지탈 신호로 변환시키기 위한 클럭신호는 좌,우화면에서 각각 별도로 발생하지만 수평, 수직편향은 한개의 CPT에서 사용되므로 편의상 좌화면의 수평/수직동기를 이용하여 편향회로를 구동시킨다.On the other hand, the clock signal for converting the image signal amplified and output from the image amplification unit (1) (1A) into a digital signal is generated separately in the left and right screens, but the horizontal and vertical deflections are used in one CPT. The deflection circuit is driven by using the horizontal / vertical motor of.
따라서, 좌화면에 대해서는 제1스위치(SW1)가 컬러 매트릭스부(8)에서 출력되는 R.G.B신호를 매라인마다 3개로 각각 이루어진 라인메모리부(9)(9A)에 저장되게 스위칭되며, 우화면은 수직동기가 좌화면과 같지 않기 때문에 좌화면에 맞추기 위해서는 이를 지연시켜야 하므로 제2스위치(SW2)는 컬러 매트릭스부(8A)에서 출력되는 R.G.B신호를 매라인마다 프레임 메모리부(14)(14A)에 저장하여 좌화면의 수평라인 위치에 맞게 우화면의 수평라인을 리드할 수 있어 좌,우화면이 같이 동기될 수 있다.Therefore, for the left screen, the first switch SW1 is switched so that the RGB signals outputted from the color matrix section 8 are stored in each of the line memory sections 9 and 9A each having three lines. Since the vertical synchronization is not the same as the left screen, it has to be delayed to fit the left screen, so the second switch SW2 sends the RGB signals output from the color matrix unit 8A to the frame memory units 14 and 14A every line. By storing and leading the horizontal line of the right screen according to the horizontal line position of the left screen, the left and right screens can be synchronized together.
이후, 좌,우화면의 동기가 동일하게 수행될때 제3, 제4스위치(SW3)(SW4)는 한개의 수평라인을 리드하게 되므로, 상기 제3스위치(SW3)는 수평동기에 의해 스위칭되고, 제4스위치(SW4)는 수직동기에 의해 스위칭되어 각각의 라인메모리부(9)(9A)및 프레임 메모리부(14)(14A)에 저장된 신호를 번갈아 가면서 스위칭 선택한다.Thereafter, when the left and right screens are synchronized, the third and fourth switches SW3 and SW4 lead one horizontal line, so that the third switch SW3 is switched by horizontal synchronization. The fourth switch SW4 is switched by vertical synchronous to alternately switch the signals stored in each of the line memory sections 9, 9A and the frame memory sections 14, 14A.
이와같이 스위칭 선택된 좌,우화면의 1라인 신호는 멀티플렉서부(13A)에 의해 좌,우로 다중된다.In this way, the single-line signal of the switching selected left and right screens is multiplexed left and right by the multiplexer unit 13A.
멀티플렉서부(13A)의 선택신호는 수평동기의 2배가 되어야 하므로 수평동기 신호의 주파수를 2배로 증폭출력한다.Since the selection signal of the multiplexer section 13A should be twice the horizontal synchronization, the frequency of the horizontal synchronization signal is amplified twice.
그리고 멀티플렉서부(13A)에 의해 좌,우로 다중되어 출력되는 이중화면의 R.G.B신호는 다시 온스크린 신호와 수직적으로 다중되어야 하기 때문에 수평동기 카운터부(15)에서 수평동기신호가 카운트 출력될때 문자발생부(16)는 카운트 신호에 의해 문자를 발생시켜 멀티플렉서부(13A)에 인가하므로서 이중화면의 R.G.B신호와 온스크린 신호가 수직적으로 다중된다.In addition, since the RGB signal of the dual screen multiplexed to the left and right by the multiplexer unit 13A and outputted is to be vertically multiplexed with the on-screen signal again, the character generating unit when the horizontal synchronizing signal is counted by the horizontal synchronizing counter unit 15. 16 generates characters by the count signal and applies them to the multiplexer section 13A so that the RGB signal of the dual screen and the on-screen signal are vertically multiplexed.
이때 수평동기 카운터 신호를 온스크린 위치 및 화면의 위치에 맞게 설정된 값과 비교하는 카운터 비교부(17)의 비교신호에 의해 멀티플렉서부(13A)의 선택신호가 발생하게 된다.At this time, the selection signal of the multiplexer 13A is generated by the comparison signal of the counter comparator 17 comparing the horizontal synchronization counter signal with a value set according to the on-screen position and the screen position.
그리고 카운터 비교부(17)에서 비교출력된 신호는 설정된 값과 수평동기신호의 카운트가 일치할 때 발생하는 펄스이므로 이를 D플립플롭(18A)에 인가하여 토글시키므로서 상기 멀티플렉서부(13A)의 선택신호로 사용할 수 있다.Since the signal output from the counter comparator 17 is a pulse generated when the set value is equal to the count of the horizontal synchronizing signal, it is applied to the D flip-flop 18A and toggled to select the multiplexer 13A. Can be used as a signal.
한편, 시청자가 이중화면을 시청중 한개의 화면만을 정상적으로 시청하고자 할 경우 제5 및 제6스위치(SW5)(SW6)를 스위칭 전환시키면 된다.Meanwhile, when the viewer wants to normally watch only one screen while viewing the dual screen, the viewer may switch between the fifth and sixth switches SW5 and SW6.
그러나 종래의 이중화면 발생장치는 좌,우화면을 분리하여 이중화면이 되도록 하지만 이는 화면비 변환 기능을 수행하지 못하고, 시스템이 복잡한 문제점이 있었다.However, the conventional dual screen generating apparatus separates the left and right screens so as to become a dual screen, which does not perform the aspect ratio conversion function, and the system has a complicated problem.
본 발명은 이와같은 종래 문제점을 해결하기 위하여 화면비 변환의 줌기능을 이용하여 주사선수를 줌모드의 1/2로 처리하여 한시스템내에서 화면비 변환과 이중화면 표시를 동시에 수행할 수 있도록 한 것으로 첨부된 도면에 의하여 본 발명의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve the conventional problem, the present invention uses the zoom function of aspect ratio conversion to treat the shot player as 1/2 of the zoom mode so that aspect ratio conversion and dual screen display can be simultaneously performed in one system. Referring to the configuration and effect of the present invention by the drawings as follows.
제1도는 일반적인 티브이의 이중화면 구성도.1 is a dual screen configuration of a typical TV.
제2도는 종래 광폭 티브이의 이중화면 발생장치 블럭도.2 is a block diagram of a dual screen generator of a conventional TV.
제3도는 본 발명 광폭 티브이의 이중화면 발생장치 블럭도.3 is a block diagram of a dual screen generator of the present invention.
제4도는 본 발명 이중화면 발생장치를 보인 다른 실시예.Figure 4 is another embodiment showing a dual-screen generating device of the present invention.
제5도의(a)-(d)는 본 발명에 의한 이중화면 구성도.(A)-(d) of FIG. 5 is a double screen configuration of the present invention.
먼저, 본 발명 광폭티브이의 이중화면 발생장치는 제1영상신호에 주사선을 보간하는 제1줌수단과, 제2영상신호에 주사선을 보간하는 제2줌수단과, 상기 줌수단에서 출력된 신호를 이용하여 영상신호를 수직, 수평축으로 2:1 보간하여 이중화면을 재생시키는 이중화면 재생수단과, 상기 이중화면 재생수단에서 이중화면 재생시 필요한 클럭을 공급하는 클럭발생수단과, 클럭발생수단에서 공급된 라이트 클럭신호를 입력받아 이중화면 재생수단내에서 수평영상신호가 보간되게 어드레스 신호를 출력하는 수평보간수단과, 상기 줌수단에서 출력된 주사선이 보간된 영상신호와 이중화면 영상신호를 스위칭 선택 출력시키는 영상신호 선택수단으로 구성된 것으로, 제3도를 참조로 하여 상세히 설명하면 다음과 같다.First, the present invention is a wide-screen dual-screen generating device comprising a first zoom means for interpolating a scan line to a first video signal, a second zoom means for interpolating a scan line to a second video signal, and a signal output from the zoom means. Dual screen reproduction means for reproducing a dual screen by 2: 1 interpolation of a video signal vertically and horizontally by using the same; a clock generation means for supplying a clock required for dual screen reproduction by the dual screen reproduction means; and a clock generation means. A horizontal interpolation means for receiving an inputted light clock signal and outputting an address signal such that a horizontal video signal is interpolated in the dual screen reproduction means, and switching and outputting the interpolated video signal and the dual screen video signal outputted from the zoom means. It is composed of a video signal selecting means to be described in detail with reference to FIG.
먼저, 입력된 제1영상신호를 디지탈 신호로 변환시키는 A/D변환기(30)와, 디지탈 변환출력된 영상신호를 저장하는 필드메모리(31)와, 상기 필드메모리(31)에서 4라인마다 1라인씩 지연출력된 영상신호를 저장하는 제1, 제2라인메모리(32)(33)와, 상기 제1라인메모리(32)에서 출력되는 데이타의 계수(k)값을 연산하는 제1연산기(34)와, 제2라인메모리(33)에서 출력되는 데이타의 계수값을 연산하는 제2연산기(35)와, 상기 연산기(34)(35)에서 연산출력된 계수값을 합산하여 주사선이 보간된 제1영상신호를 출력하는 덧셈기(36)와, 상기 입력된 제1영상신호의 수평/수직동기신호를 분리하는 동기분리부(37)와, 분리된 수평동기신호를 입력받아 수평주파수의 910fH라이트클럭(WR)을 발생시키는 클럭발생기(38)와, 클럭발생기(38)에서 발생한 910fH라이트클럭을 2체배하여 1820fH리드클럭(RD)을 출력시키는 2체배 클럭발생기(39)와, 상기 수평동기신호를 입력받아 리드/라이트 신호를 출력하는 T플립플롭(40)과, 입력된 제2영상신호를 디지탈 신호로 변환시키는 A/D변환기(30A)와, 디지탈 변환 출력된 영상신호를 저장하는 필드메모리(31A)와, 상기 필드메모리(31A)에서 4라인마다 1라인씩 지연출력된 영상신호를 저장하는 제3, 제4라인메모리(32A)(33A)와, 상기 제3, 제4라인메모리(32A)(33A)에서 출력되는 데이타의 계수값을 연산하는 제3, 제4연산기(34A)(35A)와, 상기 연산기(34A)(35A)에서 연산출력된 계수값을 합산하여 주사선이 보간된 제2영상신호를 출력하는 덧셈기(36A)와, 제1영상신호와 수평/수직동기를 맞추기 위해 덧셈기(36A)에서 출력된 제2영상신호를 저장하는 필드메모리(41)와, 상기 주사선이 보간된 제1영상신호를 저장하여 이중화면으로 만들기 위한 제5라인메모리(42)와, 상기 제1영상신호와 수평/수직동기가 맞추어진 제2영상신호를 저장하여 이중화면으로 만들기 위한 제6라인메모리(42A)와, 상기 2체배 클럭발생기(39)에서 출력된 리드 클럭신호에 의해 제5, 제6라인메모리(42)(42A)에 저장된 영상신호를 프레임 메모리(43)에 저장되게 번갈아가면서 스위칭 선택하는 선택스위치(SW10)와, 상기 스위칭 선택된 영상신호를 저장하여 이중화면으로 구성한 후 출력시키는 프레임 메모리(43)와, 상기 클럭발생기(38)에서 출력된 라이트 클럭신호를 입력받아 어드레스를 카운트하는 어드레스 카운터(44)와, 카운트 출력된 어드레스를 2배로 증폭출력시키는 어드레스 증폭기(45)와, 상기 증폭출력된 어드레스와 카운트 출력된 어드레스를 스위칭 선택하는 어드레스 선택스위치(SW11)와, 상기 주사선이 보간된 제1, 제2영상신호 및 이중화면 영상신호를 스위칭 선택하는 영상선택 스위치(SW12)와, 영상선택 스위치(SW12)에서 스위칭 출력된 영상신호를 아날로그 영상신호로 변환출력시키는 D/A변환기(46)로 구성된 것으로, 미설명 부호 47은 주사선 카운터이다.First, an A / D converter 30 for converting an input first video signal into a digital signal, a field memory 31 for storing a digital converted output video signal, and 1 every 4 lines in the field memory 31. First and second line memories 32 and 33 for storing the delayed output image signal line by line, and a first operator for calculating a coefficient k value of data output from the first line memory 32. 34), a second operator 35 that calculates a coefficient value of data output from the second line memory 33, and a count value calculated by the calculators 34 and 35 are added to interpolate the scan line. An adder 36 for outputting a first video signal, a synchronous separator 37 for separating the horizontal / vertical synchronous signal of the input first video signal, and a horizontal horizontal signal for receiving the horizontal horizontal signal 910f H The clock generator 38 generating the light clock WR and the 910f H light clock generated by the clock generator 38 are multiplied by 2 to 1820f H. A multiplication clock generator 39 for outputting a read clock RD, a T flip-flop 40 for receiving the horizontal synchronization signal and outputting a read / write signal, and converting the input second video signal into a digital signal A field memory 31A for storing the digital-converted output video signal, and a video signal delayed for one line every four lines in the field memory 31A; Third and fourth operators 34A and 35A for calculating coefficient values of data output from the fourth and third line memories 32A and 33A, and the third and fourth line memories 32A and 33A, The adder 36A outputs a second image signal interpolated by scanning lines by summing the coefficient values calculated by the calculators 34A and 35A, and the adder 36A to match the first image signal to the horizontal / vertical synchronizer. A field memory 41 for storing the second image signal output from the second image signal, and a first image signal interpolated with the scan line for dual screen display A fifth line memory 42 for making a second line, a sixth line memory 42A for storing a second image signal in which the first image signal and a horizontal / vertical synchronization are aligned, and for making a dual screen, and the doubled clock generator A selection switch SW10 for alternately switching selection of the video signals stored in the fifth and sixth line memories 42 and 42A by the read clock signal output from 39 to be stored in the frame memory 43; A frame memory 43 for storing and switching the selected video signal into a dual screen, and outputting the frame signal 43; an address counter 44 for counting an address by receiving the write clock signal output from the clock generator 38; An address amplifier 45 for amplifying and outputting the address twice, an address selection switch SW11 for switching between the amplified output address and the counted output address, and the scanning line is interpolated. An image selection switch SW12 for switching and selecting the first and second image signals and a dual screen image signal; and a D / A converter 46 for converting and outputting the image signal switched and output from the image selection switch SW12 into an analog image signal. And reference numeral 47 is a scanning line counter.
이와같이 구성된 본 발명의 작용효과는 제3도에 도시된 바와같이, 먼저 입력된 제1, 제2영상신호가 A/D변환기(30)(30A)를 통해 디지탈 신호로 변환출력되어 필드메모리(31)(31A)에 각각 저장된다.As shown in FIG. 3, the effects of the present invention configured as described above are first converted into a digital signal through the A / D converters 30 and 30A, and then outputted to the field memory 31 as shown in FIG. Are stored in each of (31).
이때 매 수평 3라인마다 1개의 주사선이 늘어나서 전체의 주사수가 4/3배가 되므로 이로인해 입력되는 수평주사선은 계속 필드메모리(31)(31A)에 저장되어 영상신호는 4라인마다 1라인씩 지연출력된다.At this time, one scanning line is increased every three horizontal lines, so the total number of scans is 4/3 times. Therefore, the horizontal scanning lines are continuously stored in the field memories 31 and 31A, and the video signal is delayed by one line every four lines. do.
따라서 필드메모리(31)(31A)에서 출력된 데이타는 제1, 제2라인메모리(32)(33)와 제3, 제4라인메모리(32A)(33A)에 저장되고, 다시 제1라인메모리(32)에서 출력된 데이타는 제1연산기(34)에 의해 계수값(1-k: 0, 3/4, l/2, 1/4, 0,‥‥‥)이 연산출력되고, 동시에 제2라인메모리(33)에서 출력된 데이타는 제2연산기(35)에 의해 계수값(k: 1, 1/4, 1/2, 3/4, 1,‥‥‥)이 연산출력되어 덧셈기(36)에 인가된다.Therefore, the data output from the field memories 31 and 31A are stored in the first and second line memories 32 and 33 and the third and fourth line memories 32A and 33A, and again the first line memory. The data output in (32) is computed and outputted by the first operator 34 with count values (1-k: 0, 3/4, l / 2, 1/4, 0, ...). The data output from the two-line memory 33 is computed and outputted by the second operator 35 by counting values (k: 1, 1/4, 1/2, 3/4, 1, ...). Is applied to 36).
덧셈기(36)는 상기 연산기(34)(35)에서 연산출력된 계수값을 합산하여 주사선이 보간된 제1영상신호를 제5라인메모리(42)에 저장시킨다.The adder 36 adds the coefficient values calculated by the calculators 34 and 35 to store the first image signal interpolated with the scan lines in the fifth line memory 42.
또한, 제3, 제4라인메모리(32A)(33A)에서 출력된 데이타도 제3, 제4연산기(34A)(35A)에 의해 계수값이 연산되어 덧셈기(36A)에 인가된다.The data output from the third and fourth line memories 32A and 33A are also calculated by the third and fourth operators 34A and 35A, and applied to the adder 36A.
이때 덧셈기(36A)는 상기 연산기(34A)(35A)에서 출력된 계수값을 합산하여 주사선이 보간된 제2영상신호를 필드메모리(41)에 저장시키므로서 상기 필드메모리(41)는 동기분리부(37)에서 분리된 수평/수직동기신호에 의해 제1영상신호와 수평/수직동기신호가 맞추어진 후 제6라인메모리(42A)에 저장되므로서 제1, 제2영상신호를 이중화면으로 출력시킬 수 있다.In this case, the adder 36A adds the count values output from the calculators 34A and 35A to store the second image signal interpolated with the scan lines in the field memory 41, thereby providing a synchronization separator. After the first image signal and the horizontal / vertical synchronization signal are aligned by the horizontal / vertical synchronization signal separated at 37, the first and second image signals are output to the dual screen by being stored in the sixth line memory 42A. You can.
즉, 제5, 제6라인메모리(42)(42A)에 입력된 라이트클럭(WR)은 910fH수평주파수이며, 리드클럭(RD)은 라이트클럭(WR)을 2체배한 1820fH수평주파수이므로 2개의 수평영상신호를 한 수평주기동안에 모두 리드하고 라이트클럭(WR)과 리드클럭(RD)의 모드선택은 제5, 제6라인메모리(42)(42A)가 동일하게 변화되도록 한다.That is, the light clock WR input to the fifth and sixth line memories 42 and 42A is 910f H horizontal frequency, and the read clock RD is 1820f H horizontal frequency multiplied by 2 times the light clock WR. Both horizontal image signals are read during one horizontal period and the mode selection of the write clock WR and the read clock RD causes the fifth and sixth line memories 42 and 42A to be changed in the same manner.
따라서, 상기 T플립플롭(40)의 리드신호에 의해 라인메모리(42)(42A)가 리드모드에 있는 동안에는 입력데이타를 무시하게 되므로 전체의 라인수는 줌(Zooming)된 주사선수(525×4/3)의 1/2이 되어 주사선수(425×4/3×1/2)는 525×2/3이 되므로 16:9 화면의 수직축(9×2/3)으로 라인수는 6만큼 되므로 제4도의(a)내지 (c)에서와 같이 16:9 화면에 8:6(즉 4:3) 화면이 2개가 표시되므로 줌된 화면에서 주사선수를 2:1로 변환시킨 결과와 같게 된다.Therefore, the input data is ignored while the line memories 42 and 42A are in the read mode by the read signal of the T flip-flop 40, so that the total number of lines is zoomed. / 3), and the injection player (425 × 4/3 × 1/2) is 525 × 2/3, so the number of lines is 6 on the vertical axis (9 × 2/3) of the 16: 9 screen. As shown in (a) to (c) of FIG. 4, two 8: 6 (that is, 4: 3) screens are displayed on a 16: 9 screen, which is the same as the result of converting the shot player to 2: 1 on the zoomed screen.
즉, 선택스위치(SW10)의 스위칭 선택신호에 의해 제5, 제6라인메모리(42)(42A)에서 번갈아가며 한번씩 스위칭된 영상신호는 프레임 메모리(43)에 저장되어 이중화면으로 구성되는데, 이때의 프레임 메모리(43)의 라이트 및 리드 속도는 모두 910fH수평주파수로 제5, 제6라인메모리(42)(42A)의 라이트클럭과 동일하게 하고, 어드레스 카운터(44)에서 출력된 신호를 증폭기(45)를 통하여 2배증폭하여 리드하므로서 각 화면당 수평주사선상의 화소수는 다시 1/2로 되어 455개가 되기 때문에 이를 2개의 화면에 합산하면 910fH가 되어 정상적인 1개의 수평주사선이 형성된다.That is, the image signals that are alternately switched in the fifth and sixth line memories 42 and 42A by the switching selection signal of the selection switch SW10 are stored in the frame memory 43 and configured as a dual screen. The write and read speeds of the frame memory 43 are equal to those of the fifth and sixth line memories 42 and 42A at the 910f H horizontal frequency, and the signal output from the address counter 44 is amplified. By double-amplifying through 45, the number of pixels on the horizontal scan line per screen is 1/2 again to 455, which is added to the two screens to form 910f H , thus forming one normal horizontal scan line.
주사선 카운터(47)에서는 이중화면을 구성할 때 상,하부분이 각각 1/6씩 남게 되므로 이를 카운트하여 블랙(Black)으로 두기 위한 것이다.In the scan line counter 47, the upper and lower portions are left by 1/6, respectively, when the dual screen is configured, so that the scan line counter 47 counts the black lines.
따라서 영상선택 스위치(SW12)는 주사선이 보간된 제1, 제2영상신호 또는 이중화면 영상신호를 스위칭 선택하여 이를 D/A변환기(46)에 인가하므로서 선택된 영상신호가 아날로그 영상신호로 변환되어 화면에 디스플레이된다.Accordingly, the image selection switch SW12 switches the first and second video signals or the dual screen video signal interpolated by the scanning line, and applies the same to the D / A converter 46 so that the selected video signal is converted into an analog video signal to display the screen. Is displayed.
한편, 제4도는 본 발명의 다른 실시예로서, 910fH수평주파수를 입력받아 리드 및 라이트 어드레스를 카운트하는 어드레스 카운터(50)와, 카운트 출력된 리드어드레스를 2배로 증폭출력시키는 어드레스 증폭기(51)와, 상기 카운트 출력된 라이트 어드레스와 2배로 증폭출력된 리드어드레스를 선택적으로 2라인메모리(54)(54A)에 전달하는 멀티플렉서(52)(52A)와, 수평동기신호를 입력받아 주사선이 보간된 제1, 제2영상신호를 번갈아가면서 스위칭하도록 선택스위치(SW)를 제어하는 T플립플롭(53)과, 상기 T플립플롭(53)의 선택신호에 의해 멀티플렉서(52)(52A)에 리드/라이트 선택신호를 전달하는 T플립플롭(53A)과, 선택스위치(SW)의 스위칭 신호에 의해 번갈아가며 스위칭 선택된 제1, 제2영상신호를 저장하는 2라인메모리(54)(54A)와, 상기 2라인메모리(54)에 저장된 영상신호를 이중화면으로 구성하여 출력시키는 프레임 메모리(55)와, 입력된 수평동기신호에 의해 프레임 메모리(55)에 저장된 영상화면의 주사선을 카운트하는 주사선 카운터(56)로 구성된 것이다.4 illustrates an address counter 50 that receives a 910f H horizontal frequency and counts read and write addresses, and an address amplifier 51 that amplifies and outputs the counted read addresses twice. A multiplexer (52) (52A) for selectively transferring the counted write address and the lead address amplified twice to the two-line memory (54) (54A); The T flip-flop 53 for controlling the selection switch SW to switch between the first and second video signals alternately, and the multiplexers 52 and 52A are connected to the multiplexers 52 and 52A by the selection signal of the T flip-flop 53. A T flip-flop 53A for transmitting the write selection signal, two-line memories 54 and 54A for storing the first and second video signals which are alternately switched by the switching signal of the selection switch SW, and Image stored in 2-line memory 54 It is composed of a call to a frame memory 55, the scan line counter 56 for counting the scan lines of the image stored on the screen by the frame memory 55 to configure the output to the dual-screen, the input horizontal synchronizing signal.
이와같이 구성된 본 발명은 제4도에 도시된 바와같이, 먼저 T플립플롭(53)에서 출력된 선택신호에 의해 선택스위치(SW)가 주사선이 보간된 제1영상신호와 제2영상신호를 번갈아가면서 매주사선마다 스위칭하여 2라인메모리(54)(54A)에 저장시킨다.According to the present invention configured as shown in FIG. 4, first, the select switch SW alternates the first image signal and the second image signal interpolated by the scan line by the selection signal output from the T flip-flop 53. Each scan line is switched and stored in the two-line memory 54 (54A).
이때 입력된 910fH수평주파수에 의해 2라인메모리(54)에 저장된 영상신호를 리드할 때 상기 2라인메모리(54)는 T플립플롭(53A)의 제어를 받는 멀티플렉서(52)의 선택신호에 의해 리드어드레스를 라이트 어드레스의 2배로 하여 2픽셀마다 1개씩 걸러내어 리드하므로서 전체 1주사선상 픽셀이 910fH가 되도록 한다.At this time, when the video signal stored in the two-line memory 54 is read by the input 910f H horizontal frequency, the two-line memory 54 is selected by the selection signal of the multiplexer 52 controlled by the T flip-flop 53A. The read address is doubled to the write address, and every other pixel is read out so that every pixel on the one scan line becomes 910f H.
따라서, 프레임 메모리(55)는 저장된 픽셀을 감쇄시키지 않고 항시 어드레스 카운터(50)에서 카운트 출력된 라이트 어드레스를 리드와 라이트시에 모두 사용하므로서 이중화면을 구성하여 출력시킬 수 있는 것으로, 이는 제5도의(d)에서와 같이 1수평라인이 엇갈려지게 나오지만 시청에는 불편함이 없는 것이다.Therefore, the frame memory 55 can use the write address counted by the address counter 50 at both the read and write time without attenuating the stored pixels, thereby constructing and outputting a dual screen. As in (d), the 1 horizontal line is staggered, but there is no inconvenience in viewing.
이상에서 설명한 바와같이 화면비 변환의 줌기능을 이용하여 주사선수를 줌모드의 1/2로 처리하여 한시스템내에서 화면비 변환과 이중화면 표시를 동시에 수행할 수 있다.As described above, the aspect ratio conversion and the dual screen display can be simultaneously performed in one system by processing the shot player as 1/2 of the zoom mode by using the zoom function of aspect ratio conversion.
Claims (6)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002490A KR0174301B1 (en) | 1995-02-10 | 1995-02-10 | Double screen apparatus of wide tv |
| CN96101375A CN1096792C (en) | 1995-02-10 | 1996-02-08 | Double picture producing apparatus for wide screen television |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950002490A KR0174301B1 (en) | 1995-02-10 | 1995-02-10 | Double screen apparatus of wide tv |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960033097A KR960033097A (en) | 1996-09-17 |
| KR0174301B1 true KR0174301B1 (en) | 1999-03-20 |
Family
ID=19407963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950002490A KR0174301B1 (en) | 1995-02-10 | 1995-02-10 | Double screen apparatus of wide tv |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR0174301B1 (en) |
| CN (1) | CN1096792C (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107454283B (en) * | 2016-06-01 | 2020-12-01 | 联发科技股份有限公司 | Video signal output system and method |
-
1995
- 1995-02-10 KR KR1019950002490A patent/KR0174301B1/en not_active IP Right Cessation
-
1996
- 1996-02-08 CN CN96101375A patent/CN1096792C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1096792C (en) | 2002-12-18 |
| CN1135695A (en) | 1996-11-13 |
| KR960033097A (en) | 1996-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4991012A (en) | Television receiver displaying multiplex video information on a vertically oblong display screen and an information displaying method thereof | |
| AU601387B2 (en) | Television receiver | |
| EP0732847A2 (en) | Multi-screen television receiver | |
| EP0350234B1 (en) | Scanconverter system with superimposing apparatus | |
| JPH05508522A (en) | Asymmetric screen compression | |
| JPH0638652B2 (en) | Television receiver | |
| JPH08331473A (en) | Display device for television signal | |
| EP0605738A4 (en) | Imaging device with horizontal line interpolation function. | |
| JPH06217229A (en) | Method and apparatus for processing picture-in-picture signal in high picture quality tv | |
| KR100394288B1 (en) | Video picture display method and video display device of first and second received video signals | |
| US5715013A (en) | Double picture producing apparatus for wide screen television | |
| JPH0547025B2 (en) | ||
| US5258839A (en) | Video system and method for displaying at least two images on a divided screen | |
| KR0174301B1 (en) | Double screen apparatus of wide tv | |
| JP2005184705A (en) | Image composing apparatus | |
| JP4106698B2 (en) | Television receiver having closed caption function and video signal processing method in television receiver having closed caption function | |
| JP2910043B2 (en) | Video display device | |
| JP2713699B2 (en) | High-definition television receiver with two-screen display function | |
| JP3237527B2 (en) | High-speed camera system | |
| JP3446442B2 (en) | Video signal processing circuit | |
| KR100360225B1 (en) | Immediate recording method and circuit in television receiver | |
| JPH04104673A (en) | Pseudo surround system for television receiver | |
| JP2982165B2 (en) | Video signal receiver | |
| KR0152803B1 (en) | Multi(pip)-television receiver | |
| JP3712287B2 (en) | Video image display method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20131024 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20141024 Year of fee payment: 17 |
|
| EXPY | Expiration of term |