KR0172812B1 - 기억소자의 구조 - Google Patents
기억소자의 구조 Download PDFInfo
- Publication number
- KR0172812B1 KR0172812B1 KR1019900020603A KR900020603A KR0172812B1 KR 0172812 B1 KR0172812 B1 KR 0172812B1 KR 1019900020603 A KR1019900020603 A KR 1019900020603A KR 900020603 A KR900020603 A KR 900020603A KR 0172812 B1 KR0172812 B1 KR 0172812B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- capacitor
- memory device
- gate
- drain
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 셀간의 간격을 줄여 집적도를 향상시키고 제조공정을 단순화시킬수 있는 기억소자의 구조에 관한 것으로 게이트와 드레인 및 소오스로 구성되는 트랜지스터 주변에 확산층-절연체-다결정 규소층으로 구성되는 커패시터를 갖고 사각형 기둥의 한쪽면만이 도핑되어 소오스와 커패시터 노드전극이 연결되며 드레인의 측면과 윗면에 다결정 실리콘을 형성하여 그 위에 비트라인 콘택을 갖도록 구성된다.
Description
제1도는 종래의 셀구조 단면도.
제2도는 본 발명의 제조공정을 나타낸 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 측벽산화막
3 : 절연확산층 4 : 절연박막
5, 12 : 다결정 규소층 6 : 노드전극
7 : 게이트 산화막 8 : 게이트
9 : 소오스 10 : 드레인
11 : 산화막 13 : 절연층
14 : 비트라인
본 발명은 기억소자의 구조에 관한 것으로 특히 셀(cell)간의 간격을 줄여 집적도를 향상시키고 제조공정을 용이하게 할 수 있도록 한 것이다.
종래의 기억소자는 제1도에 도시된 바와같이 규소기판(21)의 하단부에 확산층(22)-절연층(23)-플레이트전극(24)으로 구성되는 고리형 커패시터를 형성하고 그 상층부에 고리형의 전송 게이트(Transfer Gate)(25)를 형성한 후 게이트(26)윗부분에 드레인 확산층(27)과 비트라인(28)을 형성하므로 구성된다.
그러나, 이와같은 종래 기억소자의 구조에 있어서는 게이트 부분이 고리형태이므로 균일한 게이트 산화막 두께를 얻기가 어렵고 또한, 채널폭의 조절이 어려우므로 정확한 문턱전압(Threshold Voltage)의 조절이 어려우며 고리형의 게이트구조로 인해 집적회로 제조시 워드라인을 형성하는데 문제가 있다.
본 발명은 이와같은 종래의 문제점을 형성하기 위하여 안출한 것으로 트랜지스터 주변을 커패시터로 사용하여 큰 커패시턴스를 얻을 수 있고 셀과 셀 절연 및 커패시터를 한부분에 형성하여 셀 면적을 축소시키므로 집적도를 향상시킬 수 있게 하는데 그 목적이 있다.
이와같은 목적을 달성하기 위한 본발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저(a)와 같이 규소기판(1)위로 트랜지스터가 형성될 부분의 주위를 일차 식각한 후 측벽산화막(2)을 형성시키고 이 측벽 산화막(2)을 마스크(mask)로하여 이차식각을 한다.
그리고 셀의 커패시터가 될 부분의 4면에 이온주입을 하고 산화막을 형성시킨후 비등방성 식각을 하며 셀과 셀의 절연을 위한 이온주입을 실시하여 절연확산층(3)을 형성한다.
다음에 (b)와 같이 커패시터의 절연체로 사용될 절연박막(4)을 성장시킨후 다결정 규소층(5)을 증착하고 에치 백(etch back)하여 플레이트 전극을 완성시킨다.
그리고, 상기 측벽산화막(2)을 제거하고 소오스와 커패시터의 노드전극(6)을 연결시키기 위해 한쪽면만을 이온주입한다.
또한, (c)와 같이 커패시터의 상층부에 게이트 산화막(7)을 형성하여 셀과 셀을 절연시키고 통상의 방법으로 게이트(8)와 소오스(9)및 드레인(10)을 완성시킨다.
다음에 (d)와 같이 산화막(11)을 형성하고 비트라인 콘택이 될 부분을 식각한 후 다결정 규소층(12)을 증착하고 도핑한다.
이어서 콘택이 될 부분을 제외한 나머지 부분의 다결정 규소층(12)을 식각하고 절연층(13)을 증착한 후 콘택부분을 식각하고 금속층을 증착한 후 식각하여 비트라인(14)을 형성하므로 셀을 완성한다.
이상에서 설명한 바와 같은 본 발명에 의하면 트랜지스터 주변을 커패시터로 사용하여 큰 커패시터 용량을 얻을수 있고 셀과 셀을 절연 및 커패시터를 한 부분에 형성시켜 셀 면적이 축소되므로 집적도를 향상시킬 수 있는 효과가 있다.
Claims (1)
- 게이트와 드레인 및 소오스로 구성되는 트랜지스터 주변에 확산층-절연체-다결정 규소층으로 구성되는 커패시터를 갖고 사각형 기둥의 한쪽면만이 도핑되어 소오스와 커패시터 노드전극이 연결되며 드레인의 측면과 윗면에 다결정 실리콘을 형성하여 그 위에 비트라인 콘택을 갖도록 구성됨을 특징으로 하는 기억소자의 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900020603A KR0172812B1 (ko) | 1990-12-14 | 1990-12-14 | 기억소자의 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900020603A KR0172812B1 (ko) | 1990-12-14 | 1990-12-14 | 기억소자의 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920013595A KR920013595A (ko) | 1992-07-29 |
KR0172812B1 true KR0172812B1 (ko) | 1999-03-30 |
Family
ID=19307535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900020603A KR0172812B1 (ko) | 1990-12-14 | 1990-12-14 | 기억소자의 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0172812B1 (ko) |
-
1990
- 1990-12-14 KR KR1019900020603A patent/KR0172812B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920013595A (ko) | 1992-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900000207B1 (ko) | 반도체 기억장치와 그 제조방법 | |
KR930002292B1 (ko) | 반도체 장치 및 그 제조방법 | |
US3961355A (en) | Semiconductor device having electrically insulating barriers for surface leakage sensitive devices and method of forming | |
KR0128826B1 (ko) | 디램셀 제조방법 | |
US5523542A (en) | Method for making dynamic random access memory cell capacitor | |
JPH0621467A (ja) | 半導体装置およびその製造方法 | |
KR940001424B1 (ko) | 반도체 기억장치 | |
KR960013508B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
US4675982A (en) | Method of making self-aligned recessed oxide isolation regions | |
EP0028654B1 (en) | Semiconductive memory device and fabricating method therefor | |
KR100261210B1 (ko) | 디커플링 커패시터의 형성방법 | |
KR0172812B1 (ko) | 기억소자의 구조 | |
KR100431709B1 (ko) | 수직방향의채널을갖는모스트랜지스터와그를포함하는반도체메모리셀및그제조방법 | |
KR960015525B1 (ko) | 반도체 소자의 제조방법 | |
KR100273679B1 (ko) | 매몰절연층을갖는반도체기판및그제조방법 | |
KR19990005921A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
KR930011544B1 (ko) | 적층형 셀 제조방법 | |
KR960011472B1 (ko) | 반도체 기억장치 제조방법 | |
KR960015524B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
KR0156099B1 (ko) | 다이나믹 램 셀 및 그의 제조방법 | |
KR0136919B1 (ko) | 다이나믹 램 셀 및 그의 제조방법 | |
KR100390891B1 (ko) | 고집적반도체소자의제조방법 | |
JP2633577B2 (ja) | ダイナミックメモリセル及びその製造方法 | |
KR900005355B1 (ko) | 반도체 메모리 장치 및 제조방법 | |
KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |