KR0172747B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR0172747B1
KR0172747B1 KR1019950065652A KR19950065652A KR0172747B1 KR 0172747 B1 KR0172747 B1 KR 0172747B1 KR 1019950065652 A KR1019950065652 A KR 1019950065652A KR 19950065652 A KR19950065652 A KR 19950065652A KR 0172747 B1 KR0172747 B1 KR 0172747B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
switching
decoder
electrode line
Prior art date
Application number
KR1019950065652A
Other languages
English (en)
Other versions
KR970051372A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950065652A priority Critical patent/KR0172747B1/ko
Publication of KR970051372A publication Critical patent/KR970051372A/ko
Application granted granted Critical
Publication of KR0172747B1 publication Critical patent/KR0172747B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 스플릿 타입 셀의 독출동작 및 프로그램 확인 동작시 선택된 메모리셀에 셀프 바이어스가 공급 되도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제1도는 종래의 플래쉬 메모리 장치의 회로도.
제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 메모리셀 어레이 12 : Z-디코더
13 : Y-디코더 14 : 드레인전압 발생회로
15 : 콘트롤게이트전압 발생회로 16 : 제1 스위칭 회로
17 : 제2 스위칭 회로 18 : 센스앰프
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 스플릿 타입(split type) 셀의 독출(read)동작 및 프로그램 확인(verify) 동작시 선택된 메모리셀에 셀프 바이어스(self bias)가 공급되도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스플릿 타입 셀은 두개의 트랜지스터로서 1 비트의 저장상태를 실현하면 전기적으로 프로그램 및 소거(erase)가 가능한 이이피롬(EEPROM) 셀의 회로동작과 동일하게 동작 되도록 구성된다.
제1도는 종래의 플래쉬 메모리 장치의 회로도로서 그 동작을 설명하면 다음과 같다.
메모리셀 어레이(1)의 모든 메모리셀(MC11 내지 MCmn)중 예를들어 임의의 메모리셀(MCii)을 억세스(access)하기 위한 동작조건을 설명하면 다음과 같다. 모든 워드라인(WL1 내지 WLn)중 워드라인(WLn)에 전원전압(VCC)을 공급한다. 소오스전극 라인(Si 및 Si-1)및 드레인전극 라인(Di-1)에는 드레인 전압발생회로(4)로부터 Y-디코더(3)를 통해 독출시 드레인전압(VRD)을 공급한다. 모든 콘트롤 게이트 전극 라인에는 상기 콘트롤게이트 전압발생회로(5)로부터 Z-디코더(2)를 통해 독출시 콘트롤게이트저압(VCG)을 공급한다. 드레인전극 라인(Di 및 Di-2)에는 상기 드레인 전압발생회로(4)로 부터 상기 Y-디코더(3)를 통해 접지전압(VSS)을 각각 공급한다. 이때 센스앰프(6)로부터 상기 Y-디코더(3)를 통해 상기 메모리셀(MCii)에 대해 독출 및 프로그램 확인동작을 실시하게 된다.
상술한 바와같이 종래에는 독출동작 및 프로그램 확인동작시 각각의 전압발생회로에서 드레인 및 소오스전극 라인으로 Y-디코더를 통해 독출시 드레인전압(VRD)및 접지전압(VSS)을 각각 공급하게 된다. 이로인해 전압발생회로가 복잡해져 칩 면적이 커지게 되고, 독출동작 및 프로그램 확인 동작속도가 지연되는 단점이 있다.
따라서 본 발명은 스플릿 타입 셀의 독출동작 및 프로그램 확인 동작시 선택된 메모리셀에 셀프 바이어스가 공급되도록 하므로써, 상기한 단점을 해소할 수 있는 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기위한 본 발명은 드레인전압 발생회로로부터 공급되는 독출시 드레인전압을 스위칭 하는 Y-디코더와, 콘트롤게이트 전압 발생회로로부터 공급되는 독출시 콘트롤게이트전압을 스위칭 하는 Z-디코더와, 상기 Y-디코더를 통해 독출시 드레인전압 및 상기 Z-디코더를 통해 독출시 콘트롤게이트 전압을 각각 입력으로 하는 메모리셀 어레이와, 상기 메모리셀 어레이의 메모리셀 드레인전극 라인으로 공급되는 전압에 따라 상기 메모리셀 드레인전극 라인을 스위칭 하는 제1 스위칭 회로와, 독출시 인에이블신호에 따라 접지단자로부터 공급되는 접지전압을 스위칭하는 제2 스위칭과, 상기 메모리셀 어레이의 각각의 전극라인으로 독출전압 및 접지전압이 공급될 때 센싱하도록 하는 센스앰프로 구성되는 것을 특징으로 한다.
본 발명은 드레인전압 발생회로 및 센스앰프로부터 Y-디코더를 통해 드레인 및 소오스전극 라인으로 독출시 드레인전압(VRD)만을 공급하므로써, 독출 및 프로그램 확인 동작이 가능하다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서, 동작을 설명하면 다음과 같다.
메모리셀 어레이(11)의 모든 메모리셀(MC11 내지 MCmn)중 예를들어 임의의 메모리셀(MCii)을 억세스(access)하기 위한 동작(즉, 독출동작 및 프로그램 확인동작)조건을 설명하면 다음과 같다. 모든 워드라인(WL1 내지 WLn)중 워드라인(WLn)에 전원전압(VCC)을 공급한다. 소오스전극 라인(Si 및 Si-1) 및 드레인전극 라인(Di-1)에는 드레인전압 발생회로(14)로부터 Y-디코더(13)를 통해 독출시 드레인전압(VRD)을 공급한다. 모든 콘트롤게이트 전극 라인에는 콘트롤게이트전압 발생회로(15)로부터 Z-디코더(2)를 통해 독출시 콘트롤게이트전압(VCG)을 공급한다. 독출시 인에이블신호(REN)는 하이(high)상태로 공급한다. 그리고, 선택되지 않은 소오스전극 라인 및 드레인전극 라인은 플로팅(floating) 상태로 한다.
상기 드레인전극 라인(Di-1)을 입력으로하는 제1 스위칭 회로(16)의 NMOS 트랜지스터(NiL 및 Ni-2R)는 턴온(turn on) 된다. 그리고 상기 독출시 인에이블신호(REN)를 입력으로 하는 제2 스위칭 회로(17)의 모든 패스 트랜지스터(ND1 내지 NDn)가 턴온 된다. 그러므로 상기 제2 스위칭 회로(17)의 패스 트랜지스터(NDi 및 Ndi-2) 및 상기 제1 스위칭 회로(16)의 NMOS 트랜지스터(NiL 및 Ni-2R)를 통해 드레인전극 라인(Di 및 Di-2)으로 접지전압(VSS)이 공급된다. 이때 상기 드레인전극 라인(Di 및 Di-2)을 입력으로 하는 제1 스위칭 회로(16)의 NMOS 트랜지스터(Ni-1R 및 Ni-1L) 및 드레인전극 라인(Di+1)을 입력으로 하는 제1 스위칭 회로(16)의 NMOS 트랜지스터(NiR)는 턴오프(turn off) 된다. 이때 센스앰프(16)로부터 Y-디코더(13)를 통해 상기 메모리셀(MCii)에 대해 독출 및 프로그램 확인 동작을 시행하게 된다.
한편, 메모리셀 어레이(11)에서 예를들어 메모리셀(MC11)을 억세스(access)하기 위한 동작조건을 설명하면 다음과 같다. 모든 워드라인(WL1 내지 WLn)중 워드라인(WL1)에 전원전압(VCC)을 공급한다. 소오스전극 라인(S1)에는 드레인전압 발생회로(14)로부터 Y-디코더(13) 신호(Y1)를 입력으로하는 NMOS 트랜지스터(N1)를 통해 독출시 드레인전압(VRD)을 공급한다. 더미(dummy) 드레인전극 라인(D0)에는 드레인전압 발생회로(14)로부터 두 Y-디코더(13) 신호(Y1 및 Y2)를 입력으로하는 앤드게이트(ANDO)의 출력을 입력으로 하는 NMOS 트랜지스터(NO)를 통해 독출시 드레인전압(VRD)을 공급한다. 모든 콘트롤게이트 전극 라인에는 콘트롤게이트전압 발생회로(15)로부터 Z-디코더(2)를 통해 독출시 콘트롤게이트 전압(VCG)을 공급한다, 독출시 인에이블신호(REN)는 하이(high)상태로 공급한다. 그리고, 선택되지않은 소오스전극 라인 및 드레인전극 라인은 플로팅 상태로 한다.
상기 더미 드레인전극 라인(D0)을 입력으로하는 제1 스위칭 회로(16)의 NMOS 트랜지스터(N1L)는 턴온(turn on) 된다. 그리고 상기 독출시 인에이블신호(REN)를 입력으로 하는 제2 스위칭 회로(17)의 모든 패스 트랜지스터(ND1 내지 NDn)가 턴온 된다. 그러므로 상기 제2 스위칭 회로(17)의 패스 트랜지스터(ND1) 및 상기 제1 스위칭 회로(16)의 NMOS 트랜지스터(N1L)를 통해 드레인전극 라인(D1)으로 접지전압(VSS)이 공급된다. 이때 상기 센스앰프(16)로부터 Y-디코더(13)를 통해 상기 메모리셀(MC11)에 대해 독출 및 프로그램 확인동작을 시행하게 된다.
상술한 바와같이 본 발명에 의하면 스플릿 타입 셀의 독출동작 및 프로그램 확인 동작시 선택된 메모리셀에 셀프 바이어스가 공급 되도록 하므로써, Y-디코더 회로가 간단해져 칩 면적이 작아지고, 독출 및 프로그램 확인 속도를 향상시키는데 탁월한 효과가 있다.

Claims (4)

  1. 드레인전압 발생회로로부터 공급되는 독출시 드레인전압을 스위칭하는 Y-디코더와, 콘트롤게이트전압 발생회로로부터 공급되는 독출시 콘트롤게이트 전압을 스위칭 하는 Z-디코더와, 상기 Y-디코더를 통해 독출시 드레인전압 및 상기 Z-디코더를 통해 독출시 콘트롤게이트 전압을 각각 입력으로 하는 메모리셀 어레이와, 상기 메모리셀 어레이의 메모리셀 드레인전극 라인으로 공급되는 전압에 따라 상기 메모리셀 드레인전극 라인을 스위칭 하는 제1 스위칭 회로와, 독출시 인에이블신호에 따라 접지단자로부터 공급되는 접지전압을 스위칭 하는 제2 스위칭 회로와, 상기 메모리셀 어레이의 각각의 전극라인으로 독출 전압 및 접지 전압이 공급될 때 센싱하도록 하는 센스앰프로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제1항에 있어서, 상기 제1 스위칭 회로에서 선택된 임의의 메모리셀의 드레인전극 라인은 상기 선택된 임의의 메모리셀의 드레인전극 라인 바로 전후의 드레인전극 라인에 의해 스위칭 되는 다수의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 제1항에 있어서, 상기 제2 스위칭 회로는 상기 독출시 인에이블신호에 따라 스위칭되는 다수의 패스 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  4. 제3항에 있어서, 상기 다수의 패스 트랜지스터는 상기 독출시 인에이블신호에 따라 스위칭되는 다수의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1019950065652A 1995-12-29 1995-12-29 플래쉬 메모리 장치 KR0172747B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950065652A KR0172747B1 (ko) 1995-12-29 1995-12-29 플래쉬 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950065652A KR0172747B1 (ko) 1995-12-29 1995-12-29 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR970051372A KR970051372A (ko) 1997-07-29
KR0172747B1 true KR0172747B1 (ko) 1999-03-30

Family

ID=19447121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950065652A KR0172747B1 (ko) 1995-12-29 1995-12-29 플래쉬 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172747B1 (ko)

Also Published As

Publication number Publication date
KR970051372A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US5388069A (en) Nonvolatile semiconductor memory device for preventing erroneous operation caused by over-erase phenomenon
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
JPH0249515B2 (ko)
US7391648B2 (en) Low voltage sense amplifier for operation under a reduced bit line bias voltage
US6735120B2 (en) Semiconductor device having a high-speed data read operation
KR19980064679A (ko) 시리얼 액세스 방식의 반도체 기억장치
JP3165489B2 (ja) 持久メモリアレイに対するバイアス回路
KR950020749A (ko) 반도체 불휘발성 기억장치
KR960000345B1 (ko) Eeprom 및 eeprom 독출 방법
KR100744103B1 (ko) 플래쉬메모리장치의로우디코더
US5617350A (en) Flash memory system having reduced disturb and method
JPH10228792A (ja) 半導体記憶装置
EP1326258A3 (en) Single supply voltage, nonvolatile phase change memory device with cascoded column selection and simultaneous word read/write operations
US5038327A (en) Decoder circuit of erasable programmable read only memory for avoiding erroneous operation caused by parasitic capacitors
US6603700B2 (en) Non-volatile semiconductor memory device having reduced power requirements
KR20050006892A (ko) 플래시 메모리 장치
KR100268430B1 (ko) 반도체메모리장치
US5619449A (en) Bit line sensing in a memory array
US5936894A (en) Dual level wordline clamp for reduced memory cell current
KR0172747B1 (ko) 플래쉬 메모리 장치
US5355334A (en) Nonvolatile semiconductor memory device having parallel write and read function
JP3415254B2 (ja) 不揮発性半導体記憶装置
KR20070012583A (ko) 비휘발성 메모리에 저장된 데이터를 독출하는 속도를개선할 수 있는 반도체 장치와 그 개선방법
KR940005695B1 (ko) 불휘발성 기억소자의 로우 디코더 회로
JP3238481B2 (ja) 半導体読み出し専用記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee