KR0172550B1 - Planarizing method of interlayer insulating film in a semiconductor device - Google Patents

Abstract

본 발명은 반도체소자의 층간절연막 평탄화 방법에 관한 것으로, 특히 본 발명은 도전층 패턴과, 산화 절연막이 형성된 전 구조의 상부에 SOG막을 도포하여 전체 토폴로지를 낮추고, 상기 SOG막의 상부에 저농도의 BPSG막을 얇게 증착한 후, 저온 열처리 공정을 통하여 BPSG막의 유동에 의한 응력과 열응력에 의해 도전층패턴 상부의 SOG막을 파괴하여 파괴된 영역에 BPSG막을 채워 층간절연막을 완전하게 평탄화하는 동시에 얕은 접합을 유지하므로써, 반도체소자의 층간절연막을 용이하게 형성한다.The present invention relates to a method of planarizing an interlayer insulating film of a semiconductor device. In particular, the present invention is applied to the top of the entire structure in which the conductive layer pattern and the oxide insulating film is formed to lower the overall topology, and to form a low concentration BPSG film on the top of the SOG film. After thin deposition, the SOG film on the conductive layer pattern is destroyed by the stress and thermal stress caused by the flow of the BPSG film through the low temperature heat treatment process, so that the interlayer insulating film is completely flattened by filling the BPSG film in the destroyed area and maintaining a shallow junction. The interlayer insulating film of the semiconductor device is easily formed.

Description

반도체 소자의 층간절연막 평탄화 방법Planarization method of interlayer insulating film of semiconductor device

제1a도 내지 제1b도는 종래 기술의 실시예에 따른 반도체소자의 층간절연막 평탄화 방법.1A to 1B show an interlayer insulating film planarization method of a semiconductor device according to an embodiment of the prior art.

제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 층간절연막 평탄화 방법.2A to 2C are planarization method of an interlayer insulating film of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 도전층 패턴1 semiconductor substrate 2 conductive layer pattern

3 : 산화 절연막 4 : BPSG 막3: oxide insulating film 4: BPSG film

5 : SOG 막5: SOG film

본 발명은 반도체소자의 층간절연막 평탄화 방법에 관한 것으로, 특히 본 발명은 도전층 패턴과, 산화 절연막이 형성된 전 구조의 상부에 SOG 막을 도포하여 전체 토폴로지를 낮추고, 상기 SOG 막의 상부에 저농도의 BPSG 막을 얇게 증착한 후, 저온 열처리 공정을 통하여 BPSG 막의 유동에 의한 응력과 열응력에 의해 도전층패턴 상부의 SOG 막을 파괴하여 BPSG 막을 채우므로써, 층간절연막을 완전하게 평탄화하는 동시에 얕은 접합을 유지할 수 있는 반도체소자의 층간절연막 평탄화 방법에 관한 것이다.The present invention relates to a method of planarizing an interlayer insulating film of a semiconductor device, and in particular, the present invention is applied to the top of the entire structure of the conductive layer pattern and the oxide insulating film is formed to lower the overall topology, and to form a low concentration BPSG film on top of the SOG film After the thin deposition, the SOG film on the conductive layer pattern is destroyed by the stress and thermal stress caused by the flow of the BPSG film through the low temperature heat treatment process to fill the BPSG film, thereby completely flattening the interlayer insulating film and maintaining a shallow junction. A method of planarizing an interlayer insulating film of a device.

반도체소자의 고집적화에 따라 소자 표면의 요철은 더욱 심화되어 고단자의 토폴로지(topology)를 절연막으로 채우는 평탄화기술은 반도체소자의 제조 기술에 있어서, 중요한 기술중의 하나로 대두되고 있다.As the semiconductor devices become more integrated, the unevenness of the surface of the device is further intensified, and the planarization technology of filling the topology of the high terminal with an insulating film has emerged as one of the important technologies in the manufacturing technology of the semiconductor device.

일반적으로 고단자의 토폴로지를 평탄화하기 위하여, 고농도의 붕소 및 인을 포함하는 BPSG 막을 사용하여 고온 열처리로 평탄화하고 있다.In general, in order to planarize the topology of the high terminal, the planarization is performed by a high temperature heat treatment using a BPSG film containing a high concentration of boron and phosphorus.

특히, 256M DRAM 이상의 반도체소자에서는 후속 배선공정의 패턴을 위하여, BPSG 막의 완전 평탄화가 필요하며, 이를 위하여 BPSG 막에 고농도의 불순물을 첨가하거나, 고온의 열처리 공정이 필요하다.In particular, in the semiconductor device of 256M DRAM or more, the planarization of the BPSG film is required for the pattern of the subsequent wiring process. For this purpose, a high concentration of impurities or a high temperature heat treatment process are required for the BPSG film.

제1a도 내지 제1b도는 종래의 실시예에 따른 반도체소자의 층간절연막 평탄화 방법의 제조 공정도이다.1A to 1B are manufacturing process diagrams of a method for planarizing an interlayer insulating film of a semiconductor device according to a conventional embodiment.

제1a도는 반도체기판(1)의 상부에 도전층(2)패턴을 형성하고, 상기 구조의 전 표면의 산화절연막(3)을 형성하므로써, 후속 열처리 공정시 불순물이 도전층(2)패턴으로 확산되는 것을 방지한다.FIG. 1A shows that the conductive layer 2 pattern is formed on the semiconductor substrate 1 and the oxide insulating film 3 on the entire surface of the structure is formed so that impurities diffuse into the conductive layer 2 pattern during the subsequent heat treatment process. Prevent it.

그 다음, 상기 구조의 전 표면에 고농도의 BPSG막(4)을 증착한다. 제1b도는 상기 BPSG막(4)을 750 내지 950℃이상의 고온에서 열처리하여 평탄화한 상태를 도시한 단면도이다.Then, a high concentration of BPSG film 4 is deposited on the entire surface of the structure. FIG. 1B is a cross-sectional view showing the planarized state of the BPSG film 4 by heat treatment at a high temperature of 750 to 950 ° C or higher.

이때, 하층의 도전층(2)패턴의 형상이나, BPSG막(4)의 불순물 농도 및 열처리 온도에 따라 평탄화 정도가 변하게 된다.At this time, the degree of planarization varies depending on the shape of the lower conductive layer 2 pattern, the impurity concentration of the BPSG film 4 and the heat treatment temperature.

그러나, 상기와 같은 종래의 반도체소자의 층간절연막 평탄화 방법은 고온의 열처리 후, 붕소나 인이 외부로 확산하여 BPSG 막 표면에 결정 결함이 생성되고, 후속 금속배선 공정시 배선이 단락하는 문제점이 있으며, 고온의 열처리에 의하여 얕은 접합이 파괴되는 문제점이 있다.However, the conventional method of planarizing an interlayer insulating film of a semiconductor device as described above has a problem in that after a high temperature heat treatment, boron or phosphorus diffuses outward to generate crystal defects on the surface of the BPSG film, and the wiring is shorted in a subsequent metallization process. There is a problem that the shallow junction is destroyed by the high temperature heat treatment.

또, 고온의 열처리공정은 얕은 접합을 형성할 수 없어 평탄화 공정에 한계가 있으며, BPSG 막의 두께를 증가시키는 방법은 후속 금속배선의 콘택홀의 깊이가 깊어져 금속배선의 공정이 어려운 문제점이 있다.In addition, the high temperature heat treatment process is not able to form a shallow junction is limited to the planarization process, the method of increasing the thickness of the BPSG film has a problem that the process of metal wiring is difficult because the depth of the contact hole of the subsequent metal wiring is deep.

따라서, 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 본 발명은 도전층 패턴과, 산화절연막이 형성된 전 구조의 상부에 SOG막을 도포하여 전체 토폴로지를 낮추고, 상기 SOG 막의 상부에 저농도의 BPSG막을 얇게 증착한 후, 저온 열처리 공정을 통하여 BPSG막의 유동에 의한 응력과 열응력에 의해 도전층패턴 상부의 SOG막을 파괴하여 BPSG막을 채워 전체구조를 평탄화하므로써, 반도체소자의 층간절연막을 용이하게 형성할 수 있는 반도체소자의 층간절연막 평탄화 방법을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to solve the above problems, the present invention is to apply a SOG film on top of the entire structure, the conductive layer pattern and the oxide insulating film is formed to lower the overall topology, and a low concentration of BPSG film on top of the SOG film After the thin deposition, the SOG film on the conductive layer pattern is destroyed by the stress and thermal stress caused by the flow of the BPSG film through the low temperature heat treatment process to fill the BPSG film to planarize the entire structure, thereby easily forming the interlayer insulating film of the semiconductor device. It is an object of the present invention to provide a method for planarizing an interlayer insulating film of a semiconductor device.

상기 목적을 달성하기 위한 본 발명의 반도체소자의 층간절연막 평탄화 방법은 반도체기판의 상부에 도전층패턴을 형성하는 단계와, 상기 구조의 전 표면에 산화절연막을 형성하는 단계와, 상기 구조의 전 표면에 SOG막을 형성하는 단계와, 상기 구조의 전 표면에 BPSG막을 형성하는 단계와, 상기 BPSG막을 열처리하여 도전패턴 성부의 SOG막이 깨지고, 그 틈 사이로 BPSG막이 유동하여 채워지는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the method of planarizing an interlayer insulating film of a semiconductor device of the present invention includes forming a conductive layer pattern on an upper surface of a semiconductor substrate, forming an oxide insulating film on the entire surface of the structure, and forming the entire surface of the structure. Forming an SOG film on the substrate; forming a BPSG film on the entire surface of the structure; and heat treating the BPSG film to break the SOG film of the conductive pattern portion, and to flow and fill the BPSG film between the gaps. do.

이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 의한 상세한 설명을 하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail by a preferred embodiment of the present invention.

제2a도 내지 제2c도는 본 발명의 실시예에 따른 반도체소자의 절연막 평탄화방법의 제조 공정도이다.2A to 2C are manufacturing process diagrams of an insulating film planarization method of a semiconductor device according to an embodiment of the present invention.

제2a도는 반도체기판(1)의 상부에 도전층(2)패턴을 형성하고, 상기 구조의 전 표면에 200 내지 400Å 두께 이상의 산화 절연막(3)을 형성 하므로써, 후속 열처리 공정시 불순물이 도전층(2)패턴으로 확산되는 것을 방지한다.FIG. 2A shows that the conductive layer 2 pattern is formed on the semiconductor substrate 1, and the oxide insulating film 3 having a thickness of 200 to 400 이상의 or more is formed on the entire surface of the structure, so that impurities are removed during the subsequent heat treatment process. 2) to prevent spreading to the pattern;

그 다음, 상기 구조의 전 표면에 500 내지 30000Å 두께의 실리케이트계 SOG막(5)을 증착한다.Then, a silicate-based SOG film 5 of 500 to 30000 mm thickness is deposited on the entire surface of the structure.

이때, 상기 SOG막(5)은 원하는 두께로 한번만에 도포하거나, 두번에 나누어 도포한다.At this time, the SOG film 5 is applied at once to a desired thickness or divided into two coatings.

제2b도를 참조하면, 상기 구조의 전 표면에 350 내지 550℃의 온도에서 500 내지 3000Å 두께의 BPSG막(4)을 형성한다.Referring to FIG. 2B, a BPSG film 4 having a thickness of 500 to 3000 Pa is formed on the entire surface of the structure at a temperature of 350 to 550 ° C.

제2c도를 참조하면, 700 내지 850 ℃의 비교적 저온에서 상기 BPSG막(4)을 열처리하여 유동시킨다.Referring to FIG. 2C, the BPSG film 4 is heat treated to flow at a relatively low temperature of 700 to 850 ° C.

이때, 상기 SOG막에 포함된 수분이 제거된다.At this time, the moisture contained in the SOG film is removed.

또, 이때, 상기 BPSG막(4)의 유동응력과 열 응력에 의해 하층의 SOG막(5)이 깨지고, 그 틈 사이로 BPSG막(4)이 유동하여 채워지므로, 완전한 평탄화를 이룰 수 있다.At this time, the SOG film 5 of the lower layer is broken by the flow stress and thermal stress of the BPSG film 4, and the BPSG film 4 flows and fills between the gaps, thereby achieving perfect planarization.

참고로, 상기 BPSG막을 열처리하는 공정은 질소 또는 산소 분위기에서 진행되거나, 수소와 산소와 혼합된 가스 분위기에서 진행된다.For reference, the process of heat-treating the BPSG film is performed in a nitrogen or oxygen atmosphere or in a gas atmosphere mixed with hydrogen and oxygen.

상술한 바와 같이 본 발명의 반도체소자의 층간절연막 평탄화 방법은 도전층패턴의 상부에 SOG막을 얇게 도포하여 전체 도폴로지를 완화시키고, 상기 SOG막의 상부에 저농도의 BPSG막을 얇게 증착한 후, 저온 열처리 공정을 통하여 BPSG막의 유동에 의한 응력과 열응력에 의해 도전층패턴 상부의 SOG막을 파괴하여 BPSG막을 채우므로써, 층간절연막을 완전하게 평탄화하는 이점이 있으며, 얕은 접합을 유지하므로써, 반도체소자의 신뢰성을 향상할 수 있는 이점이 있다.As described above, in the method of planarizing the interlayer insulating film of the semiconductor device of the present invention, a thin SOG film is applied on the conductive layer pattern to alleviate the entire topology, and a low concentration of BPSG film is deposited on the SOG film, followed by a low temperature heat treatment process. By filling the BPSG film by destroying the SOG film on the conductive layer pattern by stress and thermal stress caused by the flow of the BPSG film, the interlayer insulating film is completely flattened, and the reliability of the semiconductor device is improved by maintaining a shallow junction. There is an advantage to this.

Claims (7)

반도체 기판의 상부에 도전패턴을 형성하는 단계와, 상기 구조의 전 표면에 산화절연막을 형성하는 단계와, 상기 구조의 전 표면에 SOG막을 형성하는 단계와, 상기 구조의 전 표면에 BPSG막을 형성하는 단계와, 상기 BPSG막을 열처리하여 도전패턴 성부의 SOG막이 깨지고, 그 틈 사이로 BPSG막이 유동하여 채워지는 단계를 포함하는 것을 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.Forming a conductive pattern on top of the semiconductor substrate, forming an oxide insulating film on the entire surface of the structure, forming an SOG film on the entire surface of the structure, and forming a BPSG film on the entire surface of the structure And heat-treating the BPSG film to break the SOG film of the conductive pattern portion, and to fill the BPSG film by filling the gaps therebetween. 제1항에 있어서, 상기 산화 절연막은 200 내지 400Å 두께 이상으로 형성하는 것을 특징으로하는 반도체소자의 층간절연막 평탄화 방법.The method of claim 1, wherein the oxide insulating layer is formed to a thickness of 200 to 400 GPa or more. 제1항에 있어서, 상기 SOG막은 500 내지 3000Å 두께로 형성하는 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.The method of claim 1, wherein the SOG film is formed to a thickness of 500 to 3000 Å. 제1항에 있어서, 상기 SOG막은 원하는 두께로 한번만에 도포하거나, 두번에 나누어 도포하는 것을 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.The method of claim 1, wherein the SOG film is applied at a desired thickness only once or dividedly applied twice. 제1항에 있어서, 상기 BPSG막은 350 내지 550 ℃의 온도에서 500 내지 3000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.The method of claim 1, wherein the BPSG film is formed to a thickness of 500 to 3000 kPa at a temperature of 350 to 550 ° C. 제1항에 있어서, 상기 BPSG막은 700 내지 850 ℃의 온도에서 열처리하는 것을 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.The method of claim 1, wherein the BPSG film is heat-treated at a temperature of 700 to 850 ° C. 제1항에 있어서, 상기 BPSG막을 열처리할 때, 질소 또는 산소 분위기에서 진행되거나, 수소와 산소가 혼합된 가스 분위기에서 진행되는 것을 특징으로 하는 반도체소자의 층간절연막 평탄화 방법.2. The method of claim 1, wherein the heat treatment of the BPSG film is performed in a nitrogen or oxygen atmosphere, or in a gas atmosphere in which hydrogen and oxygen are mixed.