KR0170475B1 - 에스오아이 모스트랜지스터의 소자 격리방법 - Google Patents

에스오아이 모스트랜지스터의 소자 격리방법 Download PDF

Info

Publication number
KR0170475B1
KR0170475B1 KR1019950052672A KR19950052672A KR0170475B1 KR 0170475 B1 KR0170475 B1 KR 0170475B1 KR 1019950052672 A KR1019950052672 A KR 1019950052672A KR 19950052672 A KR19950052672 A KR 19950052672A KR 0170475 B1 KR0170475 B1 KR 0170475B1
Authority
KR
South Korea
Prior art keywords
oxide film
active region
film
isolation
gate
Prior art date
Application number
KR1019950052672A
Other languages
English (en)
Other versions
KR970053401A (ko
Inventor
유종선
이규홍
강성원
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950052672A priority Critical patent/KR0170475B1/ko
Publication of KR970053401A publication Critical patent/KR970053401A/ko
Application granted granted Critical
Publication of KR0170475B1 publication Critical patent/KR0170475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 에스오아이 모스트랜지스터의 소자 격리방법에 관한 것으로서 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산확이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비한다.
따라서, 채널 영역으로 이용되는 활성영역의 주위에 소자를 격리하기 위한 격리산화막을 활성영역의 두께로 형성하여 활성영역의 측면으로 전류가 누설되는 것을 감소시킬 수 있다.

Description

에스오아이(SOI) 모스트랜지스터의 소자 격리방법
제1도(a), (b) 및 (c)는 종래 기술들에 따른 에스오아이 모스트랜지스터의 소자 격리를 나타내는 단면도.
제2도는 일반적인 모스트랜지스터의 서브쓰레쏠드 특성과 상기 제1도의 (a) 또는 (c)의 구조가 가지는 서브쓰레쏠드 특성을 나타내는 그래프.
제3도(a) 내지 (i)는 본 별명에 따른 에스오아이 모스트랜지스터의 소자 격리방법을 나타내는 공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 23 : 매몰 산화막
25 : 실리콘층 27 : 완충산화막
29 : 실리콘 질화막 31 : 활성영역
33 : 열산화막 35 : 격리산화막
37 : 감광막 41 : 게이트 산화막
43 : 게이트
본 발명은 에스오아이(SOI : Silicon-On-Insulator) 모스(MOS : Metal Oxide Semiconductor) 트랜지스터의 소자 격리방법에 관한 것으로, 특히, 채널로 이용되는 활성영역과 격리 영역의 높이를 일치시켜 표면의 평탄도를 향상시키고 채널의 측면에 의한 전류의 누설을 감소시킬 수 있는 에스오아이 모스트랜지스터의 소자 격리방법에 관한 것이다.
모스트랜지스터의 집적도가 높아질 수록 트랜지스터의 게이트 길이가 짧아지고 소자 격리의 폭은 좁아지며 접합의 깊이는 얕아져야 한다. 상기에서 소자 격리 폭의 한계를 완화하는데는 SOI 구조가 이상적이며, SOI 층의 두께를 낮추면 등가적으로 얕은 접합을 얻을 수 있다. 그러므로, 모스트랜지스터를 현재는 거의 대부분 벌크 형태의 실리콘 기판을 이용하여 제조하고 있으나, 저전력 및 고속 반도체소자에서 벌크 형태의 실리콘기판 보다 좋은 특성을 갖는 SOI 소자가 차지하는 비중이 점차 커지고 있다.
SOI 소자 간의 격리를 위하여 초기에는 제1도의 (a)와 같은 메사형(mesa type)의 격리 구조가 제안되었다. 상기 구조는 실리콘기판(1) 상에 형성된 매몰산화막(2)의 상부의 소정 부분에 활성영역(3)이 형성되고, 이 형성영역(3)의 표면에 게이트 산화막(4)이 형성되어 있다. 그리고, 상기 매몰산화막(2) 및 게이트 산화막(4)의 표면에 게이트(5)이 형성되어 있다. 그러나, 상술한 구조의 모스트랜지스터는 채널의 측면(side-channel)의 문턱 전압(threshold voltage)이 낮음에 의하여 제2도의 곡선 C와 같이 게이트 전압 VG가 0V인 오프(off) 상태에서 드레인 전류(ID)의 누설이 심하여 대기전력(standby power)의 소비가 크다는 단점이 있었다.
이를 해결하기 위하여 SOI의 측면 실리콘의 불순물 농도를 높히고 제1도의 (b)와 같이 측면 산화막의 두께를 두껍게 하여 유효 문턱 전압의 크기를 올리는 방법이 고안되었다. 상기 모스트랜지스터는 게이트 산화막(6)의 측면을 두껍게 형성하는 것을 제외하고는 상술한 제1도(a)에 도시된 구조와 동일한 구조를 갖는다.
또한, 제1도(c)는 실리콘기판(11) 상에 형성된 매몰산화막(12)의 상부의 소정 부분에 채널로 이용되는 활성영역(13)이 형성되고, 이 활성영역(13)의 주위에 소자를 분리하는 국부산화격리(LOCOS : Local Oxidation of Silicon)에 의해 형성된 필드산화막(14)이 형성되어 있다. 그리고, 상기 활성영역(13)의 상부에 게이트 산화막(15)이 형성되고, 이 게이트 산화막(15) 및 필드산화막(14)의 상부에 게이트(16)이 형성되어 있다. 그리고, 상기 매몰산화막(2) 및 게이트 산화막(4)의 표면에 게이트(5)이 형성되어 있다. 상술한 모스트랜지스터에서도 채널의 측면을 통하여 전류 누설이 발생되므로 활성영역(13)의 가장자리에 접하는 필드산화막(14) 하부의 실리콘기판(11)에 고농도로 불순물 도우핑하여 유효 문턱전압을 높게 하였다. 그럼에도 불구하고 상기의 제1도(b) 및 (c)의 두 방법은 불순물 농도와 측면의 게이트 산화막 두께를 최적화하지 않을 경우 제2도에서 보인 바와 같이, 곡선 A와 같은 일반적인 모스트랜지스터의 서브쓰레쏠드(subthreshold) 특성과 달리 곡선 C와 같이 드레인 전류의 서브쓰레쏠드 전류가 누설되어 오프 상태에서 상당한 양의 전류가 흐르게 되는 문제점이 있었다. 또한, 게이트와 격리층 사이가 평탄화되지 않아 게이트의 형성시 식각 잔류물이 계단(step) 아래에서 발생되는 문제점이 있었다.
따라서, 본 발명의 목적은 채널의 측면으로 전류가 누설되는 것을 감소시킬 수 있는 에스오아이 모스트랜지스터의 소자 격리방법을 제공함에 있다.
본 발명의 다른 목적은 게이트와 격리층의 표면을 평탄화할 수 있는 에스오아이 모스트랜지스터의 소자 격리방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 에스오아이 모스트랜지스터의 소자 격리방법은 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산화막이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제3도(a) 내지 (i)는 본 발명에 따른 에스오아이 모스트랜지스터의 소자 격리방법을 나타내는 공정도이다.
제3도(a)를 참조하면, 매몰산화막(23) 및 실리콘층(25)을 갖는 실리콘기판(21)으로 이루어진 SOI 기판 상에 완충 산화막(27)와 실리콘 질화막(29)을 형성한다. 상기에서 SOI 기판의 실리콘층(25)은 100∼400㎚ 정도의 두께를 갖는다. 그리고, 상기 완충 산화막(27)은 850∼950℃ 정도의 온도에서 건식 산화하거나, 또는, 750∼850℃ 정도의 온도에서 습식 산화하여 20∼40㎚ 정도의 두께로 형성된다. 또한, 실리콘 질화막(29)은 저압 화학 기상 증착(LPCVD : Low Pressure Chemical Vapor Deposition) 방법에 의하여 50∼100㎚ 정도의 두께로 형성된다.
제3도(b)를 참조하면, 상기 실리콘 질화막(29)의 상부에 감광막(도시되지 않음)을 도포한 후 마스크 작업을 수행하여 소정 부분을 제외한 나머지 부분의 실리콘 질화막(29), 완충산화막(27) 및 실리콘층(25)을 반응성 이온 식각(RIE : Reactive Ion Etch)에 의하여 제거하여 활성영역(31)을 한정한다. 그리고, 상기 감광막을 제거한 후 문턱전압 조절을 위해 상기 활성영역(31)에 이온을 주입하고 희석 HF 용액으로 세척한다.
제3도(c)를 참조하면, 상기 활성영역(31)의 측면에 열산화막(33)을 형성한다. 상기에서, 열산화막(33)은 상기 완충산화막(27)과 동일하게 850∼950℃ 정도의 온도에서 건식 산화하거나, 또는, 750∼850℃ 정도의 온도에서 습식 산화하여 30∼50㎚ 정도의 두께로 형성된다. 상기 열산화막(33)은 결함이 많은 CVD 산화막을 증착하기 전에 활성영역(31) 표면의 상태를 좋게 하여 측면으로 전류가 누설되는 것을 방지한다.
제3도(d)를 참조하면, 상술한 구조의 전 표면에 CVD 방법에 의하여 상기 활성영역(31) 보다 10∼30㎚ 정도 두꺼운 격리산화막(35)을 증착한다.
제3도(e)를 참조하면, 상기 격리산화막(35)의 상부에 0.8∼1.5㎛ 정도의 두께로 감광막(37)을 도포한다. 그리고, 상기 감광막(25)이 상기 활성영역(31)의 주위에만 잔류하도록 마스크 작업을 수행한다. 이 때, 상기 감광막(31)의 측벽과 격리산화막(35)의 측벽의 간격(26)은 0.2∼0.5㎛가 되도록 한다.
제3도(f)를 참조하면, 상기 감광막(37)을 120∼150℃ 정도의 온도로 10∼30분 동안 구워 감광막(37)의 가장자리가 흘러 내리도록 하여 상기 격리산화막(35)의 측벽을 감싸도록 한다.
제3도(g)를 참조하면, 상기 격리산화막(35)을 습식 또는 건식 식각하여 실리콘 질화막(29)을 노출시킨다.
제3도(h)를 참조하면, 상기 감광막(37)을 제거한 뒤 800∼900℃ 정도의 온도에서 10∼30분 동안 열산화하여 활성영역(31)의 위쪽 가장자리 부분의 완충산화막(27)을 두껍게 성장시킨다. 그리고, 상기 실리콘 질화막(29)을 습식 식각하여 열산화막(27)을 노출시킨다. 이 때, 상기 완충산화막(27)과 격리산화막(35)이 식각될 수 있다.
제3도(i)를 참조하면, 상기 완충산화막(27)을 희석된 HF 용액으로 제거하여 상기 활성영역(31)을 노출시킨다. 그리고, 상기 활성영역(31)의 노출된 부분을 800∼900℃ 정도의 온도에서 열산화시켜 4㎚∼20㎚ 정도 두께의 게이트 산화막(41)을 형성한다. 그 다음, 상기 게이트 산화막(41)의 상부에 다결정실리콘으로 이루어진 게이트(43)를 형성한다.
따라서, 본 발명은 채널영역으로 이용되는 활성영역의 주위에 소자를 격리하기 위한 격리산화막을 활성영역의 두께로 형성하여 활성영역의 측면으로 전류가 누설되는 것을 감소시킬 수 있는 잇점이 있다.

Claims (7)

  1. 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산확이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비하는 에스오아이 모스트랜지스터의 소자 격리방법.
  2. 제1항에 있어서, 상기 격리산화막을 형성하기 전에 활성영역의 측면에 열산화막을 형성하는 공정을 더 구비하는 에스오아이 모스트랜지스터의 소자 격리방법.
  3. 제2항에 있어서, 상기 활성영역의 측면에 열산화막을 30∼50㎚의 두께로 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  4. 제1항에 있어서, 상기 격리산화막을 활성영역보다 10∼30㎚ 두껍게 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  5. 제1항에 있어서, 상기 감광막을 0.8∼1.5㎛의 두께로 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  6. 제5항에 있어서, 상기 감광막을 상기 격리산화막의 측벽과 0.2∼0.5㎛의 거리가 이격되도록 형성된 에스오아이 모스트랜지스터의 소자 격리방법.
  7. 제1항에 있어서, 상기 감광막을 120∼150℃의 온도로 10∼30분 동안 열처리하는 에스오아이 모스트랜지스터의 소자 격리방법.
KR1019950052672A 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법 KR0170475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Publications (2)

Publication Number Publication Date
KR970053401A KR970053401A (ko) 1997-07-31
KR0170475B1 true KR0170475B1 (ko) 1999-03-30

Family

ID=19441850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Country Status (1)

Country Link
KR (1) KR0170475B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349366B1 (ko) * 1999-06-28 2002-08-21 주식회사 하이닉스반도체 에스오아이 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR970053401A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5818085A (en) Body contact for a MOSFET device fabricated in an SOI layer
KR100296805B1 (ko) 반도체소자제조방법
US5328862A (en) Method of making metal oxide semiconductor field effect transistor
JP2929419B2 (ja) 半導体素子の製造方法
KR0157875B1 (ko) 반도체 장치의 제조방법
KR0137815B1 (ko) 반도체 mosfet 제조방법
JP3408437B2 (ja) 半導体装置の製造方法
KR0170475B1 (ko) 에스오아이 모스트랜지스터의 소자 격리방법
KR0183785B1 (ko) 모스 트랜지스터 제조방법
KR101060697B1 (ko) 채널 폭이 증가된 ｍｏｓ 트랜지스터 및 그 제조 방법
KR100234692B1 (ko) 트랜지스터 및 그 제조방법
CN108987332B (zh) 未平面化的浅沟槽隔离形成
JPH03101252A (ja) 素子分離方法
KR100304500B1 (ko) 반도체장치의제조방법
KR100412147B1 (ko) 반도체장치의 제조방법
KR100348314B1 (ko) 반도체소자 및 그의 제조방법
KR100321698B1 (ko) 트렌치형소자분리산화막을포함하는반도체소자제조방법
JP2705583B2 (ja) 半導体装置の製造方法
KR100567047B1 (ko) 모스 트랜지스터 제조방법
KR100241540B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR930001290B1 (ko) 고 접합파괴전압을 갖는 모오스 트랜지스터 및 그 제조방법
KR100353828B1 (ko) 반도체소자의 소자 격리막 형성 방법
KR0170338B1 (ko) 반도체 장치의 게이트 패턴 형성방법
KR100215857B1 (ko) 트랜지스터의 제조방법
JPH05152570A (ja) 絶縁ゲート電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee