KR0168423B1 - 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 - Google Patents

주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 Download PDF

Info

Publication number
KR0168423B1
KR0168423B1 KR1019900003783A KR900003783A KR0168423B1 KR 0168423 B1 KR0168423 B1 KR 0168423B1 KR 1019900003783 A KR1019900003783 A KR 1019900003783A KR 900003783 A KR900003783 A KR 900003783A KR 0168423 B1 KR0168423 B1 KR 0168423B1
Authority
KR
South Korea
Prior art keywords
region
integrated circuit
inspection
wafer
conductive
Prior art date
Application number
KR1019900003783A
Other languages
English (en)
Other versions
KR900015284A (ko
Inventor
에스. 마한트-쉐티 쉬발링
제이. 아톤 토마스
제이. 계일 레베카
Original Assignee
엔.라이스 머레트
텍사스 인스트루먼츠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.라이스 머레트, 텍사스 인스트루먼츠 filed Critical 엔.라이스 머레트
Publication of KR900015284A publication Critical patent/KR900015284A/ko
Application granted granted Critical
Publication of KR0168423B1 publication Critical patent/KR0168423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
제1도는 종래 기술에 따라 구성된 검사 구조물의 정단면도.
제2도는 본 발명에 따라 반도체 집적 회로를 검사하는데 사용된 장치의 사시도.
제3도는 본 발명에 따라 구성된 검사 구조물의 사시도.
제4도는 본 발명의 선택적인 실시예에 따라 구성된 검사 구조물의 평면도.
* 도면의 주요부분에 대한 부호의 설명
10, 48 : 검사 구조물 12, 54 : 제1구조물
14, 56 : 제2구조물 16, 20 : 공통 리드선
18, 22 : 프로브 패드 26 : 반도체 웨이퍼
28 : 주사 전자 현미경 30 : 클램프
32 : 접속 케이블 42 : 전자 멀티플라이어
44 : 모니터 45 : 화상 처리기
47 : 화상 50 : 절연체
52 : 반도체 표면 60 : 섬(island)
본 발명은 일반적으로 실리콘 반도체 처리에 관한 것으로, 특히 주사 전자 현미경(scanning electron microscope)을 사용하여 반도체 집적 회로 구조물을 파라메트릭 검사(parametric testing)하기 위한 방법 및 장치에 관한 것이다.
실리콘 반도체 집적 회로 제조시, 설계 사양(design specifications)이 충족되었는지 보장하고 웨이퍼 처리에서 결함의 원인을 분리해내는 검사를 할 수 있는 것이 중요하다. 일반적으로, 이제까지는 각각의 층 또는 제조중의 제조 단계를 검사하는 것이 실용적이지 못했다. 시간 및 비용 때문에 제한된 중간 검사(in-process testing) 만이 가능했었다. 실시할 수 있는 중간 검사 방법은 단지 미숙하고 적합하지 않은 제한된 정보만을 제공하였다. 예를 들어, 이 검사 방법들은 고장이 발생한 제조 레벨이나 고장율(결함 밀도)이 얼마인지 등에 관한 정보를 제공하지 못했다. 제조 완료 후, 회로에 미리-형성된(pre-formed) 회로 검사 구조물은 처리 및 설계 에러에 대한 더욱 제한된 정보를 제공한다.
종래의 한 검사 방법은 반도체 웨이퍼 상에 삽입 돌출부(interleaving tines) 및 직접 프로브 패드(integral probe pads)를 갖는 빗살형(comb) 구조물을 포함하는 검사 구조물을 배치하는 것을 포함한다. 검사 구조물은 집적 회로 제조 동안에 또는 분리 파이롯트 웨이퍼(separate pilot wafer) 상에 제조되며, 구조물 및 그 내부에 요구되는 복잡성을 반영한다. 집적 회로가 완성되면, 기계적 프로브 검사 디바이스를 이용하여 검사 구조물상에 프로브 패드를 접촉시켜 전기적 독출(readout)이 얻어진다. 독출은 고장 위치 정보가 없이 통과/고장 표시 정도만을 제공한다.
또한, 기계적 프로브 검사 디바이스를 사용하면 검사 구조물과 프로브 사이를 접촉시키기 위해 프로브 패드를 사용할 필요가 있다. 프로브 패드가 종종 프로브의 크기로 인해 자체의 검사 구조물보다 상당히 큰 공간을 필요로 하기 때문에, 유용한 웨이퍼 표면 공간을 근본적으로 허비하게 된다. 그러므로, 고장 위치, 고장 밀도 및 고장 형태를 식별할 수 있으면서 공간면에서 효율적인 방법 및 장치의 필요성이 제기되었다.
본 발명은 종래의 검사 방법에 관련된 문제점들을 제거하거나 또는 상당히 감소시키는 반도체 직접 회로 구조물을 검사하기 위한 방법 및 장치를 포함한다. 본 발명은 표면 공간을 프로브 패드용으로 소모하지 않고 처리중에 반도체 회로 구조물의 각각의 층을 검사 및 평가할 수 있게 한다.
본 발명의 한 특징에 따르면, 반도체 집적 회로용 검사 구조물이 제조된다. 검사 구조물은 공통 전위의 제1전도 영역, 및 제1영역으로부터 분리되거나 또는 분리될 수 없는 제2전도 영역을 포함한다. 한 실시예에서, 제1영역은 전체적으로 평행인 다수의 제1구조물을 포함하고, 제1구조물들을 가로질러 전체적으로 평행인 다수의 제2구조물이 배치되어 있다. 제1 및 제2구조물은 메시 패턴(mesh pattern)을 형성하도록 서로 교차 접촉한다. 각각의 메시 패턴의 개구 내에는 제1영역으로부터 분리될 수 있는 제2전도영역을 형성하는 섬(island)이 있다.
표준 주사 전자 현미경(SEM)으로부터의 전자 빔은 검사 구조물로 지향된다. SEM은 전체 구조물을 주사하고 웨이퍼로부터 방출된 소정의 2차 전자들은 가시 화상 디스플레이를 나타낼 수 있는 디바이스 또는 화상 처리 계산 기술에 의해 검출되고 해석된다. 화상 디스플레이는 제2전도 영역의 세기를 비교함으로써 개방(open) 및 단락(short)을 결정하도록 조사된다.
일반적으로, 제2전도 영역이 자유 부동(free floating) 상태일 때, 즉 제1영역에 접속되지 않을 때, 제2영역은 제1영역에 접속된 제2영역의 다른 부분들과 세기의 차이를 보일 것이다. 그러므로, 제2영역들이 제1영역에 실제로 접속되어 있는지 또는 이로부터 실제로 분리되어 있는지의 여부를 결정하는 것이 가능하다.
본 발명의 기술적인 장점은 지금까지 집적 회로의 검사에 필요했던 기계적 프로브를 전자 빔이 대체할 수 있다는 것이다. 다른 기술적인 장점은 프로브 패드가 더 이상 필요하지 않으므로 유용한 웨이퍼 표면 공간이 절약된다는 것이다. 또 다른 기술적인 장점은 전자 빔 프로브의 높은 공간 해상도를 사용하여 검사 구조물의 관찰도(observability)가 개선되는 것이다. 조작자는 다수의 별도의 검사 지점에서 고장이 발생되는지의 여부를 나타내는 정보를 용이하게 볼 수 있고, 이 때 조작자는 고장의 수 뿐만 아니라 고장이 어디에 발생되었는지를 판정할 수 있다. 이러한 기술은 또한 화상 처리를 사용하는 자동화 체계에 적합하다.
이제, 첨부한 도면을 참조하여 본 발명의 기술적인 장점을 상세히 설명한다.
제1도를 참조하면, 종래 기술에 따라 구성된 검사 구조물이 일반적으로 참조번호(10)으로 표시되어 있다. 검사 구조물(10)은 다수의 제2구조물(14)와 맞물린 다수의 제1구조물(12)를 포함한다. 제1구조물(12)는 공통 리드선(16)을 통해 프로브 패드(18)에 상호 접속되고, 제2구조물(14)는 공통 리드선(20)을 통해 프로브 패드(22)에 상호 접속된다. 도시하지 않았으나, 검사 구조물(10)이 집적 회로의 제조동안 반도체 웨이퍼의 표면 또는 분리 파이롯트 웨이퍼 상에 구성될 수 있다는 것을 알 수 있다.
검사 구조물(10)은 구조물(12 및 14)과 이들 사이의 공간의 복잡함이 웨이퍼상의 집적 회로의 제조시 요구되는 복잡함에 근사하도록 구성된다. 예를 들어, 집적 회로들이 1 미크론(micron) 구조로 제조된 경우, 제1 및 제2구조물(12 및 14) 또한 약 1 미크론 크기로 구성된다.
제조 단계들의 신회성을 검사하기 위해, 제조 단계가 완료된 후에 프로브 패드(18 및 22)에 접촉하는데 기계적 프로브 디바이스 (도시되지 않음)가 사용된다. 기계적 프로브 디바이스는 패드들(18과 22) 사이의 저항을 측정한다. 저 저항이 구조물 고장을 나타내나, 고장 지점의 수, 고장 밀도, 고장 위치 또는 고장 형태를 나타내지는 못한다. 이러한 개방(open)에 대한 구조물 고장의 상대적인 수는 주어진 공간에서 구조물을 제조할 때 성공도로서 취해진다. 다양한 공간을 검사하기 위해, 다수의 이러한 구조물들이 필요하게 된다. 접촉부, 비아(vias)들, 층간 금속 단락부(inter-level metal shorts), 금속 대 폴리(poly) 및 게이트 산화물 결합과 같은 다른 형태의 고장을 검사하기 위해 다른 검사 구조물들이 필요할 수도 있다.
검사 프로브들의 실제적인 크기 때문에, 프로브를 접촉시키기에 충분한 크기의 프로브 패드들을 제공할 필요가 있다. 프로브 패드(18 및 22)는 각각 일반적으로 제1 및 제2구조물(12 및 14) 정도이거나 더 크기 때문에 표면 공간을 상당히 소모한다. 검사 구조물(10)과 유사한 다수의 검사 구조물이 웨이퍼에 사용될 때, 집적 회로 구조물을 제조하는데 사용될 수도 있는 매우 많은 유용한 표면 공간이 소모된다.
제2도를 참조하면, 본 발명에 따른 반도체 집적 회로 구조물을 검사하기 위한 장치는 참조번호(24)로 표시되어 있다. 장치(24)는 일반적으로 청정 환경(clean environment) 내에 있는 표준 반도체 집적 회로 제조 라인을 따라 배치된다. 오염물이 회로들을 파괴할 수 있기 때문에 반도체 웨이퍼(26) 상에 형성되는 집적 회로의 오염을 방지하기 위해 청정 환경 내에 장치(24)를 유지시키는 것이 중요하다.
장치(24)는 클램프(30) 및 접속 케이블(32)에 의한 것과 같은 소정의 적절한 방법에 의해 웨이퍼(26)에 전기적으로 접속된 주사 전자 현미경(SEM)을 포함한다. SEM(28)은 웨이퍼(26)에 전자 빔(38)을 방출한다. 전자 빔(38)은 래스터(raster) 형태로 웨이퍼(26)을 주사하기 위해 화살표(34 및 36)으로 표시한 바와 같이 이동할 수 있다. 전자 빔(38)의 전자들은 웨이퍼(26)의 표면에 충돌하여 그 위에 형성된 검사 구조물을 조사(irradiating)함으로써, 다른 전자들이 방출(release)될 수 있게 한다. 선(39)으로 표시한 바와 같이 방출된 전자 또는 2차 전자들은 웨이퍼(26)으로부터 모든 방향으로 이동한다. 선(40)으로 표시한 바와 같이, 2차 전자들 중 소정의 전자들이 케이블(46)에 의해 화상 처리기(45)와 같은 다른 데이터 처리 장치 또는 모니터(44)에 신호를 제공하는 전자 멀티플라이어(electron multiplier ; 42) 또는 본 기술 분야에 공지된 다른 검출기들에 의해 검출된다. 모니터(44)는 웨이퍼(26) 상에 형성된 검사 구조물(제3도 및 제4도)에 해당하는 화상(47)을 제공하는데, 이것은 후에 상세히 설명될 것이다.
웨이퍼(26) 상의 검사 구조물을 주사하기 위해 SEM(28)을 사용하므로써, 용이하게 평가되는 화상(47)이 제공된다. 제조 레벨이 완료되자 마자 조작자는 웨이퍼(26)을 주사할 수 있다. 장치(24)는 회로 오염의 위험성 없이 검사 결과를 즉시 그리고 정확히 제공하도록 청정 환경에서 제조 라인에 이미 배치되어 있을 수 있다. 도시하지 않았으나, 전자 빔 이외의 빔들이 본 발명에 사용될 수 있다는 것을 알 수 있다. 예를 들어, 이온 빔, 광자(photon) 빔 또는 전자 빔 또는 이들의 조합들이 동일한 성공률로 검사 구조물들을 조사하는데 사용될 수도 있다.
제3도를 참조하면, 본 발명에 따른 검사 구조물은 참조번호(48)로 표시되어 있다. 검사 구조물(48)은 반도체 표면(52) 상에 형성된 절연체 (50) 상에 공지된 기술인 표준 패터닝(patterning) 및 에칭(etching) 기술을 사용하여 형성된다. 검사 구조물(48)은 알미늄, 알미늄 합금, 또는 금속 규화물과 같은 소정의 적절한 전도성 재료로 형성될 수 있다. 검사 구조물(48)은 각각의 생산 단계의 검사 및 평가를 하도록 집적 회로의 적절한 제조 단계중에 웨이퍼 상에 형성된다. 도시하지 않았으나, 검사 구조물(48)이 분리 검사 웨이퍼 상에 형성될 수 있고, 검사를 위해 각 레벨상에 형성될 수 있다는 것을 알 수 있다. 검사 구조물(48)은 대응하는 제조층(들)에 요구된 것과 같은 동일한 복잡도로 형성된다. 회로 제조시 검사 구조물(48)을 시험함으로써 웨이퍼 상에서 즉시 점검(immediate check)이 수행될 수 있다.
검사 구조물(48)은 일반적으로 평행인 다수의 제1구조물(54)를 포함한다. 일반적으로 평행인 다수의 제2구조물(56)은 (54)를 관통하도록 일반적으로 제1구조물(54)를 가로질러 형성된다. 제1 및 제2구조물(54 및 56)은 참조번호(58)로 표시된 연동 그리드 구조물(interlocking grid structure)을 형성한다. 완전한 하나의 그리드 구조물(58)만을 도시하였으나, 구조물(58)이 필요한 만큼 많이 반복될 수 있다는 것을 알 수 있다.
그리드 구조물(58)에는 제1 및 제2구조물(54 및 56)과 동일한 금속성 물질로 형성되고, 도시한 바와 같이 다각형 또는 그외의 다른 적절한 형태로 형성할 수도 있는 섬(60)이 있다. 섬(60)은 그것의 주변을 모두 둘러싼 갭(62)에 의해 제1 및 제2구조물(54 및 56)으로부터 분리된다. 그래서, 검사 구조물(48)은 고정(공통) 전위 [제1 및 제2구조물(54 및 56)]에서 클램프(30)과 같은 적절한 수단에 의해 보유될 수 있는 제1전도 영역, 및 제1영역으로부터 분리된 제2전도 영역[섬(60)]으로 형성된다.
검사 구조물(48)은 연부를 따라 웨이퍼 상의 소정의 편리한 위치 또는 그 상부에 제조되는 집적 회로들 사이에 형성된다. 또한 회로 웨이퍼 전후에 분리 웨이퍼 상에 형성될 수 있고, 이러한 웨이퍼들은 생산 공정의 집적도를 검사하기 위해 사용된다. 종래 기술에 따르면, 유용한 표면 공간의 과도한 손실이 없이 원하는 대로 다수의 섬(60) 및 메시(58)을 형성하는 것이 가능하다. 도시하지 않았으나, 클램프(30)(제2도)을 통해 주사 전자 현미경(28)과의 접촉부로써 구조물들(54 또는 56)중 적어도 하나의 구조물을 제공하는 것이 중요하다. 이것은 공지된 기술에 의해 웨이퍼의 연부 또는 웨이퍼의 후면(backside)에 구조물(54 또는 56)을 통하게 함(running)으로써 달성될 수 있다.
섬(60)이 정확하게 형성되고, 구조물(54 및 56)으로부터 전기적으로 분리된 경우에, 모든 섬(60)들은 전자 빔, 광자 빔, 이온 빔 또는 이의 조합에 의해 조사될 때 동일한 세기로 모니터(44)(제2도) 상에 디스플레이된다. 그러나, 섬(60)이 구조물(54 및 56)으로부터 완전하게 분리되지 않는 경우, 즉 섬(60)이 구조물(54 및/또는 56)에 단락된 경우에, 단락된 섬(60)은 단락되지 않은 섬(60)과는 상이한 세기를 갖게 된다. 그러므로, 조작자가 모니터(44)를 관찰하고 공통(common) 전위에 접속되어 있지 않은 구조물(분리 검사)에서부터 공통 전위에 접속되어 있는 구조물(60 ; 접속도 검사)을 신속하게 식별하는 것이 가능하다. 검사 구조물(48)이 도통되는 직접 회로 제조의 레벨과 같이 복잡하게 구성되기 때문에, 검사 구조물(48)은 고장 레벨을 지정할 뿐만 아니라 고장 밀도 정보를 제공한다.
다른 유용한 정보를 제공하기 위해 여러가지 방법으로 구조물 (48)을 변형하는 것이 가능하다. 예를 들어, 섬(60)은 제조 공정이 단락에 의해 고장이 발생하는 정확한 위치를 확인하기 위해 구조물(54 및 56)들 중 1개에 점진적으로 근접하여 배치될 수 있다. 또한, 섬(60)은 레벨들 사이의 분리 검사(개방/단락)를 수행하기 위해 구조물(54 및 56)으로부터 각 제조 레벨에서 형성될 수 있다.
제4도를 참조하면, 본 발명에 따라 구성된 검사 구조물의 다른 실시예가 참조 번호(64)로 표시되어 있다. 검사 구조물(64)는 밀폐부(enclosure ; 66)을 형성하는 공통 전위의 제1전도 영역, 및 브릿지(70)에 의해 밀폐부(66)에 접속된 제2전도 영역 또는 섬(68)을 포함한다. 검사 구조물(64)는 제3도에 도시하고 상술한 검사 구조물(48)과 같은 형태로 제조된다.
검사 구조물(64)는 섬(68)과 밀폐부(66) 사이를 개방하지 않고 브릿지(70)에 대한 크기를 확인하도록 형성될 수 있다. 따라서, 개방이 발생하는 지점을 찾기 위해 브릿지(70)에 대해 점진적으로 좁아지는 폭(W)을 갖는 검사 구조물(64)를 형성하는 것이 가능하다. 검사 구조물(64)는 또한 이의 고장 밀도를 확인하기 위해, 형성되는 집적 회로에 상당하는 복잡도로 형성된다. 빔(전자, 이온 또는 광자)에 의해 조사될 때, 밀폐부(66)에 실제로 접속되어 있는 섬(68)은 접속되어 있지 않은 섬(68)과 상이한 밀도로 나타난다.
도시하지 않았으나, 다양한 형태 및 패턴의 검사 구조물을 제조하는 것이 가능하고, 또한 이것은 본 발명의 범위에 포함될 수 있다. 이로부터 분리된 구조물에 관통 공통 전위 또는 공통 전위를 제공하는 소정의 구조물은 동일한 성공도로 사용될 수도 있다. 본 발명을 사용함으로써 다수의 제조 레벨들 사이의 접속도가 용이하게 검사될 수 있다.
그러므로, 집적 회로의 각 제조 레벨로 동시에 검사 구조물을 형성하면 신속한 검사 결과를 제공할 수 있다. 조작자는 전체 회로가 제조되기 전에 제조 공정에서 소정의 고장들을 신속하게 확인할 수 있다. 또한 SEM이 집적 회로 구조물의 누설 및 캐패시턴스(leakage and capacitance)와 같은 특성 표시를 제공하는데 사용될 수 있다. 본 발명의 방법은 이제까지는 알려져 있지 않던 반도체 집적 회로 제조를 관찰하는 기능을 제공한다.
본 발명이 특정한 양호한 실시예에 관련하여 설명되었으나, 본 분야에 숙련된 기술자들은 여러가지 변형 및 변경을 제시할 수 있고, 본 발명은 첨부한 특허 청구의 범위 내에 이러한 변형 및 변경을 포함한다.

Claims (17)

  1. 주사 전자 현미경에 의해 반도체 웨이퍼 상의 반도체 집적 회로를 검사하기 위한 구조물에 있어서, 웨이퍼 상에 형성된 공통 전위의 제1전도 영역 : 및 상기 제1영역과의 사이의 접속 또는 분리 상태(connectivity or isolation condition)가 상기 주사 전자 현미경으로 관찰될 수 있는 제2전도 영역을 포함하는 것을 특징으로 하는 반도체 직접 회로 검사용 구조물.
  2. 제1항에 있어서, 상기 제1영역이 상기 제2영역에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  3. 제1항에 있어서, 상기 제1영역이 상기 제2영역으로부터 분리되어 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  4. 제1항에 있어서, 상기 제1영역 및 상기 제2영역이 동일한 제조레벨(fabrication level)에 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  5. 제1항에 있어서, 상기 제1영역이 상기 제2영역과 상이한 제조 레벨에 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  6. 제1항에 있어서, 상기 영역들을 조사(irradiate)하기 위한 최소한 하나의 빔을 더 포함하는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  7. 제6항에 있어서, 상기 최소한 하나의 빔이 전자 빔을 포함하는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  8. 제6항에 있어서, 상기 최소한 하나의 빔이 광자 빔을 포함하는 것을 특징으로하는 반도체 집적 회로 검사용 구조물.
  9. 제6항에 있어서, 상기 최소한 하나의 빔이 이온 빔을 포함하는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  10. 제1항에 있어서, 상기 제2영역들이 선정된 순서로 상기 제1영역에 점진적으로 근접하여 형성되어 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  11. 제2항에 있어서, 상기 제1영역은 폭이 선정된 순서로 점진적으로 작아지는 브릿지(bridge)에 의해 상기 제2영역에 접속되어 있는 것을 특징으로 하는 반도체 집적 회로 검사용 구조물.
  12. 반도체 웨이퍼 상의 제조 공정을 평가 및 검사하기 위한 방법에 있어서, 제1전도 영역 및 제2전도 영역을 갖고 있는, 평가될 구조물을 제공하는 단계 ; 상기 제1전도 영역을 바이어싱하는 단계 ; 상기 검사 구조물로부터 전자들을 자유롭게 하기 위해 조사 빔(irradiating beam)을 상기 제2전도 영역에 지향시키는 단계-상기 자유 전자들은 상기 제1 및 제2전도 영역들간의 접속도 및 분리도를 나타냄- ; 및 상기 자유 전자의 일부를 검출하여 상기 공정을 평가하고 검사하도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 웨이퍼 상의 제조 공정 평가 및 검사 방법.
  13. 제12항에 있어서, 상기 구조물은 제조중인 집적 회로와는 별도로 형성되는 것을 특징으로 하는 반도체 웨이퍼 상의 제조 공정 평가 및 검사 방법.
  14. 제12항에 있어서, 상기 구조물은 제조중인 집적 회로를 포함하는 것을 특징으로 하는 반도체 웨이퍼 상의 제조 공정 평가 및 검사 방법.
  15. 제12항에 있어서, 상기 구조물은 제조중인 상기 집적 회로를 포함하는 제2웨이퍼와 분리되어 있는 제1웨이퍼 상에 형성되는 것을 특징으로 하는 제조 공정 평가 및 검사 방법.
  16. 제12항에 있어서, 상기 제2전도 영역과는 어떠한 접속도 이루어지지 않는 것을 특징으로 하는 제조 공정 평가 및 검사 방법.
  17. 제12항에 있어서, 상기 자유 전자의 표시를 디스플레이하여 상기 공정을 평가하고 검사하도록 하는 단계를 더 포함하는 것을 특징으로 하는 제조 공정 평가 및 검사 방법.
KR1019900003783A 1989-03-22 1990-03-21 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치 KR0168423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US327080 1989-03-22
US07/327,080 US4978908A (en) 1989-03-22 1989-03-22 Scanning electron microscope based parametric testing method and apparatus
US327,080 1989-03-22

Publications (2)

Publication Number Publication Date
KR900015284A KR900015284A (ko) 1990-10-26
KR0168423B1 true KR0168423B1 (ko) 1999-02-01

Family

ID=23275067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900003783A KR0168423B1 (ko) 1989-03-22 1990-03-21 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치

Country Status (3)

Country Link
US (1) US4978908A (ko)
JP (1) JPH02292838A (ko)
KR (1) KR0168423B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159752A (en) * 1989-03-22 1992-11-03 Texas Instruments Incorporated Scanning electron microscope based parametric testing method and apparatus
JPH04139850A (ja) * 1990-10-01 1992-05-13 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその検査方法
EP0504944B1 (en) * 1991-03-22 1998-09-23 Nec Corporation Method of analyzing fault using electron beam
US5390131A (en) * 1992-04-06 1995-02-14 Hewlett-Packard Company Apparatus and method for displaying wafer test results in real time
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns
US6172363B1 (en) * 1996-03-05 2001-01-09 Hitachi, Ltd. Method and apparatus for inspecting integrated circuit pattern
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6118285A (en) * 1998-01-28 2000-09-12 Probot, Inc Non-contact plasma probe for testing electrical continuity of printed wire boards
US6636064B1 (en) * 1999-12-14 2003-10-21 Kla-Tencor Dual probe test structures for semiconductor integrated circuits
US7655482B2 (en) * 2000-04-18 2010-02-02 Kla-Tencor Chemical mechanical polishing test structures and methods for inspecting the same
US6967110B2 (en) * 2003-05-15 2005-11-22 Texas Instruments Incorporated Sensitive test structure for assessing pattern anomalies
US6812050B1 (en) * 2003-06-13 2004-11-02 Texas Instruments Incorporated System and method of evaluating gate oxide integrity for semiconductor microchips
US7518391B2 (en) * 2004-02-17 2009-04-14 Applied Materials, Israel, Ltd. Probe card and a method for detecting defects using a probe card and an additional inspection
CN203481993U (zh) 2013-05-23 2014-03-12 沛伟科技（香港）有限公司 步进电机

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3628014A (en) * 1969-12-22 1971-12-14 Boeing Co Scanning electron microscope with color display means
US3983479A (en) * 1975-07-23 1976-09-28 International Business Machines Corporation Electrical defect monitor structure
US4621232A (en) * 1981-05-26 1986-11-04 International Business Machines Corporation Inspection of unsintered single layer or multilayer ceramics using a broad area electrical contacting structure
DE3685331D1 (de) * 1986-10-23 1992-06-17 Ibm Verfahren zur pruefung von platinen fuer integrierte schaltungen mittels eines lasers im vakuum.
US4841242A (en) * 1987-04-10 1989-06-20 Siemens Aktiengesellschaft Method for testing conductor networks

Also Published As

Publication number Publication date
KR900015284A (ko) 1990-10-26
US4978908A (en) 1990-12-18
JPH02292838A (ja) 1990-12-04

Similar Documents

Publication Publication Date Title
US5159752A (en) Scanning electron microscope based parametric testing method and apparatus
US5959459A (en) Defect monitor and method for automated contactless inline wafer inspection
US7902548B2 (en) Planar voltage contrast test structure
US6445199B1 (en) Methods and apparatus for generating spatially resolved voltage contrast maps of semiconductor test structures
US7655482B2 (en) Chemical mechanical polishing test structures and methods for inspecting the same
US6867606B2 (en) Multiple directional scans of test structures on semiconductor integrated circuits
US6921672B2 (en) Test structures and methods for inspection of semiconductor integrated circuits
US6576923B2 (en) Inspectable buried test structures and methods for inspecting the same
US6633174B1 (en) Stepper type test structures and methods for inspection of semiconductor integrated circuits
US6509197B1 (en) Inspectable buried test structures and methods for inspecting the same
US6636064B1 (en) Dual probe test structures for semiconductor integrated circuits
US6771806B1 (en) Multi-pixel methods and apparatus for analysis of defect information from test structures on semiconductor devices
US6433561B1 (en) Methods and apparatus for optimizing semiconductor inspection tools
US6297644B1 (en) Multipurpose defect test structure with switchable voltage contrast capability and method of use
KR0168423B1 (ko) 주사 전자 현미경에 기초한 파라메트릭 검사 방법 및 장치
US6524873B1 (en) Continuous movement scans of test structures on semiconductor integrated circuits
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
US9564379B2 (en) Via chains for defect localization
US7217579B2 (en) Voltage contrast test structure
US7179661B1 (en) Chemical mechanical polishing test structures and methods for inspecting the same
EP1328971A2 (en) Improved test structures and methods for inspecting and utilizing the same
JP3356056B2 (ja) 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
US5053699A (en) Scanning electron microscope based parametric testing method and apparatus
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
US6323556B2 (en) Interconnect structure of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040930

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee