KR0167644B1 - 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 - Google Patents
다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 Download PDFInfo
- Publication number
- KR0167644B1 KR0167644B1 KR1019950045628A KR19950045628A KR0167644B1 KR 0167644 B1 KR0167644 B1 KR 0167644B1 KR 1019950045628 A KR1019950045628 A KR 1019950045628A KR 19950045628 A KR19950045628 A KR 19950045628A KR 0167644 B1 KR0167644 B1 KR 0167644B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- communication
- terminal
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/18—Selecting a network or a communication service
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
- H04W88/02—Terminal devices
- H04W88/06—Terminal devices adapted for operation in multiple networks or having at least two operational modes, e.g. multi-mode terminals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Mobile Radio Communication Systems (AREA)
- Radio Transmission System (AREA)
- Communication Control (AREA)
- Small-Scale Networks (AREA)
Abstract
서로 다른 통신 전송 방식을 갖는 다수의 통신 장치 중에서 사용하고자 하는 하나의 통신 장치를 인에이블시키는 마이크로 프로세서와, 저장하고 있는 다수의 소프트웨어 중에서 마이크로 프로세서에 의해 인에이블되는 통신 장치가 정상적으로 동작하게 하기 위한 소프트웨어를 출력하는 메모리와, 상기 메모리가 출력하는 소프트웨어를 입력받아 데이터를 주고 받기 위한 통신용 신호를 출력하는 컨트롤러와, 서로 다른 통신 전송 방식을 갖는 통신 장치중에서 상기 마이크로 프로세서에 의해 인에이블된 장치로만 통신 경로가 형성되도록 해당 통신 장치를 선택하는 선택부와, 서로 다른 통신 전송 방식을 가지는 다수의 통신 장치를 포함하며 상기 마이크로 프로세서에 의하여 인에이블되고, 상기 선택부에 의해 선택되면 데이터 전송이 가능한 통신부로 이루어지는 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템은 하나의 컨트롤러를 이용하여 하나 이상의 통신 전송 방식을 갖는 통신 장비나, 서로 다른 통신 전송 방식을 갖는 다수의 통신 장비중에서 사용자가 필요에 따라 원하는 통신 전송 방식을 통신 장비를 선택적으로 사용할 수 있다.
Description
제1도는 종래에 통신 장비를 사용하기 위한 장치의 블록 구성도이고,
제2도는 이 발명의 실시예에 따른 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템의 블록 구성도이고,
제3도는 이 발명의 실시예에 따른 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템의 상세 회로도이다.
이 발명은 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템에 관한 것으로, 더욱 상세하게 말하자면, 하나의 컨트롤러를 이용하여 하나 이상의 통신 전송 방식을 갖는 통신 장비나, 서로 다른 통신 전송 방식을 갖는 다수의 통신 장비중에서 사용자가 필요에 따라 원하는 통신 전송 방식의 통신 장비를 선택적으로 사용할 수 있게 하고자 하는 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템에 관한 것이다.
이하, 첨부된 도면을 참조로 종래에 통신 장비를 사용하기 위한 장치에 대하여 설명하기로 한다.
제1도는 종래의 통신 장비를 사용하기 위한 장치의 블록 구성도이다.
제1도에 도시되어 있는 바와 같이, 종래의 통신 장비를 사용하기 위한 장치의 구성은, 통신을 하기 위한 통신 신호를 출력하는 마이크로 프로세서(10)와, 상기 마이크로 프로세서(10)에서 출력되는 신호를 입력받아 제어 신호를 출력하는 다수의 컨트롤러(20, 30), 상기의 다수의 컨트롤러(20, 30)에서 출력되는 제어 신호로 구동되어 데이터 전송을 가능하게 하는 다수의 통신 장치(40, 50)로 이루어진다.
상기의 구성에 의한 종래의 통신 장비를 사용하기 위한 장치에서 제2통신 장치를 사용하고자 할 때의 동작을 설명하면 다음과 같다.
상기 마이크로 프로세서(10)는 사용하기 원하는 통신 전송 방식의 통신을 하기 위한 신호를 제2컨트롤러(30)로 출력한다.
상기의 신호를 입력받은 제2컨트롤러(30)는 제2통신 장치(50)를 구동하기 위한 제어 신호를 출력하여 제2통신 장치(50)를 구동시킨다.
이때, 제2통신 장비(50)는 구동되어 데이터를 전송할 수 있다.
그러나, 상기와 같이 동작하는 종래의 통신 장비를 사용하기 위한 장치는 통신 전송 방식이 다른 통신 장치를 사용할 때마다 해당 통신 장치를 구동하기 위한 별도의 컨트롤러가 필요하게 되는 단점이 있다.
그러므로, 이 발명의 목적은 상기한 종래의 단점을 해결하기 위한 것으로, 하나의 컨트롤러를 이용하여 하나 이상의 통신 전송 방식을 갖는 통신 장비나, 사로 다른 통신 전송 방식을 갖는 다수의 통신 장비 중에서 사용자가 필요로하는 통신 전송 방식을 갖는 통신 장비를 선택적으로 사용할 수 있게 하는 다수의 통신 전송 방식를 선택적으로 사용하기 위한 통신 시스템을 제공하고자 하는데 있다.
상기의 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 서로 다른 전송 모드를 제공하는 다수의 무선 통신 장치로 구성되는 통신부, 상기 다수의 무선 통신 장치 중에서 선택된 통신 장치를 어드레싱하는 어드레스 신호와 상기 선택된 통신 장치를 통해 데이터 송수신을 인에이블시키는 인에이블 신호를 발생시키는 마이크로 프로세서, 상기 다수의 무선 통신 장치를 구동하기 위한 다수의 프로그램을 저장하는 메모리, 상기 선택된 통신 장치가 데이터를 송수신하도록 인에이블시키는 통신 신호를 발생시켜 상기 선택된 통신 장치에 대응하는 상기 프로그램으로부터 읽어들인 명령어에 따라 동작하는 컨트롤러, 상기 어드레스 신호에 따라 상기 선택된 통신 장치를 어드레싱하고 상기 선택된 통신 장치만을 경유하여 상기 데이터의 송수신을 인에이블시키는 선택부로 이루어진다.
상기 선택부는 다수의 출력 포트를 가지며, 상기 어드레스 신호에 따라 제2인에이블 신호와 제1칩선택 신호를 상기 출력 포트 중에서 상기 선택된 통신 장치에 해당하는 출력 포트에 출력시키는 디코더, 서로 다른 일련의 출력 포트와 상기 다수의 무선 통신 장치 중에서 선택된 통신 장치 사이에 연결되며 상기 제2인에이블 신호와 상기 제1칩선택 신호에 따른 상기 통신 장치에 전원을 제공하고 제2칩선택 신호가 상기 통신 장치에 계속적으로 적용되게 하는 다수의 로직 회로로 이루어진다.
상기의 구성에 의한 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하면 다음과 같다.
제2도는 이 발명의 실시예에 따른 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템의 블록 구성도이고, 제3도는 이 발명의 실시예에 따른 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템의 상세 회로도이다. 첨부한 제2도 및 제3도에 도시되어 있듯이 이 발명의 실시예에 따른 구성은, 서로 다른 통신 전송 방식을 갖는 다수의 장치 중에서 사용하고자 하는 하나의 통신 장치를 인에이블시키는 마이크로 프로세서(10)와, 저장하고 있는 다수의 소프트웨어 중에서 마이크로 프로세서(10)에 의하여 인에이블되는 통신 장치가 정상적으로 동작하게 하기 위한 소프트웨어를 출력하는 메모리(70)와, 상기 메모리(70)가 출력하는 소프트웨어를 입력받아 데이터를 주고 받기 위한 통신용 신호를 출력하는 컨트롤러(60)와, 서로 다른 통신 전송 방식을 갖는 통신 장치중에서 상기 마이크로 프로세서(10)에 의해 인에이블된 통신 장치로만 통신 경로가 형성되도록 해당 통신 장치를 선택하는 선택부(80)와, 서로 다른 통신 전송 방식을 가지며 상기 마이크로 프로세서(10)에 의하여 인에이블되고, 상기 선택부(80)에 의해 선택되면 데이터 전송이 가능한 통신부(90)로 이루어진다.
상기의 선택부(80)는 시스템 인터페이스 버스(System Interface Bus)를 통해 입력되는 어드레스 신호(SA)를 디코딩하여 출력하는 디코더(81)와, 풀업단(VCC, R82)에서 입력되는 하이 신호를 제1입력 단자(I1)로 입력받고, 상기 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 제2입력 단자(I2)로 입력받아 해당 신호를 출력하는 제1래치(83)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제1인에이블 신호(EN1)를 입력받고, 타측 입력 단자가 상기 통신부(90)에서 출력되는 카드 검출 신호(CD#)를 입력받아 해당 신호를 상기 제1래치(83)의 인에이블 단자(LE)로 출력되는 제1논리곱 게이트(AND84)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 입력받고, 타측 입력 단자가 상기 제1논리곱 게이트(AND84)의 출력 신호에 의해 동작하는 제1래치(83)의 제2출력단자(O2)에서 출력되는 신호를 입력받아 해당 신호를 상기 통신부(90)로 출력하는 제1논리합 게이트(OR85)와, 풀업단(VCC, R86)에서 입력되는 하이 신호를 제1입력 단자(I1)로 입력받고, 상기 디코더(81)에서 출력되는 제2칩선택 신호(CS2)를 제2입력 단자(I2)로 입력받아 해당 신호를 출력하는 제2래치(87)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제2인에이블 신호(EN2)를 입력받고, 타측 입력 단자가 상기 통신부(90)에서 출력되는 카드 검출 신호(CD#)를 입력받아 해당 신호를 상기 제2래치(87)의 인에이블 단자(LE)로 출력하는 제2논리곱 게이트(AND88)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제2칩선택 신호(CS2)를 입력받고, 타측 입력 단자가 상기 제2논리곱 게이트(AND88)의 출력 신호에 의해 동작하는 제2래치(87)의 제2출력단자(O2)에서 출력되는 신호를 입력받아 해당 신호를 상기 통신부(90)로 출력하는 제2논리합 게이트(OR89)로 이루어진다.
상기 통신부(90)는 상기 선택부(80)의 제1래치(83)의 제1출력 단자(I1)에 전원 단자(VCC)가 연결되고, 상기 제1논리곱 게이트(AND84)의 타측 입력 단자에 카드 검출 단자(CD#)가 연결되고, 상기 마이크로 프로세서(10)에서 입력되는 제3인에이블 신호(EN3)를 입력받아 상기 컨트롤러(60)에서 출력되는 통신용 신호(COM#)를 입력받고, 상기 선택부(80)의 제1논리곱 게이트(AND84)에서 출력되는 신호를 칩선택 단자(Chipselect)로 입력받아 동작하는 무선 랜(91)과, 상기 통신부(90)는 상기 선택부(80)의 제2래치(87)의 제1출력 단자(I1)에 전원 단자(VCC)가 연결되고, 상기 제2논리곱 게이트(AND88)의 타측 입력 단자에 카드 검출 단자(CD#)가 연결되고, 상기 마이크로 프로세서(10)에서 입력되는 제3인에이블 신호(EN3)를 입력받아 상기 컨트롤러(60)에서 출력되는 통신용 신호(COM#)를 입력받고, 상기 선택부(80)의 제2논리곱 게이트(AND88)에서 출력되는 신호를 칩선택 단자(Chipselect)로 입력받아 동작하는 무선 모뎀(92)으로 이루어진다.
상기 통신부는 무선 랜과 무선 모뎀으로 한정된 것이 아니라 무선 랜과 무선 모뎀이외의 다른 통신 장비를 사용자가 원하는 수량만큼 장착하여 사용할 수 있다.
상기 구성에 의한 이 발명의 실시예에 따른 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템의 동작은 다음과 같다.
인터럽트 신호(INT)를 입력받은 컨트롤러(60)는 사용하기 원하는 통신 전송 방식을 갖는 통신 장비(91, 92)에 대한 소프트웨어를 메모리(70)로부터 입력받아 해당 통신 장비(91, 92)와 데이터를 주고 받기 위한 통신용 신호(COM#)를 출력한다.
마이크로 프로세서(10)는 서로 다른 통신 기능을 가진 다수의 통신 장비(91, 92) 중에서 사용하기 원하는 통신 장비(91, 92)를 인에이블시키기 위한 신호를 출력한다.
이때, 시스템은 사용하기 원하는 통신 전송 방식을 가진 통신 장비(91, 92)의 어드레스 신호(SA)를 시스템 인터페이스 버스를 통하여 디코더(81)에 입력한다.
어드레스 신호(SA)를 입력받은 상기 디코더(81)는 어드레스 신호(SA)를 디코딩하여 해당 래치(83, 87)를 동작시키기 위한 인에이블 신호(EN1, EN2)와 해당 통신 장비(91, 92)를 선택하기 위한 칩선택 신호(CS1, CS2)를 출력한다.
상기 디코더(81)에서 출력되는 인에이블 신호(EN1, EN2)를 입력받아 인에이블된 하나의 래치(83, 87)는 풀업단에 의하여 입력되는 하이 상태의 신호와 디코더(81)에서 출력되는 칩선택 신호(CS1, CS2)를 제1입력단자(I1)와 제2입력단자(I2)로 입력받는다.
인에이블된 래치(83, 87)는 입력 신호를 입력받아 해당 통신 장비(91, 92)의 전원 단자(VCC)에 제1출력단자(O1)에서 출력되는 신호를 출력하여 전원을 공급하고, 제2출력단자(O2)에서 출력되는 신호를 해당 논리합 게이트(OR85, OR89)의 일측 입력 단자로 출력한다.
일측 입력 단자로 인에이블된 래치(83, 87)에서 출력되는 신호를 입력받은 해당 논리합 게이트(OR85, OR89)는, 타측 입력 단자로 상기 디코더(81)에서 출력되는 칩선택 신호(CS1, CS2)를 입력받아 해당 신호를 사용하고자 하는 통신 장비(91, 92)의 칩선택 단자(Chipselect)로 입력한다.
이때, 통신 장비(91, 92)는 동작하기 시작하여 데이터를 전송할 수 있게 된다.
예를 들어, 무선 랜(91)를 통하여 통신을 한다면 다음과 같이 동작한다.
인터럽트 신호(INT)를 입력받은 컨트롤러(60)는 무선 랜(91)을 동작시키기 위한 소프트웨어를 메모리(70)로부터 입력받아 무선 랜(91)으로 데이터를 주고 받기 위한 통신용 신호(COM#)를 출력한다.
마이크로 프로세서(10)는 서로 다른 통신 기능을 가진 다수의 통신 장비(91, 92) 중에서 무선 랜(91)을 동작시키기 위한 제3인에이블 신호(EN3)를 출력한다.
이때, 시스템은 무선 랜(91)의 어드레스 신호(SA)를 시스템 인터페이스 버스를 통하여 상기 디코더(81)에 입력한다.
어드레스 신호(SA)를 입력받은 디코더(81)는 어드레스 신호(SA)를 디코딩하여 제1래치(83)를 동작시키기 위한 제1인에이블 신호(EN1)와 무선 랜(91)을 선택하기 위한 제1칩선택 신호(CS1)를 출력한다.
상기 디코더(81)에서 출력되는 제1인에이블 신호(EN1)는 상기 무선 랜(91)에서 출력되는 카드 검출 신호(CD#)와 함께 상기 제1논리곱 게이트(AND84)에 인가된다.
제1인에이블 신호(EN1)와 제1칩선택 신호(CS1)를 입력받은 제1논리곱 게이트(AND84)는 하이 상태의 신호를 상기 제1래치(83)의 인에이블 단자(LE)로 인가한다.
상기 제1논리곱 게이트(AND84)의 출력 신호에 의해 인에이블된 제1래치(83)는 풀업단(VCC, R82)에서 출력되는 하이 상태의 신호를 제1입력단자(I1)로, 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 제2입력단자(I2) 각각 입력받는다.
제1래치(83)는 입력 신호를 입력받아 무선 랜(91)의 전원 단자(VCC)로 제1출력 단자(O1)에서 출력되는 신호를 출력하여 전원을 공급하고, 제2출력 단자(O2)에서 출력되는 신호를 제1논리곱 게이트(OR85)의 일측 입력 단자로 출력한다.
일측 입력 단자로 상기 제1래치(83)에서 출력되는 신호를 입력받은 제1논리곱 게이트(OR85)는, 타측 입력 단자로 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 입력받아 해당 신호를 무선 랜(91)의 칩선택 단자(Chipselect)로 입력한다.
이때, 무선 랜(91)은 동작하기 시작하여 데이터를 전송할 수 있게 된다.
그러므로 상기와 같이 동작하는 이 발명의 효과는, 하나의 컨트롤러를 이용하여 하나 이상의 통신 전송 방식을 갖는 통신 장비나, 서로 다른 통신 전송 방식을 갖는 다수의 통신 장비중에서 사용자가 필요에 따라 원하는 통신 전송 방식의 통신 장비를 선택적으로 사용할 수 있다.
Claims (3)
- 서로 다른 전송 모드를 제공하는 다수의 무선 통신 장치로 구성되는 통신부, 상기 다수의 무선 통신 장치 중에서 선택된 통신 장치를 어드레싱하는 어드레스 신호와 상기 선택된 통신 장치를 통해 데이터 송수신을 인에이블시키는 인에이블 신호를 발생시키는 마이크로 프로세서, 상기 다수의 무선 통신 장치를 구동하기 위한 다수의 프로그램을 저장하는 메모리, 상기 선택된 통신 장치가 데이터를 송수신하도록 인에이블시키는 통신 신호를 발생시켜 상기 선택된 통신 장치에 대응하는 상기 프로그램으로부터 읽어들인 명령어에 따라 동작하는 컨트롤러, 상기 어드레스 신호에 따라 상기 선택된 통신 장치를 어드레싱하고 상기 선택된 통신 장치만을 경유하여 상기 데이터의 송수신을 인에이블시키는 선택부로 이루어지며, 상기 선택부는, 다수의 출력 포트를 가지며, 상기 어드레스 신호에 따라 제2인에이블 신호와 제1칩선택 신호를 상기 출력 포트 중에서 상기 선택된 통신 장치에 해당하는 출력 포트에 출력시키는 디코더, 서로 다른 일련의 출력 포트와 상기 다수의 무선 통신 장치 중에서 선택된 통신 장치 사이에 연결되며 상기 제2인에이블 신호와 상기 제1칩선택 신호에 따른 상기 통신 장치에 전원을 제공하고 제2칩선택 신호가 상기 통신 장치에 계속적으로 적용되게 하는 다수의 로직 회로로 이루어지는 것을 특징으로 하는 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템.
- 제1항에 있어서, 상기 선택부를 이루는 상기 다수의 로직 회로는, 풀업단(VCC, R82)에서 입력되는 하이 신호를 제1입력 단자(I1)로 입력받고, 상기 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 제2입력 단자(I2)로 입력받아 해당 신호를 출력하는 제1래치(83)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제1인에이블 신호(EN1)를 입력받고, 타측 입력 단자가 상기 통신부에서 출력되는 카드 검출 신호(CD#)를 입력받아 해당 신호를 상기 제1래치(83)의 인에이블 단자(LE)로 출력하는 제1논리곱 게이트(AND84)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제1칩선택 신호(CS1)를 입력받고, 타측 입력 단자가 상기 제1논리곱 게이트(AND84)의 출력 신호에 의해 동작하는 제1래치(83)의 제2출력단자(O2)에서 출력되는 신호를 입력받아 해당 신호를 상기 통신부로 출력하는 제1논리합 게이트(OR85)와, 풀업단(VCC, R86)에서 입력되는 하이 신호를 제1입력 단자(I1)로 입력받고, 상기 디코더(81)에서 출력되는 제2칩선택 신호(CS2)를 제2입력 단자(I2)로 입력받아 해당 신호를 출력하는 제2래치(87)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제2인에이블 신호(EN2)를 입력받고, 타측 입력 단자가 상기 통신부에서 출력되는 카드 검출 신호(CD#)를 입력받아 해당 신호를 상기 제2래치(87)의 인에이블 단자(LE)로 출력하는 제2논리곱 게이트(AND88)와, 일측 입력 단자가 상기 디코더(81)에서 출력되는 제2칩선택 신호(CS2)를 입력받고, 타측 입력 단자가 상기 제2논리곱 게이트(AND88)의 출력 신호에 의해 동작하는 제2래치(87)의 제2출력단자(O2)에서 출력되는 신호를 입력받아 해당 신호를 상기 통신부로 출력하는 제2논리합 게이트(OR89)로 이루어지는 것을 특징으로 하는 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템.
- 제2항에 있어서, 상기 통신부는, 상기 선택부의 제1래치(83)의 제1출력 단자(I1)에 전원 단자(VCC)가 연결되고, 상기 제1논리곱 게이트(AND84)의 타측 입력 단자에 카드 검출 단자(CD#)가 연결되고, 상기 마이크로 프로세서에서 입력되는 제3인에이블 신호(EN3)를 입력받아 상기 컨트롤러(60)에서 출력되는 통신용 신호(COM#)를 입력받고, 상기 선택부(80)의 제1논리곱 게이트(AND84)에서 출력되는 신호를 칩선택 단자(Chipselect)로 입력받아 동작하는 무선 랜(91)과, 상기 통신부는 상기 선택부의 제2래치(87)의 제1출력 단자(I1)에 전원 단자(VCC)가 연결되고, 상기 제2논리곱 게이트(AND88)의 타측 입력 단자에 카드 검출 단자(CD#)가 연결되고, 상기 마이크로 프로세서에서 입력되는 제3인에이블 신호(EN3)를 입력받아 상기 컨트롤러에서 출력되는 통신용 신호(COM#)를 입력받고, 상기 선택부(80)의 제2논리곱 게이트(AND88)에서 출력되는 신호를 칩선택 단자(Chipselect)로 입력받아 동작하는 무선 모뎀(92)으로 이루어지는 것을 특징으로 하는 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신 시스템.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045628A KR0167644B1 (ko) | 1995-11-30 | 1995-11-30 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
US08/753,685 US5864300A (en) | 1995-11-30 | 1996-11-27 | Communication system for selecting a communication transmission method |
JP33630496A JP3762005B2 (ja) | 1995-11-30 | 1996-12-02 | 複数の無線通信伝送方式を選択的に使用可能にする通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950045628A KR0167644B1 (ko) | 1995-11-30 | 1995-11-30 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970031616A KR970031616A (ko) | 1997-06-26 |
KR0167644B1 true KR0167644B1 (ko) | 1999-02-01 |
Family
ID=19437051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950045628A KR0167644B1 (ko) | 1995-11-30 | 1995-11-30 | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5864300A (ko) |
JP (1) | JP3762005B2 (ko) |
KR (1) | KR0167644B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6131130A (en) * | 1997-12-10 | 2000-10-10 | Sony Corporation | System for convergence of a personal computer with wireless audio/video devices wherein the audio/video devices are remotely controlled by a wireless peripheral |
CN1154312C (zh) * | 1999-12-28 | 2004-06-16 | 株式会社Ntt都科摩 | 无线电通信方法,无线电台及移动通信*** |
DE60140614D1 (de) | 2000-08-03 | 2010-01-07 | Infineon Technologies Ag | Dynamisches rekonfigurierbares universelles sendersystem |
JP2002099470A (ja) * | 2000-09-25 | 2002-04-05 | Toshiba Corp | 情報処理装置及びネットワークコントローラ設定方法 |
JP3512735B2 (ja) * | 2000-11-30 | 2004-03-31 | 株式会社東芝 | 情報処理装置 |
US7068610B2 (en) | 2002-02-26 | 2006-06-27 | Unruh Lincoln J | System and method for reliable communications over multiple packet RF networks |
KR100625239B1 (ko) * | 2003-12-27 | 2006-09-19 | 삼성전자주식회사 | 다중 모드 단말기와 그의 동작 방법 및 이를 저장한기록매체 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3618031A (en) * | 1970-06-29 | 1971-11-02 | Honeywell Inf Systems | Data communication system |
US3828325A (en) * | 1973-02-05 | 1974-08-06 | Honeywell Inf Systems | Universal interface system using a controller to adapt to any connecting peripheral device |
US4246637A (en) * | 1978-06-26 | 1981-01-20 | International Business Machines Corporation | Data processor input/output controller |
US4466062A (en) * | 1982-08-30 | 1984-08-14 | Gte Automatic Electric Inc. | Apparatus for CCIS data transfer between a CPU and a plurality of data terminal equipment |
US4803623A (en) * | 1986-10-31 | 1989-02-07 | Honeywell Bull Inc. | Universal peripheral controller self-configuring bootloadable ramware |
JPH0665087B2 (ja) * | 1988-10-26 | 1994-08-22 | ゼロックスコーポレーション | インタフェース装置 |
JPH087930B2 (ja) * | 1990-03-16 | 1996-01-29 | 松下電器産業株式会社 | フロッピーディスク装置 |
US5202963A (en) * | 1990-12-18 | 1993-04-13 | Bull Hn Information Systems Inc. | Method and apparatus for adapting a remote communications controller to a variety of types of communications modems |
JP2837970B2 (ja) * | 1991-04-12 | 1998-12-16 | 三菱電機株式会社 | Icカード |
JPH0581850A (ja) * | 1991-07-19 | 1993-04-02 | Mitsubishi Electric Corp | メモリic及びメモリ装置 |
JPH05216712A (ja) * | 1991-10-23 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | コンピュータシステムおよびこのコンピュータシステム上で内観的タスクを遂行する方法並びにi/oプロセッサアセンブリ |
AU2918092A (en) * | 1991-11-01 | 1993-06-07 | Keming W. Yeh | Portable device having data storage capability for transferring data between a portable computer and a desktop computer |
US5499384A (en) * | 1992-12-31 | 1996-03-12 | Seiko Epson Corporation | Input output control unit having dedicated paths for controlling the input and output of data between host processor and external device |
US5406643A (en) * | 1993-02-11 | 1995-04-11 | Motorola, Inc. | Method and apparatus for selecting between a plurality of communication paths |
US5530897A (en) * | 1993-10-01 | 1996-06-25 | International Business Machines Corporation | System for dynamic association of a variable number of device addresses with input/output devices to allow increased concurrent requests for access to the input/output devices |
-
1995
- 1995-11-30 KR KR1019950045628A patent/KR0167644B1/ko not_active IP Right Cessation
-
1996
- 1996-11-27 US US08/753,685 patent/US5864300A/en not_active Expired - Lifetime
- 1996-12-02 JP JP33630496A patent/JP3762005B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5864300A (en) | 1999-01-26 |
JP3762005B2 (ja) | 2006-03-29 |
KR970031616A (ko) | 1997-06-26 |
JPH09186736A (ja) | 1997-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0233373A2 (en) | Programmable communication card | |
US4523277A (en) | Priority interrupt system for microcomputer | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
KR960008824B1 (en) | Multi bit test circuit and method of semiconductor memory device | |
KR0167644B1 (ko) | 다수의 통신 전송 방식을 선택적으로 사용하기 위한 통신시스템 | |
KR890015142A (ko) | 다이렉트 메모리 액세스 제어장치 | |
EP0701215A1 (en) | An improved digital communication I/O port | |
US6240520B1 (en) | Power on/off control device for computer | |
JPH0962583A (ja) | データ処理装置 | |
US5771398A (en) | Interface device for having first port control means to control drive having fast access and second port control means for drive with slow access | |
KR100284054B1 (ko) | 마이콤과 메인 시스템의 데이터 전송방법 및 장치 | |
US5786885A (en) | Image processing system | |
JPH0522365A (ja) | 通信処理装置 | |
KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
JP3303022B2 (ja) | コントローラ集積回路 | |
JP2002251367A (ja) | カードデバイス | |
KR970004521B1 (ko) | 컴퓨터 입출력(i/o)보드 제어장치 | |
KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
US5784574A (en) | Control unit for data transmission | |
KR100286102B1 (ko) | 컴퓨터 시스템을 이용한 다접점 제어장치 | |
KR100194657B1 (ko) | 시스템 제어신호 전달회로 | |
KR970007157Y1 (ko) | 시스템버스와 다수 병렬포트 사이의 인터페이스 장치 | |
RU2039374C1 (ru) | Программируемое устройство сопряжения с повышенной нагрузочной способностью | |
KR940003616B1 (ko) | 입출력 데이타 인덱스 회로 | |
JP2946047B2 (ja) | 電子機器及びその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060830 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |