KR0167269B1 - 반도체 소자의 제조를 위한 측정용 패턴 - Google Patents

반도체 소자의 제조를 위한 측정용 패턴 Download PDF

Info

Publication number
KR0167269B1
KR0167269B1 KR1019950045519A KR19950045519A KR0167269B1 KR 0167269 B1 KR0167269 B1 KR 0167269B1 KR 1019950045519 A KR1019950045519 A KR 1019950045519A KR 19950045519 A KR19950045519 A KR 19950045519A KR 0167269 B1 KR0167269 B1 KR 0167269B1
Authority
KR
South Korea
Prior art keywords
pattern
measurement
line width
minimum line
process generation
Prior art date
Application number
KR1019950045519A
Other languages
English (en)
Other versions
KR970030398A (ko
Inventor
허영직
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950045519A priority Critical patent/KR0167269B1/ko
Publication of KR970030398A publication Critical patent/KR970030398A/ko
Application granted granted Critical
Publication of KR0167269B1 publication Critical patent/KR0167269B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

본 발명은 반도체 소자의 제조를 위한 포토 리소그래프 공정에서 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴에 관한 것으로, 외곽의 전 공정 생성 패턴의 안에 현 공정 생성 패턴(11)을 삽입하고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)를 삽입하여, 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하도록 한 것으로, 작업 시간의 단축으로 반도체 소자의 생산성을 향상시키며, 또한 기존의 동일 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄이도록 한 것이다.

Description

반도체 소자의 제조를 위한 측정용 패턴
제1도는 종래 기술에 의한 패턴 정렬 상태의 측정용 패턴을 보인 평면도.
제2도는 종래 기술에 의한 최소 선폭 측정용 패턴을 보인 평면도.
제3도는 본 발명에 의한 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴을 보인 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 전 공정 생성 패턴 12 : 현 공정 생성 패턴
13 : 바
본 발명은 반도체 소자의 제조를 위한 포토 리소그래프 공정에서 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴에 관한 것으로, 특히 최소 선폭 측정 및 패턴 정렬 상태의 측정을 동시에 수행할 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴에 관한 것이다.
일반적으로 반도체 소자의 제조 공정 중에서 포토 공정 후에는 패턴의 정렬 상태를 측정하여야 하며, 패턴이 계속 남아 있는 박막 공정에서의 패턴 형성 후에는 최소 선폭을 측정하여야 한다.
종래의 기술에 의하면, 패턴 정렬 상태의 측정과 최소 선폭 측정을 각각 다른 측정 장비에서 다른 패턴을 측정하도록 되어 있다. 즉, 노광장치에 장착되어 패턴 형성될 부분을 나타내는 마스크 상에 측정 가능한 패턴을 삽입하여 측정하게 된다.
제1도는 패턴 정렬 상태를 측정하기 위한 오토 버니어(AUTO VERNIER)를 나타낸 것으로, 전(前) 공정에서 만들어진 외곽 패턴(1) 내에 현(現) 공정에서 생성된 패턴(2)이 들어가게 된다. 이 패턴의 높이 차이를 레이저 빔(laser beam)으로 스캔(scan)하여 발생하는 시그널(signal)로서 x, y 간의 거리의 중심을 구하여 전 공정 패턴(1)의 중심과 현 공정 패턴(2)의 중심 차이가 현 공정에서의 정렬 상태를 나타낸다.
제2도는 마스크내에 최소 선폭과 같은 사이즈(size)의 바(bar)(3)를 삽입하여 포토 공정 후, 생성된 바(3)의 높이 차이를 전자빔으로 조사하여 나오는 2차 전자를 디텍드(detact)하여 시그널로 바(3)의 폭을 측정한다. 그러나, 상기한 바와 같은 종래 기술에 있어서는, 포토 공정 후, 패턴 정렬 상태의 측정과 최소 선폭 측정을 각각 다른 측정 장비에서 실시하여야 하므로, 작업시간이 연장되어 반도체 소자의 생산성이 저하되는 단점이 있었으며, 또한 마스크 디자인(mask design)시, 2개의 측정 패턴을 넣어야 하므로 공간이 그만큼 늘어나게 되는 등의 여러 문제점이 있었다.
본 발명의 주 목적은 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하여, 작업시간을 단축시킴으로써 반도체 소자의 생산성을 향상시킬 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴을 제공함에 있다.
본 발명의 다른 목적은 기존의 동일 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄일 수 있도록 한 반도체 소자의 제조를 위한 측정용 패턴을 제공함에 있다.
상기한 본 발명의 목적을 달성하기 위하여, 외곽의 전 공정 생성패턴의 안에 현 공정 생성 패턴을 삽입하고, 그 현 공정 생성 패턴의 안에 최소 선폭을 측정할 수 있는 바를 삽입하여 구성한 것을 특징으로 하는 반도체 소자의 제조를 위한 측정용 패턴이 제공된다.
이하, 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴을 첨부 도면에 도시한 실시예에 따라서 설명하면 다음과 같다.
제3도는 본 발명에 의한 최소 선폭 측정 및 패턴 정렬 상태의 측정을 위한 측정용 패턴을 보인 평면도이다.
이에 도시한 바와 같이, 본 발명에 의한 반도체 소자의 제조를 위하여 마스크 안에 삽입될 측정용 패턴은, 외곽의 전 공정 생성 패턴(11)의 안에 현 공정 생성 패턴(12)을 삽입하고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)를 삽입하여 구성한 것이다.
상기와 같이 구성되는 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴에 의하면, 외곽의 전 공정 생성 패턴(11)의 안에 현 공정 생성 패턴(12)이 삽입되어 있고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)가 삽입되어 있으므로, 먼저 전 공정 생성 패턴(11)의 단차를 레이저 빔으로 스캔하여 발생하는 시그널을 잡고, 현 공정 생성 패턴(12)의 단차를 레이저 빔으로 스캔하여 나온 시그널로 중심(center) 좌표를 구해 그 차이로 x, y의 정렬 상태를 구하고, 현 공정 생성 패턴(12)의 안에 만들어진 최소 선폭의 바(13)를 상기와 동일한 방식에 의하여 폭을 구하면, 패턴 정렬 상태의 측정 및 최소 선폭 측정을 동시에 수행하게 되는 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조를 위한 측정용 패턴은, 외곽의 전 공정 생성 패턴의 안에 현 공정 생성 패턴을 삽입하고, 그 현 공정 생성 패턴의 안에 최소 선폭을 측정할 수 있는 바를 삽입하여, 패턴 정렬 상태의 측정과 최소 선폭 측정을 동시에 실시하도록 한 것으로, 작업 시간의 단축으로 반도체 소자의 생산성을 향상시키며, 또한 기존의 면적에 2개의 패턴을 형성하여 마스크 디자인시 공간을 줄이는 등의 효과가 있다.

Claims (1)

  1. 외곽의 전 공정 생성 패턴의 안에 현 공정 생성 패턴(11)을 삽입하고, 그 현 공정 생성 패턴(12)의 안에 최소 선폭을 측정할 수 있는 바(13)를 삽입하여 구성한 것을 특징으로 하는 반도체 소자의 제조를 위한 측정용 패턴.
KR1019950045519A 1995-11-30 1995-11-30 반도체 소자의 제조를 위한 측정용 패턴 KR0167269B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950045519A KR0167269B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 제조를 위한 측정용 패턴

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950045519A KR0167269B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 제조를 위한 측정용 패턴

Publications (2)

Publication Number Publication Date
KR970030398A KR970030398A (ko) 1997-06-26
KR0167269B1 true KR0167269B1 (ko) 1999-02-01

Family

ID=19436966

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950045519A KR0167269B1 (ko) 1995-11-30 1995-11-30 반도체 소자의 제조를 위한 측정용 패턴

Country Status (1)

Country Link
KR (1) KR0167269B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503814B1 (ko) * 2014-11-05 2015-03-18 이종량 서브스트레이트 제조방법

Also Published As

Publication number Publication date
KR970030398A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US6730444B2 (en) Needle comb reticle pattern for critical dimension and registration measurements using a registration tool and methods for using same
JP2000012459A (ja) 半導体デバイスの製造における2つのマスキングステップのミスアライメントを検出するための方法
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
CN106154741B (zh) 掩模板、散焦量的测试方法及其测试***
EP0997782A1 (en) Reticle having mark for detecting alignment and method for detected alignment
KR0145646B1 (ko) 측정 마크 패턴을 사용하는 반도체 장치의 제조방법
KR0167269B1 (ko) 반도체 소자의 제조를 위한 측정용 패턴
JP4387583B2 (ja) 校正用プレート、校正用プレート生成方法、及び半導体装置の製造方法
US20080153012A1 (en) Method of measuring the overlay accuracy of a multi-exposure process
KR100831680B1 (ko) 노광 포커스 계측 패턴을 가지는 마스크 및 이를 이용한계측 방법
JP2723081B2 (ja) スキャン露光方式における照度むら検出方法
KR20090076141A (ko) 정렬 오버레이 통합 마크
US4737646A (en) Method of using an electron beam
KR0137636B1 (ko) 현상률 측정 패턴을 구비한 포토마스크 및 현상률 측정방법
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
KR100356757B1 (ko) 반도체 웨이퍼 패턴의 크기 및 오버레이 측정방법
US6403978B1 (en) Test pattern for measuring variations of critical dimensions of wiring patterns formed in the fabrication of semiconductor devices
WO2000079343A1 (en) Mask manufacturing methods comprising patterns to control corner rounding
JPH05136034A (ja) 電子ビーム露光におけるドリフト量測定方法
KR100192433B1 (ko) 반도체 소자 제조시의 포커스 측정방법
KR100298189B1 (ko) 미스얼라인측정을위한중첩마크및방법
KR100821096B1 (ko) 표준 웨이퍼 및 그를 이용한 기준 선폭 설정 방법
KR20000013606A (ko) 크리티칼 디멘죤 타겟 및 크리티컬 디멘죤 측정 방법
KR20000043187A (ko) 반도체장치의 마스크 제조방법
KR960005036B1 (ko) 노광공정에서의 포카스상태 측정용 패턴 및 포카스상태 측정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050824

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee