KR0167206B1 - 전자식 회로 차단기의 과전류 차단 제어 장치 - Google Patents

전자식 회로 차단기의 과전류 차단 제어 장치 Download PDF

Info

Publication number
KR0167206B1
KR0167206B1 KR1019960008527A KR19960008527A KR0167206B1 KR 0167206 B1 KR0167206 B1 KR 0167206B1 KR 1019960008527 A KR1019960008527 A KR 1019960008527A KR 19960008527 A KR19960008527 A KR 19960008527A KR 0167206 B1 KR0167206 B1 KR 0167206B1
Authority
KR
South Korea
Prior art keywords
signal
phase
current
output
trip
Prior art date
Application number
KR1019960008527A
Other languages
English (en)
Other versions
KR970068078A (ko
Inventor
신철호
Original Assignee
이종수
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 엘지산전주식회사 filed Critical 이종수
Priority to KR1019960008527A priority Critical patent/KR0167206B1/ko
Publication of KR970068078A publication Critical patent/KR970068078A/ko
Application granted granted Critical
Publication of KR0167206B1 publication Critical patent/KR0167206B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H02H3/083—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for three-phase systems
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16523—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using diodes, e.g. Zener diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

본 발명은 전자식 회로 차단기의 과전류 차단 제어 장치에 관한 것으로, 종래에는 변류기의 2차측을 부담 저항에서 전압 신호로 바꾸어 이 각 상의 전압 신호원중 하나를 신호 선택부에서 소정의 순서에 의해 선택하고 그 선택 신호를 차동 증폭, 디지탈 변환등의 처리를 통해 트립 여부를 판명하도록 구성함으로써 회로의 구성이 복잡하게 되는 문제점이 있다. 이러한 종래의 문제점을 개선하기 위하여 본 발명은 각 상의 전압 신호를 각기 차동 증폭 수단과 순시 검출 수단에 입력시키도록 구성함에 의해 단수 또는 복수상에 흐르는 전류를 검출하여 그 검출된 신호를 연산하고 연산 결과에 따라 과전류 상태를 판단함에 의해 한시 특성에 따른 트립 신호를 출력하도록 창안한 것으로, 본 발명은 선로에 흐르는 부하를 측정하여 소정 범위를 초과하는 경우 단락 및 과전류 상태를 미연에 방지함으로써 부하측의 기기를 보호함은 물론 선로의 과열을 방지할 수 있다.

Description

전자식 회로 차단기의 과전류 차단 제어 장치
제1도는 종래의 과전류 차단 제어 장치의 구성도.
제2도는 본 발명의 일실시예를 보인 구성도.
제3도는 본 발명의 다른 실시예를 보인 구성도.
제4도는 본 발명에 따른 신호 흐름도.
* 도면의 주요부분에 대한 부호의 설명
111,211 : 전류 검출부 112,212 : 부담 회로
113 : 신호 변환부 114,213 : 차동 증폭부
115,214 : 마이크로 프로세서 116,215 : 가조정부
117,216 : 가조정 선택부 118,217 : 경보 표시부
119,218 : 정전압부 120,219 : 순시 검출부
121,220 : 트립 구동부 122,221 : 트립 회로
본 발명은 전자식 회로 차단기에 관한 것으로 특히, 변류기를 이용하여 과전류를 검출하여 한시 특성에 대한 트립 출력을 제공하도록 함으로써 차단기 보호에 적당하도록 한 전자식 회로 차단기의 과전류 차단 제어 장치에 관한 것이다.
제1도는 종래 장치의 구성도로서 이에 도시된 바와 같이, 전원 라인(1a,1b,1c)의 각 상에 흐르는 부하 전류를 변류기(5a,5b,5c)에서 검출하여 그 검출 전류를 브릿지 다이오드(6a,6b,6c)에서 전파 정류함에 의해 상기 브릿지 다이오드(6a,6b,6c)의 역상의 전류파를 전원부(10)에 전압원으로 출력하고 부담 회로(9a,9b,9c)에서 상기 브릿지 다이오드(6a,6b,c6)의 각각의 정상 파형을 입력으로 하여 각기 전압 신호원으로 출력하는 전류 검출부(11)와, 이 전류 검출부(11)의 출력인 각상의 아날로그 전압 신호(Va,Vb,Vc)중 하나를 임의로 선택하는 신호 선택부(14)와, 이 신호 선택부(14)의 출력과 상기 전원부(10)의 소정의 기준 전압과의 차를 구하여 각 상의 부하 전류치에 대응하는 증폭 아날로그 전압 신호로 출력하는 차동 증폭부(15)와, 이 차동 증폭부(15)의 출력을 디지탈 변환하는 아날로그/디지탈 변환부(16)와, 이 아날로그/디지탈 변환부(16)의 출력을 입력으로 하여 각 상의 부하 전류의 평균치 또는 실효치의 연산을 수행하고 연산 결과에 따라 에스씨알(18)을 구동하여 트립 장치(19)의 트립 동작을 실행시키는 신호 처리부(17)와, 상기 부담 회로(9a,9b,9c)에 접속된 브로킹 다이오드(12a~12c)의 출력을 제너 다이오드(ZD1)를 통해 입력으로 하여 순시 전압을 검출함에 의해 상기 에스씨알(18)을 구동하는 한시 제어부(20)로 구성된다.
이와 같은 종래 회로의 동작 과정을 설명하면 다음과 같다.
먼저, 전류 검출부(11)는 복수상의 교류 선로(1a,1b,1c)에 흐르는 부하 전류를 변류기(5a,5b,5c)에서 각기 검출하여 브릿지 다이오드(6a,6b,6c)에서 전파 정류함에 의해 각 상의 부하 전류치에 대응하는 전압 레벨인 각 상의 아날로그 전압 신호를 출력하게 된다.
이때, 전류 검출부(11)는 브릿지 다이오드(6a,6b,6c)의 전파 정류 파형중 역상의 전류파는 전압원으로 사용하기 위해 전원부(10)에 출력되고 정상의 파형은 전압 신호원으로 사용하기 위해 부담 회로(9a,9b,9c)에 병렬로 접속되어 전압 신호원(Va,Vb,Vc)을 신호 선택부(14)에 입력시키게 된다.
그리고, 전류 검출부(11)의 출력(Va,Vb,Vc)은 출력단이 공통 접속된 브로킹 다이오드(12a,12b,12c)를 각기 통해 트립 장치(19)에 입력됨과 아울러 제너 다이오드(ZD1)에 인가되어 순시 전압을 한시 제어부(20)에 입력시키게 된다.
이에 따라, 신호 처리부(17)의 출력 단자(Sa,Sb,Sc,Sd)가 직접 접속된 신호 선택부(14)는 전류 검출부(11)에서 입력되는 전압 신호원(Va,Vb,Vc)중 하나를 소정의 순서에 의해 선택하여 차동 증폭부(15)에 입력시키게 된다.
이때, 차동 증폭부(15)는 신호 선택부(14)의 출력과 전원부(10)로부터의 소정의 기준 전압을 입력으로 하여 양 입력 단자의 차를 각 상의 부하 전류치에 대응하는 아날로그 전압 신호로 산출하고 그 아날로그 전압 신호를 소정 레벨 증폭하여 아날로그/디지탈 변환부(16)에 출력하게 된다.
따라서, 아날로그/디지탈 변환부(16)가 차동 증폭부(15)의 출력 신호를 디지탈 변환하면 마이크로 프로세서인 신호 처리부(17)는 그 디지탈 신호를 입력으로 하여 부하(4b,4c)의 평균치 및 실효치의 연산을 행하고 일정 시간이 경과하면 그 연산 결과를 토대로 에스씨알(SCR)(18)을 구동함으로써 트립 장치(19)가 차단기(2a,2b,2c)를 오프시키도록 하여 부하의 단락등에 의한 사고를 방지하게 된다.
또한, 한시 제어부(20)는 제너 다이오드(ZD1)를 통해 인가되는 전압을 점검하여 과전류 상태를 판별하면 에스씨알(18)을 구동함에 의해 트립 장치(19)에서 차단기(2a,2b,2c)를 오프시킴으로써 사고를 미연에 방지하게 된다.
그러나, 종래에는 변류기의 2차측을 부담 저항에서 전압 신호로 바꾸어 이 각 상의 전압 신호원중 하나를 신호 선택부에서 소정의 순서에 의해 선택하고 그 선택 신호를 차동 증폭, 디지탈 변환등의 처리를 통해 트립 여부를 판명하도록 구성함으로써 회로의 구성이 복잡하게 되는 문제점이 있다.
본 발명은 종래의 문제점을 개선하기 위하여 종래의 신호 선택 수단 대신 각 상의 전압 신호를 각기 차동 증폭 수단과 순시 검출 수단에 입력시키도록 구성함에 의해 단수 또는 복수상에 흐르는 전류를 검출하여 그 검출된 신호를 연산하고 연산 결과에 따라 과전류 상태를 판단함에 의해 한시 특성에 따른 트립 신호를 제공함으로써 과부하 상태에 의한 사고를 미연에 방지하고 부하의 단락 사고시 순시 및 단한시 특성을 제공함으로써 전원 차단을 신속하게 할 수 있도록 창안한 전자식 회로 차단기의 과전류 차단 제어 장치를 제공함에 목적이 있다.
제2도는 본 발명의 일실시예의 구성도로서 이에 도시한 바와 같이, 3상 전원이 공급되는 부하의 전류를 변류기(CT1,CT2,CT3)에서 검출하여 그 검출 전류를 브릿지 다이오드(BR1,BR2,BR3)에서 전파 정류함에 의해 정상 및 역상의 전류를 출력하는 전류 검출부(111)와, 이 전류 검출부(111)의 정상 전류를 입력으로 하여 소정 레벨의 전압(Vcc1)(Vcc2)을 출력하는 정전압부(119)와, 상기 전류 검출부(111)의 역상 전류를 전압으로 변환하는 부담 회로(112)와, 이 부담 회로(112)에서 변환된 역상의 전압을 정상 파형의 전압으로 변환하는 신호 변환부(113)와, 이 신호 변환부(113)의 출력을 일정 이득으로 증폭하는 차동 증폭부(114)와, 회로 차단의 기능을 설정하는 가조정부(116)와, 이 가조정부(116)의 설정 기능을 일정 주기마다 선택적으로 읽어 들이는 가조정 선택부(117)와, 상기 차동 증폭부(114)의 출력을 디지탈 변환한 후 상기 가조정 선택부(117)의 설정 기능에 대하여 최대상을 판별하고 그 최대상에 대한 실효치를 연산하여 과전류를 검출하는 경우 한시 신호를 출력하는 마이크로 프로세서(115)와, 이 마이크로 프로세서(115)의 과전류 상태 표시 신호에 의해 경보를 표시하는 경보 표시부(118)와, 상기 신호 변환부(113)의 출력을 논리 합하여 그 논리 합신호가 상기 정전압부(119)의 출력 전압(Vcc1)을 분압한 기준 전압보다 큰 경우 상기 트립 신호를 출력하는 순시 검출부(120)와, 이 순시 검출부(120)의 트립 신호 및 상기 마이크로 프로세서(115)의 한시 신호에 의해 트립 회로(122)를 구동시키는 트립 구동부(121)로 구성한다.
상기 부담 회로(112)는 전류 검출부(111)의 R,S,T 상 출력에 각기 접속된 접지 저항(R1,R2,R3)으로 구성한다.
상기 신호 변환부(113)는 부담 회로(112)의 R상, S상, T상 전압을 각기 반전 증폭하는 증폭기(OP1, OP2, OP3)으로 구성한다.
상기 차동 증폭기(114)는 신호 변환부(113)의 각각의 출력 전압을 일정 이득으로 증폭하는 증폭기(OP4, OP5, OP6)로 구성한다.
상기 경보 표시부(118)는 마이크로 프로세서(115)의 경보 신호에 의해 턴온, 턴오프되는 트랜지스터(Q2)와, 이 트랜지스터(Q2)의 턴온시 과전류 상태 표시를 위하여 발광하는 엘이디(LED)로 구성한다.
상기 트립 구동부(121)는 마이크로 프로세서(115)의 한시 신호가 게이트에 인가된 트랜지스터(Q1)의 콜렉터에 정전압부(119)의 출력(Vcc2)을 인가하고 상기 트랜지스터(Q1)의 에미터가 접속된 다이오드(D5)의 캐소드 및 순시 검출부(120)의 출력이 접속된 다이오드(D4)의 캐소드를 접지 저항(R22)에 접속하여 그 접속점이 저항(R23)을 통해 트립 회로(122)에 접속되도록 구성한다.
상기 순시 검출부(190)는 신호 변환부(113)의 각각의 출력을 합산하는 다이오드(D1)(D2)(D3)와, 이 다이오드(D1~D3)의 합신호가 일정 레벨 이상이 되는 경우 최대 순시 전압으로 유지시키는 역방향의 제너 다이오드(ZD1)와, 이 제너 다이오드(ZD1)의 출력이 정전압부(119)의 출력(Vcc1)보다 클 경우 트랩 신호를 하이로 출력하는 비교기(COMP1)로 구성한다.
도면의 미설명 부호 R4~R21, R24, R25는 저항이다.
이와 같이 구성한 본 발명의 동작 및 작용 효과를 상세히 설명하면 다음과 같다.
먼저, 3상 전원(R,S,T)이 인가된 전류 검출부(111)는 변류기(CT1~CT3)가 소정 전류를 검출하면 브릿지 다이오드(BR1~BR3)에서 전파 정류하여 정상 파형의 전류는 정전압부(119)에 입력시키고 역상 파형의 전류는 부담 회로(112)를 통해 신호 변환부(113)에 입력시키게 된다.
상기 부담 회로(112)는 접지 저항(R1~R3)으로 전류 검출부(111)의 각각 출력을 전압으로 변환하게 된다.
이때, 신호 변환부(113)는 부담 회로(112)를 통해 변환된 각 상의 전압을 증폭기(OP1~OP3)에서 각기 반전 증폭함에 의해 역상 파형의 신호를 정상 파형의 신호로 변환하여 순시 검출부(120) 및 차동 증폭부(114)에 입력시키게 된다.
이에 따라, 차동 증폭부(114)가 증폭기(OP4~OP6)에서 신호 변환부(113)의 각각의 출력을 일정 이득으로 비반전 증폭하면 마이크로 프로세서(115)는 상기 차동 증폭부(114)의 각각의 출력을 디지탈 변환하여 내부 메모리에 저장하게 된다.
여기서, 증폭기(OP4~OP6)는 각기 저항(R15,R16)(R17,R18)(R19,R20)에 의해 이득이 결정되어진다.
또한, 사용자가 가조정부(116)에 정격 전류, 단한시 전류, 단한시 시간, 순시 전류, 순시 시간등의 회로 차단 기능을 임의로 설정하면 가조정 선택부(117)는 상기 가조정부(116)에 설정된 기능을 일정 주기마다 선택적으로 읽어 마이크로 프로세서(115)에 입력시키게 된다.
이때, 마이크로 프로세서(115)는 차동 증폭부(114)로부터 입력된 전압을 일정 주기마다 샘플링하여 3상 전압중 최대상을 판별함과 동시에 그 샘플링값을 누적하고 상기 최대상에 대한 실효치를 구하여 소정 기준값과 비교함에 의해 과전류로 판별하면 하이인 한시 신호를 트립 구동부(121)에 출력하게 된다.
그리고, 순시 검출부(120)는 신호 변환부(113)의 각각의 출력이 다이오드(D1~D3)로 이루어진 오아 게이트에서 합산되어 순시 최대상에 대한 피크치의 범위를 결정하는 제너 다이오드(ZD1)를 통해 비교기(COMP1)의 비반전 단자에 입력되고 정전압부(119)의 출력 전압(Vcc1)이 저항(R13)(R14)에서 분압되어 일정 기준 전압으로 상기 비교기(COMP1)의 반전 단자에 입력되면 상기 비교기(COMP1)는 비반전 단자의 입력 전압이 반전 입력 단자의 기준 전압보다 크게 되는 경우 하이인 트립 신호를 트립 구동부(121)에 출력하게 된다.
상기에서 제너 다이오드(ZD1)는 다이오드(D1~D3)에서 논리합된 전압이 기준 전압 레벨이상인 경우 무조건 순시로 동작하도록 하는 동작을 수행하는 것으로, 비교기(COMP1)의 단자 보호용으로 사용되어진다.
따라서, 트립 구동부(121)는 순시 검출부(120)에서 트립 신호가 하이로 입력되는 경우 다이오드(D14), 저항(R23)을 순차 통해 트립 회로(122)에 입력시키고 마이크로 프로세서(115)에서 한시 신호가 하이로 입력되는 경우 트랜지스터(Q1)가 턴온되어 정전압부(119)의 출력(Vcc2)을 트랜지스터(Q1), 다이오드(D3) 및 저항(R23)을 순차 통해 상기 트립 회로(122)에 입력시킴에 의해 트립 동작을 수행시킴으로써 과전원으로부터 시스템을 보호하게 된다.
그리고, 마이크로 프로세서(115)가 차동 증폭부(114)의 출력을 연산하여 과전류를 검출하는 경우 경보 표시 신호를 하이로 출력하면 경보 표시부(118)는 트랜지스터(Q2)가 턴온되어 엘이디(LED)가 발광함에 의해 과전류의 검출을 표시하게 된다.
상기의 동작을 제4도를 참조하여 설명하면 다음과 같다.
먼저, 전류 검출부(111)에서 정류된 정상 파형의 전류를 입력으로 하여 정전압부(119)가 소정 레벨의 전압(Vcc1)을 출력하면 마이크로 프로세서(115)는 초기화 동작을 수행한 후 가조정 선택부(117)로부터 사용자에 의해 설정된 가조정 설정 데이타를 읽어 들인다.
상기에서 마이크로 프로세서(115)는 가조정 설정 데이타를 일정 주기(예로, 0.1sec)마다 읽어 들임으로써 사용자의 설정 변경 유무를 점검한다.
이 후, 마이크로 프로세서(115)는 현재 읽고자 하는 상을 판별하기 위하여 위상 카운터(PC)의 값을 점검하게 되는데, 상기 마이크로 프로세서(115)는 위상 카운터(PC)의 값이 1인 경우 R 상, 2인 경우 S 상, 3인 경우 T 상의 판별로 인식하게 된다.
이때, 위상 카운터(pc)의 값이 1로서 R 상의 판별로 인식하는 경우 마이크로 프로세서(115)는 다음 상의 선택을 위하여 위상 카운터(PC)의 값을 1 증가시킴과 아울러 샘플링 카운터(SC)을 1 증가시킨 후 내부의 R 상용 아나로그/디지탈 변환 회로를 인에이블시키게 된다.
이에 따라, 마이크로 프로세서(115)는 차동 증폭부(114)의 증폭기(OP4)의 출력을 디지탈 변환하여 그 값을 어드레스 버퍼(ADR')에 저장한 후 오프셋 데이타를 보정하고 실제 읽어 들인 데이타와의 차값을 실제 데이타(ADR)로 하여 순시 여부를 판별하게 된다.
여기서, 어드레스 버퍼(ADR)의 값은 어느 순간의 샘플링 데이타이다.
따라서, 마이크로 프로세서(115)는 순시를 판단하면 즉시 트립을 수행하도록 하이인 한시 신호를 트립 구동부(121)에 출력하게 된다.
만일, 순시가 아닌 경우 마이크로 프로세서(115)는 어드레스 버퍼(ADR)의 값을 제곱하여 샘플링 누적 데이타 버퍼(R-ADD)에 저장하고 R 상의 샘플링 카운터(SC)를 점검하여 일정 주기(N)이상인지 판단하는데, 그 결과가 일정 주기(SC=N)이상으로 확인되면 현재까지의 누적 데이타(R-ADD)를 최종 누적 데이타 버퍼(R-SUM)에 저장한 후 위상 카운터(PC)의 값을 판단하게 된다.
또한, S 상의 경우에도 상기와 같은 동작이 동일하게 수행되어진다.
그러나, T 상의 경우 샘플링 카운터(SC)가 일정 주기(N)일 때 현재까지의 누적 데이타(T-ADD)를 최종 누적 데이타 버퍼(T-SUM)에 저장하는 동작은 R 상의 경우와 동일하나 이 후, 샘플링 카운터(SC)를 0으로 초기화하고 현재 시간(t)이 소정 시간(0.1sec)가 경과하였는지 판단하게 된다.
이때, 마이크로 프로세서(115)는 현재 시간(t)이 소정 시간(0.1sec)을 경과한 경우 가조정 선택부(117)의 가조정 설정 데이타를 읽어 설정 데이타의 변경 여부를 확인한 후 위상 카운터(PC)의 값을 점검하고, 현재 시간(t)이 소정 시간(0.1sec)을 경과하지 않은 경우 R,S,T 상의 샘플링 누적 데이타(R-SUM, S-SUM, T-SUM)를 비교하여 가장 큰 누적 데이타를 판별하게 된다.
이에 따라, 마이크로 프로세서(115)는 최대상으로 판명된 데이타를 버퍼(i-MAX)에 저장하여 실효치를 구하고 그 실효치를 기준으로 현재의 전류의 크기가 과전류 범위에 있는지 판단하는데, 과전류 상태가 아닐 경우 위상 카운트(PC)의 값을 점검하고, 과전류 상태로 판명된 경우 내부 타이머를 가동하여 한시 동작을 수행함에 의해 소정의 동작 시간을 경과하면 트립 구동부(121)에 하이 펄스인 트립 신호를 출력하여 트립을 수행하게 한다.
한편, 본 발명의 다른 실시예는 일실시예에서 부담 회로(112)의 전압을 정상 파형으로 변환하는 신호 변환부(113)을 제거하여 제3도에 도시한 바와 같이 구성하게 된다.
즉, 전류 검출부(211)에서 출력된 역상의 출력 전류를 부담 회로(212)에서 전압으로 변환하면 차동 증폭부(213)가 증폭기(OP11~OP13)에서 각기 소정 이득으로 증폭하여 마이크로 프로세서(214)에 입력시키게 된다.
이에 따라, 마이크로 프로세서(214)는 제4도와 동일한 신호 흐름에 의해 과전류 여부를 판별하여 과전류가 검출되는 경우 트립 구동부(220)에 트리거 펄스인 한시 신호를 출력하게 트립 동작이 수행되도록 한다.
상기에서 상세히 설명한 바와 같이 본 발명은 선로에 흐르는 부하를 측정하여 소정 범위를 초과하는 경우 단락 및 과전류 상태를 미연에 방지함으로써 부하측의 기기를 보호함은 물론 선로의 과열을 방지할 수 있는 효과가 있다.

Claims (5)

  1. 3상 전원이 공급되는 부하의 전류를 변류기(CT1,CT2,CT3)에서 검출하여 그 검출 전류를 전파 정류함에 의해 정상 및 역상의 전류를 출력하는 전류 검출 수단과, 이 전류 검출 수단의 역상 전류를 전압으로 변환하는 부담 회로와, 이 부담 회로의 출력을 일정 이득으로 증폭하는 차동 증폭 수단과, 회로 차단의 각 기능을 설정하는 가조정 수단과, 이 가조정 수단의 설정 기능을 일정 주기마다 선택적으로 읽어 들이는 가조정 선택 수단과, 상기 차동 증폭 수단의 출력을 디지탈 변환한 후 상기 가조정 선택 수단의 설정 기능에 대하여 최대상을 판별하고 그 최대상에 대한 실효치를 연산하여 과전류를 검출하는 경우 한시 신호를 출력하는 제어 수단과, 이 제어 수단의 과전류 상태 표시 신호에 의해 경보를 표시하는 경보 표시 수단과, 상기 신호 변환 수단의 출력을 논리 합하여 그 논리 합신호가 소정 레벨의 기준 전압보다 큰 경우 트립 신호를 출력하는 순시 검출 수단과, 이 순시 검출 수단의 트립 신호 또는 상기 제어 수단의 한시 신호에 의해 트립을 수행시키는 트립 구동 수단으로 구성한 것을 특징으로 하는 전자식 회로 차단기의 과전류 차단 제어 장치.
  2. 제1항에 있어서, 부담 회로의 출력을 정상 파형으로 변환하여 차동 증폭 수단에 출력하는 신호 변환 수단을 포함하여 구성한 것을 특징으로 하는 전자식 회로 차단기의 과전류 차단 제어 장치.
  3. 제2항에 있어서, 신호 변환 수단은 부담 회로의 R상, S상, T상 전압을 각기 반전 증폭하는 증폭기(OP1, OP2, OP3)로 구성한 것을 특징으로 하는 전자식 회로 차단기의 과전류 차단 제어 장치.
  4. 제1항에 있어서, 트립 구동 수단은 제어 수단의 한시 신호가 게이트에 인가된 트랜지스터(Q1)의 콜렉터에 정전압(Vcc2)을 인가하고 상기 트랜지스터(Q1)의 에미터가 접속된 다이오드(D5)의 캐소드 및 순시 검출부(120)의 출력이 접속된 다이오드(D4)의 캐소드를 접지 저항(R22)에 접속하여 그 접속점이 저항(R23)을 통해 트립 회로에 접속되도록 구성한 것을 특징으로 하는 전자식 회로 차단기의 과전류 차단 제어 장치.
  5. 제1항에 있어서, 순시 검출 수단은 각 상 전류 검출에 따른 전압을 합산하는 오아 게이트와, 이 오아 게이트의 출력이 일정 레벨 이상이 되는 경우 최대 순시 전압으로 유지시키는 역방향의 제너 다이오드(ZD1)와, 이 제너 다이오드(ZD1)의 출력이 정전압(Vcc1)보다 클 경우 트랩 신호를 하이로 출력하는 비교기(COMP1)로 구성한 것을 특징으로 하는 전자식 회로 차단기의 과전류 차단 제어 장치.
KR1019960008527A 1996-03-27 1996-03-27 전자식 회로 차단기의 과전류 차단 제어 장치 KR0167206B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008527A KR0167206B1 (ko) 1996-03-27 1996-03-27 전자식 회로 차단기의 과전류 차단 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008527A KR0167206B1 (ko) 1996-03-27 1996-03-27 전자식 회로 차단기의 과전류 차단 제어 장치

Publications (2)

Publication Number Publication Date
KR970068078A KR970068078A (ko) 1997-10-13
KR0167206B1 true KR0167206B1 (ko) 1999-04-15

Family

ID=19454090

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008527A KR0167206B1 (ko) 1996-03-27 1996-03-27 전자식 회로 차단기의 과전류 차단 제어 장치

Country Status (1)

Country Link
KR (1) KR0167206B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721194B1 (ko) * 2001-07-19 2007-05-23 주식회사 하이닉스반도체 전원 전압 제너레이터의 전압 에러 발생을 제어하는 경보시스템 및 그의 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100721194B1 (ko) * 2001-07-19 2007-05-23 주식회사 하이닉스반도체 전원 전압 제너레이터의 전압 에러 발생을 제어하는 경보시스템 및 그의 제어 방법

Also Published As

Publication number Publication date
KR970068078A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US8446700B2 (en) Overcurrent protection in a dimmer circuit
EP0634826B1 (en) Earth fault circuit breaker
EP0746890B1 (en) Method and apparatus for rms current approximation
KR0163918B1 (ko) 시간보상 기능을 갖는 직류 전동기 과전류 검출장치
US5506743A (en) Solid state overload relay with phase unbalance protection having RMS current approximation
KR0167206B1 (ko) 전자식 회로 차단기의 과전류 차단 제어 장치
KR0179874B1 (ko) 회로 차단기의 과전류 차단 제어 장치 및 방법
KR101396945B1 (ko) 누전 차단기
KR200156168Y1 (ko) 전자식 과전류 계전기
KR100186386B1 (ko) 자기진단기능을 갖는 배전선 과부하전류 차단회로
KR19990085704A (ko) 디지털 계전 계측장치
KR102551607B1 (ko) 누전 차단기
JP3107687B2 (ja) 系統連系型逆変換装置
KR970004435B1 (ko) 회로차단기
JPS6277872A (ja) 過電力保護装置
KR0121115B1 (ko) 과부하검출장치
US20040169978A1 (en) Overcurrent trip device comprising the detection of the waveform of a current to be monitored
KR0122325Y1 (ko) 과전류계전기
KR930006948Y1 (ko) 회로차단기의 제어회로
JP2003302435A (ja) 欠相検出装置
KR100315462B1 (ko) 전자식모터보호계전기
JPS6395721A (ja) 負荷開閉装置の保護回路
KR920006538Y1 (ko) 회로차단제어회로
KR930001932B1 (ko) 디지탈을 이용한 차단기 제어회로
KR100295906B1 (ko) 전자식전원차단장치의샘플링주파수및경보신호선택회로및방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee