KR0166833B1 - 반도체소자 제조방법 - Google Patents

반도체소자 제조방법 Download PDF

Info

Publication number
KR0166833B1
KR0166833B1 KR1019950036664A KR19950036664A KR0166833B1 KR 0166833 B1 KR0166833 B1 KR 0166833B1 KR 1019950036664 A KR1019950036664 A KR 1019950036664A KR 19950036664 A KR19950036664 A KR 19950036664A KR 0166833 B1 KR0166833 B1 KR 0166833B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
contact hole
heat dissipation
forming
device manufacturing
Prior art date
Application number
KR1019950036664A
Other languages
English (en)
Other versions
KR970024049A (ko
Inventor
이경호
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950036664A priority Critical patent/KR0166833B1/ko
Publication of KR970024049A publication Critical patent/KR970024049A/ko
Application granted granted Critical
Publication of KR0166833B1 publication Critical patent/KR0166833B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 반도체소자 제조방법은 실리콘 웨이퍼 내부의 열발산을 필요로 하는 지점에 PN 정션(Junction)을 형성하고 금속배선시 상기 PN 정션에 패드를 형성하여 상기 패드에 열발산용 금속을 연결시켜 실리콘 내부에서 국부적으로 발생한 열을 빠른 시간내에 실리콘의 다른 곳으로 발산시키는데 그 특징이 있다.

Description

반도체소자 제조방법
제1도는 종래의 반도체 칩 단면도.
제2도는 (a) 내지 (c)는 본 발명의 반도체소자 제조공정 단면도.
제3도는 본 발명에 따른 반도체소자 평면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 웨이퍼 12 : P웰 영역
13 : n웰 영역 14 : n형 불순물 영역
15 : P형 불순물 영역 16 : 배선용 도전체
17 : 열발산용 도전체 18 : 제1절연막
19 : 콘택홀 20 : 제2절연막
본 발명은 반도체소자 제조방법에 관한 것으로, 특히 실리콘에서 발생하는 열을 쉽게 발산시키는 반도체소자 제조방법에 관한 것이다.
이하 첨부된 도면을 참고하여 종래의 반도체소자 제조방법을 설명하면 다음과 같다.
제1도는 종래의 반도체 칩 단면도이다.
먼저 종래의 방법은 리드 프레임(Lead Frame)상에 완성된 실리콘 웨이퍼(11)를 설치하고 하측 패케이지 물질(Package Meterial)을 사용하여 리드 프레임과 핀을 고정시킨다.
그리고 실리콘 웨이퍼(11)의 본딩 패드와 핀(Pin)간에 금도선(Gold Wire)을 연결한 다음, 상측 패케이지 물질을 덮어서 반도체 소자를 완성한다.
이와 같이 종래의 반도체소자 제조방법에 있어서, 웨이퍼 제조시에는 웨이퍼에서 발생되는 열을 발산시키는 별다른 방법이 없이 단지, 패케이지 공정시에 열발산(Heat Dissipation)을 위한 방법으로 리드 프레임 또는 패케이지 물질에 의해 열발산을 유도한다.
즉, 종래의 반도체 소자 제조방법에 있어서는 실리콘 기판에서 국부적으로 발생하는 열을 발산시키는 별다른 방법이 없음으로 인하여, 소자 및 배선의 신뢰성에 나쁜 영향을 미치게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로써, 실리콘 기판에서 국부적으로 발생하는 열을 빠른 시간내에 다른 곳으로 발산시켜 소자 및 배선의 신뢰성을 향상시키는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 반도체소자 제조방법은 실리콘 웨이퍼 내부의 열발산을 필요로 하는 지점에 PN 정션(Junction)을 형성하고 금속배선시 상기 PN 정션에 패드를 형성하여 상기 패드에 열발산용 금속을 연결시켜 실리콘 내부에서 국부적으로 발생한 열을 빠른 시간내에 실리콘의 다른 곳으로 발산시키는데 그 특징이 있다.
이와 같은 본 발명의 반도체소자 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제2도 (a) 내지 (c)는 본 발명의 반도체소자 제조공정 단면도이고, 제3도는 본 발명의 반도체소자 평면도이다.
먼저 제2도(a)에서와 같이 제조하고자 하는 반도체 소자를 만들기 위해 형성된 P형 웰(Well) 및 n형 웰(Well)의 열발산을 필요로 하는 지점에 국부적으로 반대 도전형의 이온을 주입하여 PN 정션을 형성한다.
즉, P형 웰내에서 n형 불순물 영역(14)을 형성하고 n형 웰내에서 P형 불순물 영역(15)을 형성한다.
그리고 전면에 절연막(18)을 형성하고, 상기 정션부위 n형 불순물 영역(14) 및 P형 불순물 영역(15))에 콘택홀(Contact Hole)을 내기 위해 상기 제1절연막(18)을 선택적으로 제거하여 콘택홀을 형성한다.
콘택홀이 형성된 제1절연막(18)상에 상기 콘택홀을 통해 정션부위에 연결되도록 배선용 메탈(16)을 도포하고 콘택홀의 크기보다 크게 메탈패턴을 다른 패턴과 닿지 않도록 패터닝 한다.
제2도(b)와 같이 상기 패터닝된 메탈들과 제1절연막(18)상에 제2절연막(20)을 증착하고 배선용 메탈(16)이 노출되도록 상기 제2절연막(20)을 선택적으로 제거하여 상기 배선용 메탈(16)상에 콘택홀(19)을 형성한다.
이때 콘택홀(19)의 크기는 배선용 메탈(16)의 상부면 보다는 좁아야 한다.
제2도(c)와 같이 콘택홀(19)을 통해 배선용 메탈(16)들과 연결되도록 제2절연막(21) 상부에 열발산용 금속(17)을 증착하고 불필요한 부분을 제거한다.
여기서, 상기 열발산용 금속(17)을 제3도와 같이 패드와 같은 사각형 모양으로 패턴닝 된다.
본 발명을 제3도를 참조하여 다시 한 번 요약하면, 최초의 레이아웃이 허락하는한 P형 웰 및 n형 웰내의 열발산을 필요로 하는 부분에 반대 도전형의 정션을 다량으로 만들고 열발산용 도전체(17)의 패턴은 최종 출력패드 영역을 제외한 곳에 형성시킨 것으로, 실리콘에 발생된 열을 P형 웰내에서 n형 불순물 영역(14)과 N형 웰내에서 P형 불순물 영역(15)을 통하여 열발산용 도전체의 열발산용 금속에 연결시킨으로 국부적으로 발생된 열이 열발산용 도전체(17)의 금속을 통하여 쉽게 발산되도록 한다. 왜냐하면, 금속과 같은 전도체는 산화 실리콘(SiO2)와 같은 절연체에 비하여 전기전도도(Electric Conductivity)가 높을뿐더러 열전도도(Heat Conductivity)도 높으므로 열발산용 도전체를 통해 열이 쉽게 발산된다.
이상에서 설명한 바와 같은 반도체소자 제조방법에 있어서는 실리콘 기판에서 국부적으로 발생한 열을 빠른 시간내에 다른 곳으로 발산시켜 주므로써, 반도체소자 및 배선의 신뢰성을 향상시키는 효과가 있다.

Claims (1)

  1. 기판을 마련하는 스텝과, 반도체 소자를 형성하기 위한 P형 웰과 N형 웰내에 열발산을 위한 상기 웰과 반대되는 정션들을 형성하는 스텝과, 전면에 제1절연막을 증착하고 선택적으로 제1절연막을 제거하여 상기 정션들 상에 제1콘택홀을 형성하는 스텝과, 상기 제1콘택홀을 통해 상기 정션들에 연결되도록 배선용 도전체를 형성하는 스텝과, 상기 배선용 도전체를 포함한 기판전면에 제2절연막을 증착하고 선택적으로 제거하여 배선용 도전체상에 제2콘택홀을 형성하는 스텝과, 상기 제2콘택홀을 통해 배선용 도전체와 연결되도록 열발산용 도전체를 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 반도체소자 제조방법.
KR1019950036664A 1995-10-23 1995-10-23 반도체소자 제조방법 KR0166833B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950036664A KR0166833B1 (ko) 1995-10-23 1995-10-23 반도체소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950036664A KR0166833B1 (ko) 1995-10-23 1995-10-23 반도체소자 제조방법

Publications (2)

Publication Number Publication Date
KR970024049A KR970024049A (ko) 1997-05-30
KR0166833B1 true KR0166833B1 (ko) 1999-02-01

Family

ID=19430977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950036664A KR0166833B1 (ko) 1995-10-23 1995-10-23 반도체소자 제조방법

Country Status (1)

Country Link
KR (1) KR0166833B1 (ko)

Also Published As

Publication number Publication date
KR970024049A (ko) 1997-05-30

Similar Documents

Publication Publication Date Title
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
US7537954B2 (en) Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
US6022797A (en) Method of manufacturing through holes in a semiconductor device
KR20000070442A (ko) 전자 디바이스용 다이 바닥 접점의 반도체 웨이퍼 제조 방법
US7528012B1 (en) Method for forming heat sinks on silicon on insulator wafers
US7105910B2 (en) Semiconductor device having SOI construction
KR100521820B1 (ko) 도금된구리상부표면레벨상호접속을갖는집적회로를위한플라스틱캡슐화
US6248657B1 (en) Semiconductor device and method for manufacturing the same
GB2136203A (en) Through-wafer integrated circuit connections
KR0166833B1 (ko) 반도체소자 제조방법
US6160311A (en) Enhanced heat dissipating chip scale package method and devices
US20090230522A1 (en) Method for producing a semiconductor device and the semiconductor device
JP4194841B2 (ja) 半導体装置配置
KR0169471B1 (ko) 바이폴라 범프 트랜지스터 및 그 제조 방법
CN221262359U (zh) 集成芯片封装结构
EP0062982B1 (en) Isolated integrated circuit comprising a substrate electrode
TWI814678B (zh) 半導體封裝的製造方法
US11581289B2 (en) Multi-chip package
JPH04107964A (ja) 半導体集積回路装置
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
KR100591128B1 (ko) 반도체 소자 및 그 제조 방법
JPH0964252A (ja) 半導体装置
KR100208440B1 (ko) 반도체 소자의 본딩 패드 형성 방법
JPH07312414A (ja) 半導体集積回路装置およびその製造方法
KR20010084370A (ko) 반도체장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee