KR0166782B1 - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR0166782B1
KR0166782B1 KR1019940011194A KR19940011194A KR0166782B1 KR 0166782 B1 KR0166782 B1 KR 0166782B1 KR 1019940011194 A KR1019940011194 A KR 1019940011194A KR 19940011194 A KR19940011194 A KR 19940011194A KR 0166782 B1 KR0166782 B1 KR 0166782B1
Authority
KR
South Korea
Prior art keywords
forming
amorphous silicon
silicon layer
thin film
semiconductor layer
Prior art date
Application number
KR1019940011194A
Other languages
English (en)
Other versions
KR950034832A (ko
Inventor
나사균
천영일
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019940011194A priority Critical patent/KR0166782B1/ko
Publication of KR950034832A publication Critical patent/KR950034832A/ko
Application granted granted Critical
Publication of KR0166782B1 publication Critical patent/KR0166782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 반도체 소자인 박막 트랜지스터 관한 것으로, 특히 SRAM의 메모리 셀(Memory Cell)에 적당하도록 한 박막 트랜지스터 제조방법에 관한 것이다.
이와 같은 본 발명의 박막 트랜지스터의 제조방법은 절연기판위에 게이트 전극을 형성하고 전면에 게이트 절연막과 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화 하고, 선택적으로 식각하여 활성영역을 형성하는 공정, 상기 1차 결정화된 실리콘에 교차되도록 경사지게 90˚회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘을 2차 결정화시켜 그레인을 형성하는 공정, 상기 2차 결정화된 실리콘층에 선택적으로불순문 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어지고, 절연기판상에 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화하고 비정질 실리콘층 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화하고 선택적으로 식각하여 활성영역을 형성하는 공정, 상기 1차 결정화된 실리콘에 교차되도록 경사지게 90˚회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘층을 2차 결정화시켜, 그레인을 형성하는 공정, 전면에 케이트 절연막과 케이트용 반도체층을 차례로 증착하고, 상기 게이트용 반도체층을 선택적으로 식각하여 게이트 전극을 형성하고 공정, 상기2차 결정화된 실리콘층에 선택적으로 불순물 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어진다.

Description

박막 트랜지스터 제조방법
제1도(a)∼(c)는 종래 제1실시예의 박막 트랜지스터 공정단면도.
제2도(a)∼(c)는 종래 제2실시예의 박막트랜지스터 공정단면도.
제3도(a)∼(d)는 본 발명 제1실시예의 박막 트랜지스터 공정단면도.
제4도(a)∼(c)는 본 발명 제2실시예의 박막 트랜지스터 공정단면도.
제5도(a)∼(c)는 본 발명 제1실시예의 박막 트랜지스터 사시도.
* 도면의 주요부분에 대한 부호의 설명
1：절연기판 2：게이트전극
3：게이트 절연막 4,5：반도체층
6,7：제1, 제2 감광막
본 발명은 반도체 소자인 박막 트랜지스터에 관한 것으로, 특히 SRAM메모리셀(Me-mory Cell)에 적당하도록 한 박막 트랜지스터의 제조방법이다.
일반적으로 박막 트랜지스터는 1M이상의 SRAM소자에서 로드 레지스터(Load Resistor)대신 사용하기도 하고, 액정표시 소자(Liquid Crystal Display)에서 각 화소영역의 화상테이타 신호를 스위칭하는 스위칭 소자로 널리 사용되고 있다.
이에 고품질의 SRAM을 제조하기 위해서는 MOS의 오프 커런트(Off Current)는 감소하고, 온 커런트(On Current)는 증가하여야만 SRAM 셀의 소비전력을 감소시킬수 있고, 기억특성을 향상시킬 수 있다.
이와 같은 온/오프 전류비(On/Off Current Ratio)를 향상시키기 위한 종래의 박막 트랜지스터 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
제1도는 종래제1실시예의 박막 트랜지스터 공정단면도로써 보텀(bottom)게이트 박막 트랜지스터 제조방법이다.
제1도(a)와 같이 절연기관(1)또는 절연막위에 폴리실리콘을 증착하고, 게이트 마스크를 이용한 사진식각 공정으로 폴리실리콘을 패터닝하여 게이트 전극(2)를 형성한다.
이어서 상기 전면에 게이트 절연막(3)과 반도체층(보디 폴리실리콘)(4)을 차례로 증착하고, 상기 반도체층(보디 폴리실리콘)(4)에 수직으로 실리콘(Si)불순물을 이온주입한다.
이때 상기 반도체층(보디 폴리실리콘)(4)의 그레인 격자구조는 수직으로 실리콘(Si) 불순물 이온주입함에 따라 수평으로 형성된 그레인(grain) 격자 구조가 파괴되어 비정질(Amorphous) 실리콘으로 형성된다.
계속해서 상기 비정질 실리콘을 560℃∼650℃ 범위에서 장시간(5시간 이상)열처리 하여, 비정질 실리콘막을 재 결정화한 다음, 일정시간이 지나면 재 결정화된 반도체층(실리콘)(4)에 수직, 수평방향으로 그래인(grain)이 형성된다.
제1도 (b) 같이 상기 반도체층(실리콘)(4)상에 제1감광막(6)을 증착하고, 노광 및 현상공정으로 LDD(Lightly Doped Drain) 형성될 영역을 정의한 다음, 상기 정의된 반도체층(실리콘)(4)에 저농도(P-) 불순물 이온주입하여 LDD구조를 형성한다.
그리고 제1도 (c)와 같이 상기 제1감광막(6)을 제거한 다음, 제2감광막(7)을 상기 반도체층(실리콘)(4)상에 증착하고, 노광 및 현상공정으로 불순물 확상영역을 정의한 후 정의된 반도체층(실리콘)에 고농도(P+)불순물 이온주입하여, 소오스, 드레인영역을 형성하므로써 보텀(bottom)게이트 박막 트랜지스터를 완성한다.
한편 제2도는 종래 제2실시예의 박막 트랜지스터의 공정단면도로써 탑게이트(Top Gate)박막 트랜지스터를 제조하였다.
제2도 (a)와 같이 절연기판(1) 또는 절연막위에 반도체층(폴리실리콘)(4)을 증착하고, 상기 반도체층(폴리실리콘)에 수직으로 실리콘(Si)불순물 이온주입 한다.
이때 상기 반도체층(폴리실리콘)(4)의 그레인 격자구조는 수직으로 실리콘(Si)불순물 이온주입함에 따라 수평으로 형성된 그레인(grain) 격자구조가 파괴되어 비정질 실리콘으로 형성된다.
이어서 상기 비정질 실리콘을 560℃∼650℃ 범위에서 장시간(5시간 이상)열처리 하여 재 결정화한 다음, 일정시간이 끝나면 재 결정화된 반도체층(실리콘)(4)에 수직, 수평으로 그레인(grain)이 형성된다.
제2도 (b)와 같이 상기 전면에 게이트 절연막(3)과 폴리실리콘을 차례로 증착하고 게이트 마스크를 이용한 사진식각 공정으로 상기 폴리실리콘을 패터닝하여 게이트전극(2)을 형성한 다음, 상기 상에 제1감광막(6)을 증착하고, 노광 및 현상공정으로 LDD(Lightly Doped Drain) 형성될 영역을 정의한 다음, 상기 정의된 반도체층(폴리실리콘)(4)에 저농도(P-)불순물 이온주입하여 LDD를 형성한다.
이어서 제2도(c)와 같이 상기 제1감광막(6)을 제거한 다음, 제2감광막(7)을 반도체층(실리콘)(4)상에 증착하고 노광 및 현상공정으로 불순물 확산영역을 정의한 후 상기 정의된 반도체층(폴리실리콘)(4)에 고농도(P+)불순물 이온주입하여 종래의 탑게이트(Top Gate) 박막 트랜지스터를 완성한다.
이와같은 종래의 박막 트랜지스터 제조방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 반도체층에 많은 그레인수가 형성됨에 따라 전자이동시 그레인 경계면에서 전자충돌에 인하여 전류손실이 발생한다.
둘째, 반도체층에 수직으로 실리콘 불순물 이온주입으로 반도체층에 수평으로 형성된 그레인 격자구조는 제거되나, 수직으로 형성된 그레인 격자구조는 잔존함에 따라 오프 커런트(Off Current)변화가 심하기 때문에 박막 트랜지스터의 신뢰성 및 집적도에 어려움이 있다.
이에 본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로써 온/오프(On/Off Current)특성을 개선하여 박막 트랜지스터를 고집적화 하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 박막 트랜지스터 제조방법은 절연기판위에 게이트전극을 형성하고 전면에 게이트 절연막과 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화 하고, 선택적으로 식각하여 활성영역을 형성하는 공정, 상기 1차 결정화된 실리콘에 교차되도록 경사지게 90°회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘을 2차 결정화시켜 그레인을 형성하는 공정, 상기 2차 결정화된 실리콘층에 선택적으로 불순물 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하고, 절연기판상에 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을1차 결정화하고 선택적으로 식각하여 활성영역을 형성하는 공정, 상기1차 결정화된 실리콘에 교차되도록 경사지게 90°회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘층을 2차 결정화시켜, 그레인을 형성하는 공정, 전면에 게이트 절연막과 게이트용 반도체층을 차례로 증착하고, 상기 게이트용 반도체층을 선택적으로 식각하여 게이트 전극을 형성하는 공정, 상기2차 결정화된 실리콘층에 선택적으로 불순물 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명은 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명 제1실시예의 박막 트랜지스터 공정단면도이고, 제5도는 본 발명 제1실시예의 박막 트랜지스터 사시도이다.
제3도는 제5도의 A-A′ 선상을 나타낸 것이다.
제3도(a)와 같이 절연기판(1) 또는 절연막위에 게이트용 폴리실리콘을 증착하고 게이트 마스크를 이용한 사진식각 공정으로 게이트용 폴리실리콘을 패터닝하여 게이트전극(2)을 형성한다.
이때 게이트전극(2) 형성시 증착한 폴리실리콘 대신 인시투 도핑된(In-Situ Doped) 폴리실리콘 또는 비정질 실리콘 인시투 도핑되지 않은 폴리실리콘 또는 비정질 실리콘 포클 도핑(PoCl3Doping)한 비정질 실리콘으로 증착하고 식각하여 게이트전극(2)을 형성하여도 무방하다.
이어서 상기 전면에 게이트 절연막(3)과 반도체층(비정질 실리콘)(5)을 차례로 형성하고 500℃∼1000℃ 범위에서 일절시간 열처리하여 상기 반도체층(비정질 실리콘)(5)을 실리콘으로 1차 결정화 한다.
그리고 상기 게이트 절연막(3)은 고온산화막(High Temperature Oxide), 고온저압 절연막(High Temperature Low Pressure Dielectric), 저온산화막(Low Temperature Oxide), 열적확산에 의한 산화막(Rapid Thermal Process Oxide) 열처리를 통한 고온산화막, 저온산화막, 고온저압 산화막등으로 형성한다.
이어서 제3도 (b)와 같이 활성(active)마스크를 이용한 사진식각 공정으로 상기 1차 결정화된 반도체층(폴리실리콘)을 선택적으로 패터닝하여 활성영역을 형성한 다음, 상기 활성영역이 형성된 반도체층(폴리실리콘)에 실리콘 불순물 이온주입 한다.
이때 실리콘 불순물 이온주입은 상기 반도체층(폴리실리콘)상에 경사지게 이온주입한 다음, 교차되도록 90°회전하여 재차 경사지게 불순물 이온주입 한다.
따라서, 상기와 같은 방법으로 실리콘 불순물 이온주입하면 1차 재 결정화된 반도체층(폴리실리콘)의 수직방향과 수평방향의 격자구조가 피괴되어 비정질 실리콘으로 형성된다.
이어서 반도체층(비정질 실리콘)(5)을 560℃∼650℃ 범위에서 장시간 열처리하여 폴리실리콘으로 2차 결정화다음, 일정시간이 지나면 2차 결정화 된 반도체층(폴리실리콘)(4)에 그레인(grain)이 형성된다.
제3도(c)와 같이 그레인(grain)이 생성된 반도체층(폴리실리콘)(4)상에 제1감광막(6)을 증착하고, 노광 및 현상공정으로 LDD형성 영역을 정의한 다음, 상기 정의된 반도체층(4)에 저농도(P-) 불순물 이온주입하여 LDD를 형성한다.
이어서 제3도(d)와 같이 상기 제1감광막(6)을 제거한 다음, 제2감광막(7)을 상기 반도체층(폴리실리콘)(4)에 증착하고 노광 및 현상공정으로 채널(channel)영역을 마스킹 한다.
이때 드레인영역 또는 소오스영역이 게이트전극(2)과 옵셋(Off-Set)되도록 채널영역을 마스킹 한다.
이어서 상기 제2감광막(7)을 마스크로 고농도(P+) 불순물 이온주입하여 불순물 확산영역을 형성함으로써 본 발명의 보텀게이트(Bottom Gate)박막 트랜지스터를 완성한다.
한편 제4도는 본 발명 제2실시예이 박막 트랜지스터 공정단면도로써, 탑게이트(Top Gate) 박막 트랜지스터를 제조하였다.
제4도(a)와 같이 절연기판(1) 또는 절연막위에 반도체층(비정질 실리콘)(5)을 증착하고, 500℃∼1000℃범위에서 일정시간 열처리하여 상기 반도체층(비정질 실리콘)(5)을 폴리실리콘으로 1차 재 결정화한 다음, 활성(active)마스크로 이용한 사진식각 공정으로 1차 재 결정화된 반도체층(폴리실리콘)을 선택적으로 제거하여 활성영역을 형성한 다음, 상기 활성영역이 형성된 반도체층(폴리실리콘)에 실리콘(Si) 불순물이 이온주입 한다.
이때 실리콘(Si) 불순물 이온주입은 상기 활성영역이 형성된 반도체층(폴리실리콘)에 경사(tilt)지게 불순물 이온주입한 다음, 교차되도록 90℃회전하여 재차 경사지게 불순물 이온주입 한다.
따라서 상기와 같은 방법으로 실리콘(Si) 불순물 이온주입하면, 1차 결정화된 반도체층(폴리실리콘)의 수평방향과 수직방향의 그레인(grain) 격자구조가 파괴되어 비정질 실리콘으로 형성된다.
이어서 상기 반도체층(비정질 실리콘)(5)을 560℃∼650℃ 범위에서 장시간 열처리하여 폴리실리콘으로 2차 재 결정화한 다음, 일정시간이 지나면 2차 결정화된 반도체층(폴리실리콘)에 그레인(grain)이 형성된다.
제4도 (b)와 같이 상기 전면에 게이트 절연막(3)과 게이트용 폴리실리콘을 차례로 증착하고 게이트 마스크를 이용한 사진식각 공정으로 상기 게이트용 폴리실리콘을 선택적으로 패터닝하여 게이트전극(2)을 형성한다.
이어서 상기 상에 제1감광막(6)을 증착하고 노광 및 현상공정으로 LDD(Lightly Doped Drain) 형성될 영역을 정의한 다음, 상기 정의된 반도체층(폴리실리콘)에 저농도(P-) 불순물 이온주입하여 LDD을 형성한다.
제4도 (c)와 같이 상기 제1감광막(6)을 제거한 다음, 상기 상에 제2감광막(7)을 증착하고, 노광 및 현상공정으로 채널영역을 마스킹 한다.
이때 드레인영역 또는 소오스영역이 게이트전극(2)과 옵셋(Off-Set)되도록 채널영역을 마스킹 한다.
이어서 상기 제2감광막(7)을 마스크로 고농도(P+) 불순물 이온주입하여 불순물 확산영역을 형성함으로써 본 발명의 탑게이트(Top Gate) 박막 트랜지스터를 완성한다.
이상에서 설명한 바와 같은 본 발명의 박막 트랜지스터의 제조방법에 있어서는 다음과 같은 효과가 있다.
첫째, 반도체층에 경사(tilt)지고 회전하여 실리콘 이온주입함으로써, 반도체층의 수직과 수형방향의 그레인을 제거함으로써 온/오프 커런트(On/Off Current)를 더욱 개선시킬수 있다.
둘째, 반도체층을 반복 열처리하여 그레인 입자크기를 크게 형성시킴으로써 소자특성이 향상된다.

Claims (2)

  1. 절연기판 위에 게이트전극을 형성하고 전면에 게이트 절연막과 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화 하고, 선택적으로 식각하여 활성영역을 형성하는 공정, 상기 1차 결정화된 실리콘에 교차되도록 경사지게 90℃ 회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘을 2차 결정화시켜 그레인을 형성하는 공정, 상기2차 결정화된 실리콘층에 선태적으로 불순물 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 절연기판상에 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층을 1차 결정화하고 선택적으로 식각하여 활성영역을 형성하는 공정, 상기1차 결정화된 실리콘에 교차되도록 경사지게 90℃회전시켜 실리콘 이온주입하여 비정질 실리콘으로 형성하는 공정, 상기 비정질 실리콘층을 2차 결정화시켜, 그레인은 형성하는 공정, 전면에 게이트 절연막과 게이트용 반도체층을 차례로 증착하고, 상기 게이트용 반도체층을 선택적으로 식각하여 게이트 전극을 형성하는 공정, 상기2차 결정화된 실리콘층에 선택적으로 불순물 이온주입하여 불순물 확산영역을 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 박막트랜지스터의 제조방법.
KR1019940011194A 1994-05-23 1994-05-23 박막 트랜지스터의 제조방법 KR0166782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940011194A KR0166782B1 (ko) 1994-05-23 1994-05-23 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940011194A KR0166782B1 (ko) 1994-05-23 1994-05-23 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR950034832A KR950034832A (ko) 1995-12-28
KR0166782B1 true KR0166782B1 (ko) 1999-01-15

Family

ID=19383591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940011194A KR0166782B1 (ko) 1994-05-23 1994-05-23 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR0166782B1 (ko)

Also Published As

Publication number Publication date
KR950034832A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
JPH07321341A (ja) 薄膜トランジスタの構造及びその製造方法
JPH05109737A (ja) 薄膜トランジスタの製造方法
JPH09232448A (ja) 薄膜トランジスタ及びその製造方法
JP3087031B2 (ja) 薄膜トランジスタの構造及びその製造方法
US5607865A (en) Structure and fabrication method for a thin film transistor
KR20060062139A (ko) 이중 열처리에 의한 다결정 박막트랜지스터 제조방법
JP2658569B2 (ja) 薄膜トランジスタおよびその製造方法
JP2618199B2 (ja) 薄膜トランジスタおよびその製造方法
KR100267755B1 (ko) 박막트랜지스터 제조방법
KR0166782B1 (ko) 박막 트랜지스터의 제조방법
US5681760A (en) Method for manufacturing thin film transistor
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JPH11163366A (ja) 薄膜トランジスタの製造方法
KR20020033287A (ko) 박막트랜지스터의 제조방법
KR0136532B1 (ko) 박막트랜지스터 제조방법
US6130120A (en) Method and structure for crystallizing a film
KR100271492B1 (ko) 박막트랜지스터의 제조방법
JPH08316487A (ja) 薄膜半導体装置の製造方法
JP2754184B2 (ja) 薄膜トランジスタ及びその製造方法
KR960015933B1 (ko) 반도체 박막 트랜지스터(tft) 제조방법
JP3291845B2 (ja) 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法
KR100307458B1 (ko) 박막트랜지스터 제조방법
JPH08340053A (ja) 半導体記憶装置およびその製造方法
KR0172852B1 (ko) 박막트랜지스터 및 그 제조방법
KR100222898B1 (ko) 박막 트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060818

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee