KR0164508B1

KR0164508B1 - 병렬 처리용 최고값 검출회로

Info

Publication number: KR0164508B1
Application number: KR1019950046461A
Authority: KR
Inventors: 김영철; 박병철
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-04
Filing date: 1995-12-04
Publication date: 1999-03-20
Also published as: KR970056825A

Abstract

본 발명은 병렬 처리용 최대값 검출기를 공개한다. 그 회로는 m비트의 디지털 신호를 입력하여 기울기가 완만한 m+5비트의 디지털 비데오 신호를 출력하기 위한 저역 통과 필터, 상기 m+5비트의 최상위 비트를 선택신호로 하여 상기 m+5비트 신호가 음수일 경우에 궤환되는 이전의 n비트 최대값을 출력하고, 양수일 경우에는 상기 m+5비트를 선택하여 n비트의 데이터를 출력하기 위한 제1선택수단, 상기 제1선택수단의 n비트의 출력신호와 상기 궤환되는 이전의 n비트의 최대값을 비교하기 위한 비교수단, 및 상기 비교수단의 출력신호를 선택신호로 하여 상기 제1선택수단의 n비트의 출력신호가 클 경우에는 상기 제1선택수단의 n비트의 출력신호를 출력하고, 상기 궤환되는 이전의 n비트의 최대값이 클 경우에는 상기 궤환되는 이전의 n비트의 최대값을 출력하기 위한 제2선택수단으로 구성되어 있다. 따라서, 고속으로 동작하는 비데오 신호 처리기에 사용가능하고, 아나로그 비데오 신호에서 기울기가 높은 임펄스 형식의 비데오 신호가 발생할 수 있으므로 검출하는 값의 해상도를 높일 수 있다.

Description

병렬 처리용 최고값 검출회로

제1도는 본 발명의 병렬 처리용 최고값 검출기의 블록도이다.

제2도는 제1도에 나타낸 저역 통과 디지털 필터의 블록도이다.

제3도는 제2도에 나타낸 저역 통과 필터의 특성 곡선을 나타내는 것이다.

본 발명은 최고값 검출회로에 관한 것으로, 특히 병렬 처리용 최고값 검출회로에 관한 것이다.

높은 주파수를 요구하는 비데오 신호 처리기에서 직렬 처리 방식의 최대값 검출기를 사용할 경우에 비데오 신호 처리기에서 요구하는 처리속도에 부응하기 어려운 단점이 있으며 또한, 디지털로 변환된 값을 검출할 때와 실제의 아날로그 값을 검출하였을 때의 해상도의 차이가 문제가 되었다.

본 발명의 목적은 직렬 처리방식의 최대값 검출기로는 처리속도를 만족할 수 없는 높은 주파수를 요구하는 비데오 신호 처리기에 사용가능한 병렬 처리용 최대값 검출기를 제공하는데 있다.

본 발명의 다른 목적은 아날로그 비데오 신호에서 기울기가 높은 임펄스 형식의 비데오 신호가 발생할 수 있으므로 검출하는 값의 해상도를 높일 수 있는 병렬 처리용 최대값 검출기를 제공하는데 있다.

이와같은 목적들을 달성하기 위한 본 발명의 병렬 처리용 최고값 검출기는 m비트의 디지털 신호를 입력하여 기울기가 완만한 m+5비트의 디지털 비데오 신호를 출력하기 위한 저역 통과 필터, 상기 m+5비트의 최상위 비트를 선택신호로 하여 상기 m+5비트 신호가 음수일 경우에 궤환되는 이전의 n비트 최대값을 출력하고, 양수일 경우에는 상기 m+5비트를 선택하여 n비트의 데이터를 출력하기 위한 제1선택수단, 상기 제1선택수단의 n비트의 출력신호와 상기 궤환되는 이전의 n비트의 최대값을 비교하기 위한 비교수단, 및 상기 비교수단의 출력신호를 선택신호로 하여 상기 제1선택수단의 n비트의 출력신호가 클 경우에는 상기 제1선택수단의 n비트의 출력신호를 출력하고, 상기 궤환되는 이전의 n비트의 최대값이 클 경우에는 상기 궤환되는 이전의 n비트의 최대값을 출력하기 위한 제2선택수단으로 구성되어 있다.

첨부된 도면을 참고로 하여 본 발명의 병렬 처리용 최고값 검출기를 설명하면 다음과 같다.

제1도는 본 발명의 병렬 처리용 최고값 검출기의 블록도로서, 디지털 저역 통과 필터(10), 멀티플렉서들(12, 14), 비교기(16), 및 레지스터(18)로 구성되어 있다.

저역 통과 필터(10)는 디지털화된 아날로그 비데오 신호를 입력하여 기울기가 완만한 m+5비트(bit)의 디지털 비디오 신호를 출력한다. 멀티플렉서(12)는 입력되는 디지털 비데오 신호의 최상위 비트(msb bit)를 인버터(20)에 의해서 반전한 신호를 선택단자(SA)로, 최상위 비트를 선택단자(SB)로 입력하여 입력단자(A)로 인가되는 디지털 비데오 신호의 값이 음수일 경우, 즉 최상위 비트가 1일 경우에 단자(B)로 궤환되는 이전에 검출된 최대값을 선택하여 n비트의 데이터를 출력하고, 입력단자(A)로 입력되는 디지털 비데오 신호가 양수일 경우에는 입력단자(A)로 입력되는 값을 선택하여 n비트의 데이터를 출력한다. 멀티플렉서(14)는 입력단자(A)로 멀티플렉서(12)를 통과한 n비트의 디지털 비데오 신호를 입력하고, 입력단자(B)로 이전에 검출된 최대값을 입력한다. 선택단자(SA)는 비교기(16)에서 출력되는 비교값을 입력으로 하고, 선택단자(SB)는 인버터(20)에 의해서 반전된 값을 입력으로 하여, 비교기(16)의 출력값이 1일 경우에는 멀티플렉서(12)를 통과한 디지털 값을 선택하여 출력하고, 0일 경우에는 이전에 검출된 최대값을 출력한다. 레지스터(18)는 본 발명의 처리기의 시스템 클럭(CK)을 클럭신호로 하여 다음에 입력되는 클럭신호(CK)의 상승 엣지까지 데이터 입력단자(DI)로 입력되는 n비트의 데이터 값을 저장한다. 비교기(16)는 단자(A)로 입력되는 디지털 값이 단자(B)로 입력되는 디지털 값보다 클경우에 1을 출력하며, 작거나 같은 경우에는 0을 출력한다.

따라서, 멀티플렉서(12)를 통과한 값은 양수의 값이며, 멀티플렉서(12)를 통과한 값과 레지스터(18)가 출력하는 이전에 검출된 최대값이 비교기(16)으로 입력되어 멀티플렉서(12)를 통과한 값이 클 경우에는 멀티플렉서(14)에서 멀티플렉서(12)를 통과한 값을 선택적으로 통과시켜 레지스터(18)에서 다음에 입력되는 클럭신호(CK)의 상승엣지까지 저장한다.

그리고, 원하는 해상도에 따라서 디지털 저역 통과 필터(10)를 통과한 m+5비트의 출력에서 5비트이하의 최하위 비트를 버림으로써 n비트의 디지털 값으로 최대값을 검출한다. 여기에서, m-1nm+6이다.

제2도는 제1도에 나타낸 저역 통과 디지털 필터의 블록도로서, 시간지연소자들(40, 44, 46, 48, 54, 56, 58, 60), 가산기들(42, 52, 62), 곱셈기(50), 및 7비트 쉬프트 레지스터(64)로 구성되어 있다.

도면에서, SxB로 표시한 것은 부호비트에 x비트를 붙인 데이터를 나타내는 것이다. 입력신호(S8B)가 지연소자(Z^-8)(40)에 의해서 지연된다. 가산기(42)는 입력신호(S8B)에서 지연소자(40)에 의해서 지연된 신호를 감산하여 신호(S8B)를 발생한다. 이 신호(S8B)는 지연소자(Z^-1)(44)를 통하여 지연되고, 가산기(42)로 궤환된다. 또한, 이 신호는 지연소자(Z^-1)(46)에 의해서 지연되고 곱셈기(50)에 의해서 2배로 됨과 동시에 지연소자(Z^-1)(48)에 의해서 지연된다. 가산기(52)는 지연소자들(44, 48) 및 곱셈기(50)의 출력신호를 가산한다. 가산기(52)의 출력신호는 지연소자들(54, 56, 58, 60)에 의헤서 Z^-6만큼 지연된다. 그리고, 각 지연소자들(54, 56, 58, 60)의 출력신호는 가산기(62)에 의해서 가산되어 신호(S15B)를 발생한다. 7비트 쉬프트 레지스터(64)는 가산기(62)의 출력신호를 7비트 쉬프트하여 신호(S8, 7D)를 출력하게 되고, 이 신호에서 최하위 비트 2비트는 버려져서 최종적으로 신호(S8, 5D)가 출력된다. 소숫점이하의 값을 표현하는 5비트가 원래의 8비트에 첨가되는 5비트의 신호이다. 즉, 제1도에 나타낸 것과 같이 m비트가 입력되어 m+5비트가 출력되게 되는 것이다. 이와같이 하여 디지털화된 아날로그 비데오 신호의 해상도를 높일 수가 있다는 것이다.

제2도에 나타낸 디지털 저역 통과 필터의 계수는 다음과 같다.

[1 1 1 1 1 1 1 1][1 0 0 1][1 2 1][1 0 1]

따라서 본 발명의 병렬 처리용 최대값 검출기는 병렬로 데이터를 고속으로 처리함으로써 높은 주파수를 요구하는 비데오 신호 처리기에 사용할 수 있으며, 아날로그 비데오 신호에서 기울기가 높은 임펄스 형식의 비데오 신호가 발생할 수 있으므로 검출하는 값의 해상도를 높일 수 있다.

Claims

m비트의 디지털 신호를 입력하여 기울기가 완만한 m+5비트의 디지털 비데오 신호를 출력하기 위한 저역 통과 필터; 상기 m+5비트의 최상위 비트를 선택신호로 하여 상기 m+5비트 신호가 음수일 경우에 궤환되는 이전의 n비트 최대값을 출력하고, 양수일 경우에는 상기 m+5비트를 선택하여 n비트의 데이터를 출력하기 위한 제1선택수단; 상기 제1선택수단의 n비트의 출력신호와 상기 궤환되는 이전의 n비트의 최대값을 비교하기 위한 비교수단, 및; 상기 비교수단의 출력신호를 선택신호로 하여 상기 제1선택수단의 n비트의 출력신호가 클 경우에는 상기 제1선택수단의 n비트의 출력신호를 출력하고, 상기 궤환되는 이전의 n비트의 최대값이 클 경우에는 상기 궤환되는 이전의 n비트의 최대값을 출력하기 위한 제2선택수단을 구비한 것을 특징으로 하는 병렬 처리용 최대값 검출기.