KR0160324B1

KR0160324B1 - 데이타 처리 장치

Info

Publication number: KR0160324B1
Application number: KR1019940027858A
Authority: KR
Inventors: 야스시 오오이
Original assignee: 가네꼬 히사시; 닛본덴기 가부시끼가이샤
Priority date: 1993-10-28
Filing date: 1994-10-28
Publication date: 1998-12-15
Also published as: EP0651353B1; DE69423566D1; JPH07131786A; JP2682402B2; US5555511A; EP0651353A1; DE69423566T2; KR950012270A

Abstract

본 발명은 MPEG나 H.261 권고의 화상 부호화 처리에 있어서의 블럭 또는 매크로 블럭의 스킵 처리를 엔트로피 부호화 처리부와는 독립적으로 처리하여 동화상 리얼 타임 처리에 있어서의 처리 시간 상의 제약을 1할 정도 완화하는 것을 목적으로 한다.

양자화가 종료된 데이타는 래스터 스캔 순으로 순차 DCT 양자화 연산부(10)에서 전송되어 온다. 이 데이타는 레지스터(11)에 일단 스토어된 후, 듀얼 포트 메모리(5)에 기입된다. 듀얼 포트 메모리(5)로의 기입 어드레스는 데이타 입력 제어 회로(13) 내부에 포함되는 카운트의 값을 지그재그 스캔 어드레스 변환 회로(14)에서 변환한 값을 이용한다. ST는 스토어 신호이고, 플립 플롭은 미리 세트된다. 논제로 검출기(12)는 레지스터(11)의 값이 제로가 아닌지의 여부를 체크한다. 검출기(12)의 출력이 논리 1이고, 또 NXT 신호가 발생했을 때, 제로 플래그를 표시하는 플립 플롭(3)은 리세트된다. 64개의 데이타 전송이 완료했을 때, 듀얼 포트 메모리(5)의 내부에는 DCT 계수가 지그재그 스캔 순으로 스토어되고, 그 전체의 데이타가 제로이면 플립 플롭(3)의 값은 논리 1로, 그렇지 않으면 플립플롭(3)의 값은 논리 0으로 되어 있다.

Description

데이타 처리 장치

제1도는 본 발명의 실시예의 블럭도.

제2도는 제1도의 동작을 나타내는 타이밍차트.

제3도는 화상 고능률 부호화 처리의 흐름을 도시한 플로우도.

제4도는 지그재그 스캔 변환의 설명도.

제5도는 본 발명의 다른 실시예의 블럭도.

제6도는 종래예(USP4823201)의 실시예의 블럭도.

제7도는 종래예(특개소59-66747)의 실시예의 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1,2 : AND 게이트 3 : SR 플립 플롭

4 : 3상태 버퍼 5 : 듀얼 포트 메모리

6 : 어드레스 디코더 10 : DCT/양자화 연산부

11 : 레지스터 12 : 논제로 검출기

13 : 데이타 입력 제어 회로 14 : 지그재그 스캔 어드레스 변환 회로

15 : 엔트로피 부호화 처리용 CPU 16 : 비트 스트림 FIFO

20,21,22,23,24,25,26 : 제로 플래그 부가 듀얼 포트 메모리부

226 : 마이크로 시퀀서 230 : 엔트로피 디코더

232,234 : 입력 FIFO 236 : 출력 FIFO

242 : 데이타 패스 244 : ALU

246 : 화소 내삽기 301 : 승산기

302,303 : 승수 피승수의 입력 305,306 : 제로 판정

304 : 승산 결과 308 : 제로 플래그

309 : 제어 회로

본 발명은 데이타 처리 장치에 관한 것으로, 특히 데이타 입력 처리에 관한 것이다.

화사 고능률 부호화 처리(화상 정보의 데이타 압축 처리)는 복수의 기관에서의 표준화 작업이 진행되고, 다양한 응용분야에서의 압축 데이타의 호환성을 보증하고자 하는 방향에 있다. 통신 분야에 있어서는 CCITT 권고(勸告)인 H.261이 패키지계(CD-ROM 등)에 있어서는 ISO에서 표준화 작업이 진행되고 있는 MPEG가 동화상(動화畵像) 부호화의 표준화 작업으로서 중요하다.

이들 표준화되고 있는 화상 부호화 처리는 제3도에 도시된 바와 같이 복수의 단위 처리 알고리즘을 조합한 것으로 실현되고 있다. 이 처리 과정 중, 움직임 예측 처리(101), 프레임 차분 처리(102), DCT 처리(103), 양자화 처리(104), 지그재그 스캔 처리 및 제로 판정 처리(105), 엔트로피 부호화 처리(106)이 주요한 처리이고, 또한 예측 화상을 부호화측에서 복합화하여 얻기 위해서, 역양자화 처리(107), 역DCT 처리(108), 프레임 가속 처리(109)가 행해질 수 있다. 그 결과는 프레임 메모리(110)에 스토어되고, 다음 이후의 움직임 예측 처리(101)에 피드백되어 이용된다.

이들 처리의 대부분은 화상 전체를 메시 형상으로 분할한 영역마다 실행된다. 이 중에는 8 × 8 화소 영역(블럭)을 단위로 하는 처리(DCT 처리(103) 등)과, 16×16 화소 영역(매크로 블럭)을 단위로 하는 처리(움직임 예측 처리(101) 등)이 있다. 매크로 블럭 계층에 있어서, 휘도 신호 Y는 16×16 화소의 정보로 이루어지지만, 색차 신호 Cb,Cr은 수직 수평 방향으로 절반분으로 줄어든 8×8의 신호를 취급하는 것이 표시로 규정되어 있고, 매크로 블럭에는 휘도 신호 4블럭, 색차 신호 2성분에 1블럭씩, 계 6블럭분의 정보가 있게 된다.

부호화 처리 수순 중, 본원에 관련되는 부분을 더욱 상세하게 설명한다. 지그재그 스캔 처리 및 제로 판정 처리(105)가 DCT 처리(103), 양자화 처리(104)의 후에 있다. 지그재그 스캔이란, 수직 수평의 양쪽의 공간 주파수 성분에 대해 주파수가 낮은 쪽에서 순차 높은 쪽으로 더듬어 가는 스캔이다(스캔의 구체적 순차에 대해서는 제4도 참조). 화상에 대한 시상(視賞) 특성에 의하면, 고주파 영역에 대해서는 DCT 계수 정밀도를 낮게 해도 복원 화상의 일그러짐을 느끼기 어렵기 때문에, 양자화 처리에서는 고주파 성분이 될 수록 조잡한 양자화를 행하고 있다. 이 결과, 양자화 후의 DCT 계수의 고주파 성분에는 제로값이 출현하기 쉬워진다. 지그재그 스캔 처리는 고주파 영역에 분포하는 제로 성분을 블럭내 부호화에 있어서의 제로 런렌스 부호화 시에 통합하는 것으로, 부호화 효율(압축률)을 유효하게 하기 위해 사용된다.

또한, H.261이나 MPEG의 화상 부호화에서는 제로 런 렌스의 고안 방식을 블럭내 부호화뿐만 아니라 매크로 블럭 계층에도 취입하고 있다. 즉, 매크로 블럭 내부의 어느 블럭의 DCT 계수가 전부 제로이든지, 또는 DCT계수가 모든 매크로 블럭이 몇개 계속 연속한다는 정보를 부호화하여 압축률의 향상을 도모하고 있다.

전자는 매크로 블럭 계층의 CBP(Coded Block Parttern)라고 하는 필드에 부호화되어, 6개의 블럭 중, 어느것이 모두 제로인가/아닌가를 표현한다. 후자는 매크로 블럭 계층의 MBA(Macro Block Address)라고 하는 필드에 부호화되어, 모두 제로이기 때문에 스킵한 매크로 블럭의 수를 표현한다.

MPEG나 H.261이라고 한 부호의 표준을 실형하는 데는 이와 같은 지그재그 스캔 후의 제로 판정에 의한 CBP 부호화나 MBA 부호화가 필요하게 된다.

제3도에 도시한 처리는 동화상 처리인 한은 리얼 타임 처리될 필요가 있다.

예를 들면, 횡방향이 360 화소, 종방향이 240화소인 화상을 1초간 30개 처리하는 경우, 화상의 처리 주기는 33.3 ms, 매크로 블럭 영역의 처리 주기는 100 μs 정도가 된다. 이것을 바꾸어 말하면, 처리 디바이스의 동작 주파수가 메가 헤르쯔(MHz)로 표현된다면, 1매크로 블럭의 처리에는 그 값의 100배 정도의 시스템 클럭 수가 할당되는 것을 의미하고 있다. 50 MHz 동작의 디바이스(사이클 타임 0.02 μs)라면, 매크로 블럭 처리를 5000 클럭으로 완료하면 리얼 타임 처리를 보증할 수 있다.

화상 부호화 처리는 현재의 디지탈 일렉트로닉스 기술로 실행하기에는 매우 고성능의 처리 디바이스를 필요로 하는 분야이다. 처리 성능으로서 500∼1000 MOPS(Million Operaton Per Second)정도를 평균적으로 유지할 필요가 있다.

현재의 RESC CPU 칩이 50∼100 MIPS 정도인 것을 고려하면, 화상 부호화 처리에는 이 10배의 성능이 필요하다.

이와 같이 고성능 처리를 달성하기 위해, 크게 나누어서 2개의 처리 어프로치가 취해져 왔다. 그 하나는 초고속의 병렬 처리 DSP를 이용하여 대부분의 처리를 DSP 프로그램으로 실행하는 방법이고, 또하나는 복수의 전용 프로세서를 연결하여 대부분의 처리를 전용 하드웨어에서 실행하는 방법이다.

초고속 병렬 DSP의 어프로치에서는 처리 성능의 향상을 위해 부하가 과중한 처리에 대해 연산기를 추가하는 경우가 많다. 그 한 예가 미합중국 특허 제4823201호 명세서에 개시되어 있다. 즉, 제6도에 그 블럭도를 도시한 바와 같이, 마이크로 시퀀서(226)은 비교적 긴 48 비트 폭의 명령어를 이용하여 데이타 패스(242), ALU(244), 화소 내삽기(246), 엔트로피 디코더(230), 2개의 입력 FIFO(232,234), 출력 FIFO(236) 등을 병렬로 제어하고 있다. 이들 처리 기능 중, 화소 내삽기(246)과 엔트로피 디코더(230)이 부하가 과중한 처리에 대한 연산기의 추가 부분이라고 생각 할 수 있다.

이걱에 대해 전용 프로세서를 이용하는 경우는 움직임 예측 처리(101)이나 DCT 처리(103)라는 부하가 과중한 처리에 대해서는 전용 연산기를 이용하여 처리를 고속화한다. 이들은 일경(日經) 일렉트로닉스 제511호 기사 「멀티 미디어 국제 표준화 방식 MPEG 확정된, 동화 압축 신장 칩/소프트 등장」에 개시되어 있다.

그렇지만 여기에 개시된 전용 프로세서에 의한 어프로치에서는 DCT 처리(101) 등의 부하가 과중한 연산에 대한 연산기의 검토는 행해지고 있지만, CBP 부호화나 MBA 부호화 등 블럭의 스킵 판정의 하드웨어에 대해서는 개시되어 있지 않다.

또한, 범용 프로세서를 이용한 경우는 제로 블럭 판정 처리에는 메모리부터 데이타를 독출하여 ALU에서 테스트 명령을 실행해서, 그 결과에서 조건 분기를 이용한 조건 판정 처리를 실행한다고 하는 명령 시퀀스로 실현되게 된다.

또한, 승수 또는 피승수가 0일 때는 답은 0이고, 따라서 실제로 승수의 처리를 실행할 필요는 없다. 그래서, 특개소 59-66747호 공보에는 승수를 실행하기 직전에 승수, 피승수의 어느것인가가 0인지 어떤지를 판정하는 하드웨어를 설치하여, 답이 0인 경우의 판정(플래그 제정 등)을 고속화하는 기술이 개시되어 있다. 이것은 승산기의 입력부에 제로 판정 회로를 설치한 것으로, 승산 처리와 병렬로 제로 판정하여 행하고 있다. 즉, 제7도에 도시된 바와 같이, 승수피승수의 입력(302,303)은 승산기(301)에 입력됨과 동시에, 0으로 게이트(305,306)을 통해 제로 판정 회로(307)에 입력되고, 승산 결과(304)를 기다리지 않고 제로 플래그(308)을 세울수 있으며, 또한 승산기(301) 자신을 제어 회로(309)를 통해 제어할 수도 있다.

엔트로피 부호화에서의 제로 판정 처리에서는 블럭(8×8=64 데이타)이나 매크로 블럭 데이타(64×6=384 데이타)가 전부 제로인지 어떤지를 판정할 필요가 있다. 이것을 범용 프로세서로 판정하려면 적어도 데이타량의 횟수분의 제로 판정을 반복하여 실행할 필요가 있다. 이 384회의 제로 판정의 반복은 동화 신호 처리의 리얼 타임성의 보증 상에서 많은 비율을 차지한다. 50 MHz의 범용 프로세서에 서도 제로 판정을 1클럭으로 처리할 수 있다고는 하나 7.6%의 처리 시간을 차지한다. 이것은 다른 처리와의 밸런스를 고려해도 비율로서 무시할 수 없고 리얼 타임성의 보증, 더구나 고속화해야 한다는 과제를 갖고 있다. 적어도 상술한 미합중국 특허 명세서에는 이와 같은 명령 시퀀스 이외의 방법으로 제로 판정 처리를 실행할 수 있도록 본 발명의 프로세서에서조차 제로 판정을 1클럭으로 할 수 있다고 해도 7.6%의 처리 시간을 차지한다. 이것은 다른 처리와의 밸런스를 고려해도 비율로서 무시할 수 없고, 리얼 타임성의 보증, 더구나 고속화해야 한다는 과제를 갖고 있다. 적어도 상술한 미합중국 특허 명세서에는 이와 같은 명령 시퀀스 이외의 방법으로 제로 판정 처리를 실행할 수 있는 하드웨어가 추가되어 있지 않다는 과제를 갖고 있다.

또한, 64 워드,384워드의 데이타량의 제로 판정을 한번에 완료하는 특개소59-66747과 같은 하드웨어 구조에서는 그 하드웨어 규모가 2워드에 비해 매우 커져 실제적이지 않다는 과제를 갖고 있다.

또한, 제로 판정 처리는 CBP나 MBA의 부호화를 포함하는 엔트로피 부호화 처리에 앞서 실행되어야 한다. 제로 판정과 승산 처리가 병렬로 실행되는 상술한 공개 공보의 수법은 엔트로피 부호화에는 부적절하다는 과제를 갖고 있다.

본 발명의 데이타 처리 장치는 데이타 메모리 수단과, 논제로 검출기(non-zero detector)와, 플립 플롭 수단을 구비하고, 순차적으로 전송되는 DCT 계수 데이타를 상기 데이타 메모리 수단에 저장할 떼에 상기 순차 전송에 앞서 상기 플립 플롭 수단을 초기화 하여, 상기 순차 전송시에 상기 논제로 검출기에 의해 제로가 아닌 데이타가 검출되었을 때, 상기 플립 플롭 수단을 논리 반전함으로써, 상기 순차 전송 종료시에 상기 데이타 메모리 수단에 저장된 데이타가 전부 0인지 어떤지를 상기 플립 플롭 수단으로 확인할 수 있다는 특징을 갖고 있다. 또, 상기 데이타 메모리 수단은 듀얼 포트 메모리인 것이 바람직하다.

또한, 본 발명의 데이타 처리 장치에서는 엔트로피 부호화 처리 수단과, 데이타 메모리 수단과, 논제로 검출기와, 플립 플롭 수단과, 카운터 수단과, 어드레스 변환 수단을 구비하고, 순차적으로 전송되는 DCT 계수 데이타를 상기 데이타 메모리 수단에 저장할 때에 상기 데이타 메모리 수단의 어드레스는 상기 카운터 수단으로부터 출력되는 데이타 번호를 상기 어드레스 변환 수단으로 변환한 결과를 이용하고, 또한 상기 순차 전송에 앞서 상기 플립 플롭 수단을 초기화하여, 상기 순차 전송시에 상기 논제로 검출기에 의해 제로가 아닌 데이타가 검출되었을 때에 상기 플립 플롭 수단을 논리반전함으로써, 상기 순차 전송 종료시에 상기 데이타 메모리 수단에 저장된 데이타가 전부 0인지 어떤지를 확인할 수 있으며, 상기 데이타 메모리 수단과 상기 플립 플롭 수단은 상기 엔트로피 부호화 처리 수단에 의해 참조되어 처리된다는 특징을 갖고 있다.

이 데이타 처리 장치는 DCT 양자화 연산부를 더 구비하고, 상기 데이타의 순차 전송은 상기 DCT 양자화 연산부로부터 상기 데이타 메모리에 대해 실행된다.

또한, 상기 어드레스 변환은 DCT 계수에 대한 지그재그 스캔 변환이다.

이하, 본 발명의 실시예에 대해 도면을 이용하여 설명한다.

제1도는 본 발명의 한 실시예를 도시한 블럭도이다. 또한, 제2도는 이 실시예의 동작을 도시한 타이밍차트이다.

본 발명에서는 제3도에서의 처리(105) 이전의 처리는 DCT 양자화 연산부(10) 또는 도시되지 않은 더욱 상류의 하드웨어에서 처리되고 있고, 또한 당업자에 널리 공지되어 있는 것으로 본 발명과는 직접 관계가 없으므로 그 설명은 생략한다.

처리(104)에서 양자화가 종료된 데이타는 래스터 스캔 순으로 순차 DCT 양자화 연산부(10)에서 전송되어 온다. 이 데이타는 레지스터(11)에 일단 스토어된 후, 듀얼 포트 메모리(5)에 기입된다.

이때의 타이밍 지정하는 신호가 ST 및 NXT이다. ST는 블럭 계층의 64워드의 데이타 전송에 앞서 전송되는 스토어 신호이다. 이 신호에 의해 제로 플래그를 나타내는 플립 플롭(3)은 미리 세트된다. 또, AND 게이트는 별도로 정의되는 신호 SE에 의해 플립 플롭(3)의 제어를 억제하기 위한 것이다. ST 신호는 데이타 입력 제어 회로(13)에서 내부에 포함되는 카운터를 리세트하는 효과를 병합하여 갖는다.

다음의 NXT 신호는 실제로 데이타가 DCT 양자화 연산부(10)에서 전송된 것을 나타내는 타이밍 신호이다. 이 신호에 의해 실제의 듀얼 포트 메모리(5)로의 기입이 실행됨과 동시에, 데이타 입력 제어 회로(13) 내부에 포함되는 카운터의 인크리멘트를 제어한다(제2도 참조).

듀얼 포트 메모리(5)로의 기입 어드레스는 데이타 입력 제어 회로(13) 내부에 포함되는 카운터의 값을 지그재그 스캔 어드레스 변환 회로(14)에서 변환한 값을 이용한다. 이 변환의 상태는 제4도에 도시되어 있다. 예를 들면, 카운터 출력이 4이면, 래스터 스캔 순의 4를 찾아서, 그것에 대응하는 위치로부터 지그재그 스캔 순의 7을 얻는다. 이 대응이 지그재그 스캔 변환이다. 제4도의 예에서는 4×4 매트릭스로 표시되어 있지만, 실제의 화상 처리에서는 8×8 매트릭스로 실행된다.

논제로 검출기(12)는 레지스터(11)을 받아 그 값이 제로가 아닌지의 여부를 체크하는 하드웨어로, 예를 들면 전체 비트의 논리 합을 취하는 회로라고 생각하면 된다. 레지스터(11)의 출력 데이타가 제로가 아니면 검출기(12)의 출력은 논리1로 된다.

NXT 신호는 플립 플롭(3)의 리세트 타이밍을 나타내는 신호로도 된다. 검출기(12)의 출력이 논리 1이고, 또 NEXT 신호가 발생했을 때, 제로 플래그를 표시하는 플립 플롭(3)은 리세트된다. 또, AND 게이트(2)는 상술한 신호 SE에 의해 플립플롭(3)의 제어를 억제하기 위한 것이다.

이와 같이 해서, 64개의 데이타의 전송이 완료했을 때, 듀얼 포트 메모리(5)의 내부에는 DCT 계수가 지그재그 스캔 순으로 스토어되고, 만약 그 전체의 데이타가 제로이면, 플립 플롭(3)의 값은 논리1로, 그렇지 않으면 플립 플롭(3)의 값은 논리0으로 되어 있다.

이 전송이 종료된 것을 엔트로피 부호화 처리 CPU(15)는 도시되지 않은 경로로 통지되고 있는 것으로 한다. 엔트로피 부호화 처리 CPU(15)로부터는, 플립 플롭(3)과 듀얼 포트 메모리(5)는 그 메모리 공간(또는 I/O 공간)에 맵핑되어 있고, 자유롭게 억세스 가능하다. 엔트로피 부호화 처리 CPU(15)는 먼저 플립 플롭(3)에 대응하는 어드레스를 출력하여 어드레스 디코더(6)을 통해 3상태 버퍼(4)를 개방하여 플립 플롭(3)의 값을 독출한다. 만약, 이 값이 1이면, CPU(15)는 듀얼 포트 메모리(6)을 판독할 것까지도 없이 전체 데이타가 제로인 것을 판단할 수 있다. 이와 반대로, 이 값이 0이면, CPU(15)는 듀얼 포트 메모리(6)을 판독하여, DCT 계수의 엔트로피 부호화 처리를 개시한다. 엔트로피 부호화 처리가 종료한 비트 스트림 데이타는 최종적으로는 비트 스트림 FIFO(16)에 격납되어 시스템으로부터 출력된다.

이 제1도의 예에서는 블럭 전체의 제로 판정을 위해, 듀얼 포트 메모리의 사이즈는 64워드가 상징되고 있다. 매크로 블럭의 제로 판정을 위해서는 블럭 처리를 6회 반복하여 판정하는 것은 가능하다. 그러나 이 경우, 블럭마다 듀얼 포트 메모리(5)의 데이타를 CPU(15)가 인수하지 않으면, 듀얼 포트 메모리(5)의 내용은 매크로 블럭의 부호화 전에 기록이 삭제되어 버린다.

이 기록 삭제를 피하기 위해, 본 발명의 다른 실시예로서 제5도에 도시한 바와 같이 제1도의 제로 플래그 부가 듀얼 포트 메모리부(20)을 6개 병렬로 배열한 회로를 이용한다. 이 경우, 매크로 블럭 전체가 듀얼 포트 메모리에 수납되게 된다. 이 수법 이외에도 제1도에서 제로 플래그 플립 플롭(3)을 6개 설치하여 듀얼 포트 메모리의 사이즈를 6배로 하여 마찬가지의 효과를 거둘 수도 있다. 어느 경우도 AND 게이트(1,2)의 입력 신호를 이용하여 ST나 NXT 신호로 제어되는 플립 플롭(3)을 선택하는 회로의 추가가 필요하게 된다.

또한, 엔트로피 부호화 처리 CPU(15)에서의 처리 지연의 문제에 대해 몇가지인가의 설계 종류가 고려될 수 있다. 블럭(i)를 CPU(15)가 처리하고 있는 중에 계속하여 블러(i+1)이 듀얼 포트 메모리(5)에 병행하여 기입되어 가는 것이면, 듀얼 포트 메모리(5)는 그 처리의 중복에 따른 용량의 여유가 필요하다. 이것은 매크로 블럭이 단위인 경우도 마찬가지이고, 실현 방식에 의존하게 된다.

이상과 같이, 본 발명의 데이타 처리 장치를 이용하면, MPEG나 H.261 권고의 화상 부호화 처리에 있어서의, 매크로 블럭 계층의 CBP(Coded Block Pattern) 또는 MBA(Mcro Block Adress)라고 하는 필드에 부호화 되는, 블럭 또는 매크로 블럭의 스킵 처리를 엔트로피 부호화 처리부와는 독립적으로 처리할 수 있다.

이 처리는 엔트로피 처리와 병렬로 실행 가능하기 때문에, 리얼 타임 처리에 있어서의 처리 시간 상의 제약을 1할 정도 완화하는 효과가 있다.

또한, 그 결과 리얼 타임 처리를 보다 낮은 동작 주파수로 실현할 수 있게 되어 CMOS로 회로 실현하는 경우에는 저소비 전력의 실현에 기여할 수 있다는 효과가 있다.

Claims

순차적으로 전송되는 이산 코사인 변환(DCT) 계수 데이타를 저장하기 위한 데이타 메모리 수단 - 상기 데이타 메모리 수단은 64워드의 배수인 메모리 용량을 가짐 - ; 상기 DCT 계수 데이타를 연속 전송하기 이전에 초기화되는 플래그 수단 - 상기 플래그 수단은 각각의 64워드에 대해 제공된 1비트를 포함 - ; DCT 계수 데이타가 연속적으로 전송되는 경우 논제로(non-zero)를 검출하기 위한 논제로 검출기 - 상기 논제로 검출기는 상기 논제로 데이타가 검출되는 경우 상기 플래그 수단의 논리 조건을 반전하도록 동작하여, 상기 DCT 계수 데이타의 연속 전송이 완료된 경우 상기 데이타 메모리 수단내에 저장된 데이타의 전부가 0인지의 여부가 상기 플래그 수단의 논리 조건을 기초로 확인됨 -; 및 상기 플래그 수단에 접속되며, 상기 플래그 수단의 논리 조건을 기초로 상기 DCT 계수 데이타를 연속 전송이 완료된 경우 상기 데이타 메모리 수단내에 저장된 모든 데이타가 0인지 여부를 판별하기 위한 엔트로피 부호화 처리 수단 - 상기 엔트로피 부호화 처리 수단은 상기 판별의 결과를 기초로 엔트로피 부호화 처리를 수행함 -을 포함하는 데이타 처리 시스템.
제1항에 있어서, 상기 데이타 메모리 수단은 듀얼 포트 메모리(dual-port memory)를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제1항에 있어서, 상기 논제로 검출기는 상기 DCT 계수 데이타의 모든 비트를 수신하기 위한 OR 회로를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제1항에 있어서, 상기 플래그 수단은 0플래그 플립 플롭을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제1항에 있어서, 상기 플래그 수단 및 상기 데이타 메모리 수단은 상기 엔트로피 부호화 처리 수단의 메모리 공간으로 매핑되는 것을 특징으로 하는 데이타 처리 시스템.
제1항에 있어서, 스킵처리(skip processing)는 상기 엔트로피 부호화 처리 수단의 엔트로피 부호화 처리와는 독립적으로 수행되는 것을 특징으로 하는 데이타 처리 시스템.
화상 부호화 처리를 위한 데이타 처리 시스템에 있어서, 전송 타이밍 신호를 카운트하기 위한 카운터 수단; 상기 카운터 수단으로부터 출력된 카운터 값을 어드레스로 변환시키기 위한 어드레스 변환 수단(address translation means); 상기 전송 타이밍 신호에 응답하여 순차적으로 전송된 이산 코사인 변환(DCT) 계수 데이타를 저장하기 위하여 상기 어드레스 변환 수단으로부터 상기 어드레스를 수신하는 데이타 메모리 수단; 상기 DCT 계수 데이타를 연속 전송하기 이전에 초기화되는 플립 플롭 수단; 상기 DCT 계수 데이타가 연속적으로 전송되는 경우 논제로 데이타를 검출하기 위한 논제로 검출기 - 상기 논제로 검출기는 상기 논제로 데이타가 검출된 경우 상기 플립 플롭 수단의 논리 조건을 반전하도록 동작함 - ; 상기 데이타 메모리 수단 및 상기 플립 플롭 수단에 접속되며, 상기 DCT 계수 데이타의 연속 전송이 완료된 경우, 상기 플립 플롭 수단의 논리 조건을 기초로 상기 데이타 메모리 수단내에 저장된 상기 데이타의 전부가 0인지 여부를 확인하기 위한 엔트로피 부호화 처리 수단을 포함하는 데이타 처리 시스템.
제7항에 있어서, 상기 데이타 메모리 수단으로 상기 DCT 계수 데이타를 연속적으로 전송하기 DCT 양자화 동작 유닛(DCT quantization operation unit)을 더 포함하는 데이타 처리 시스템.
제8항에 있어서, 상기 어드레스 변환은 DCT 계수에 대한 지그재그 스캔 변환(zigzag scan translation)을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제7항에 있어서, 상기 어드레스 변환은 DCT 계수에 대한 지그재그 스캔 변환을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제3항에 있어서, 상기 논제로 검출기는 상기 DCT 계수 데이타의 모든 비트를 수신하기 위한 OR 회로를 포함하며, 상기 플립 플럽 수단 및 상기 데이타 메모리 수단은 상기 엔트로피 부호화 처리 수단의 메모리 공간으로 매핑되는 것을 특징으로 하는 데이타 처리 시스템.
제3항에 있어서, 스킵 처리가 상기 엔트로피 부호화 처리 수단의 상기 엔트로피 부호화 처리와는 독립적으로 수행되는 것을 특징으로 하는 데이타 처리 시스템.
순차적으로 전송되는 계수 데이타를 저장하기 위한 데이타 메모리 수단 - 상기 데이타 메모리 수단은 논제로 정수인 N워드의 배수의 메모리 용량을 가짐 - ; 상기 계수 데이타를 연속 전송하기 이전에 초기화되는 플래그 수단 - 상기 플래그 수단은 각각의 N워드에 대해 제공된 1비트를 포함 - ; 상기 계수 데이타가 연속적으로 전송되는 경우 논제로를 검출하기 위한 논제로 검출기 - 상기 논제로 검출기는 상기 논제로 데이타가 검출되는 경우 상기 플래그 수단의 논리 조건을 반전하도록 동작하여, 상기 계수 데이타의 전부가 0인지의 여부가 상기 플래그 수단의 논리 조건을 기초로 확인됨 -; 및 상기 플래그 수단에 접속되며, 상기 플래그 수단의 논리 조건을 기초로 상기 DCT 계수 데이타의 연속 전송이 완료된 경우 상기 데이타 메모리 수단내에 저장된 모든 데이타가 0인지 여부를 판별하기 위한 엔트로피 부호화 처리기을 포함하는 데이타 처리 시스템.
제13항에 있어서, 상기 계수 데이타는 이산 코사인 변환(DCT) 계수 데이타인 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 상기 데이타 메모리 수단은 듀얼 포트 메모리를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 상기 엔트로피 부호화 프로세서는 상기 판별의 결과를 기초로 엔트로피 부호화 처리를 수행하는 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 상기 논제로 검출기는 상기 계수 데이타의 전체 비트를 수신하기 위한 OR 회로를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 상기 프래그 수단은 0프래그 플립 플롭을 포함하는 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 상기 프래그 수단 및 상기 데이타 메모리 수단은 상기 엔트로피 부호화 처리기의 메모리 공간으로 매핑되는 것을 특징으로 하는 데이타 처리 시스템.
제13항에 있어서, 스킵 처리(skip processing)는 상기 엔트로피 부호화 처리기의 엔트로피 부호화 처리와는 독립적으로 수행되는 것을 특징으로 하는 데이타 처리 시스템.