KR0159450B1 - 앤티퓨즈소자 - Google Patents

앤티퓨즈소자 Download PDF

Info

Publication number
KR0159450B1
KR0159450B1 KR1019950001151A KR19950001151A KR0159450B1 KR 0159450 B1 KR0159450 B1 KR 0159450B1 KR 1019950001151 A KR1019950001151 A KR 1019950001151A KR 19950001151 A KR19950001151 A KR 19950001151A KR 0159450 B1 KR0159450 B1 KR 0159450B1
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
insulating layer
fuse
electrode
Prior art date
Application number
KR1019950001151A
Other languages
English (en)
Inventor
이치로 요시
마리코 다카기
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Application granted granted Critical
Publication of KR0159450B1 publication Critical patent/KR0159450B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 프로그램 후의 저항이 충분히 작고, 리소그래피에서 규정되는 치수보다 작은 앤티퓨즈소자를 제공하는 것을 목적으로 한다.
실리콘기판(11)상에 제1금속층(21) 및 제1절연막(22)으로 되는 제1전극층(20)을 형성한 후, 앤티퓨즈절연막(13)을 전면에 형성하고, 제1전극층(20)에 대해서 매트릭스상으로 제2전극층(30)을 앤티퓨즈절연막(13)상에 형성하며, 앤티퓨즈소자를 제1전극층(20)의 측벽부분에 자기정합적으로 형성한다.

Description

앤티퓨즈소자
제1도는 본 발명에 따른 제 1 실시예를 도시한 모식적인 공정단면도.
제2도는 제 1 실시예를 도시한 평면도.
제3도는 본 발명에 따른 제 2 실시예를 도시한 평면도.
제4도는 제 2 실시예를 도시한 모식적인 공정단면도.
제5도는 종래에서의 제 1 실시예를 도시한 단면도.
제6도는 종래에서의 제 2 실시예를 도시한 단면도.
제7도는 종래에서의 제 3 실시예를 도시한 단면도.
제8도는 종래에서의 제 3 실시예를 도시한 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘기판 12 : 산화막
13 : 앤티퓨즈 절연막 14 : 층간절연막
15 : 콘택트구멍 20 : 제1전극층
21 : 제1금속층 22 : 제1절연층
30 : 제2전극층 31 : 제2금속층
32 : 제3금속층 40 : 앤티퓨즈소자
[산업상의 이용분야]
본 발명은 반도체 장치에 관한 것으로, 특히 전기적으로 프로그램 가능한 앤티퓨즈소자에 관한 것이다.
[종래의 기술 및 그 문제점]
앤티퓨즈소자로는 전기적으로 비도통과 도통 2개의 상태를 갖고, 전기적으로 혹은 물리적방법을 이용하여 비도통상태로부터 도통상태로 비가역적으로 전이시키는 것이 가능하도록 한 스위치소자인 것이다. 그들 앤티퓨즈소자는 주로 EPROM (Eletrically Programmable Memory)이나 FPGA(Field Programmable Gate Array)에 사용된다.
통상, 앤티퓨즈소자는 2개의 배선층 사이에 형성되고, 그들의 배선층 사이에 선택적으로 고전압을 인가하는 것에 의해 앤티퓨즈소자를 프로그램(비도통상태로부터 도통상태로 천이시킨다)하며, 그들의 배선층 사이를 전기적으로 접속하고 있다. 따라서, 고속이면서 대용량의 EPROM 또는 FPGA에 사용되는 앤티퓨즈소자의 특성으로서 프로그램 후의 저항이 충분히 낮은 것, 프로그램 전의 용량이 충분이 적은 것, 더욱더 소자의 크기가 충분히 작은 것이 요구되고 있다.
이하, 종래의 앤티퓨즈소자를 제5도 내지 제8도를 이용해서 설명한다. 제 1 실시예로서, 제5도에 도시한 바와 같이, 앤티퓨즈소자는 반도체기판(101) 표면에 형성된 고농도인 확산층(103)과, 그 확산층(103)상에 형성된 박막의 앤티퓨즈소자절연막(104) 및, 그 위에 형성된 전극층(105)으로 이루어진다(미합중국 특허 제4823181호 명세서 참조).
이와 같은 구조이면, 다음과 같은 결점이 있다. 제1결점으로서 확산층(103)의 기생저항에 의해 프로그램 후의 앤티퓨즈소자의 저항이 무척 크게 된다(전형적으로는 약 500Ω, 경우에 따라서는 수 ㏀). 그러므로, 고속성을 중시한 FPGA로의 적용을 어렵게 하고 있다. 또한, 제2의 결점으로서 소자영역의 크기는 LOCOS산화막(102)에 의해 결정되기 때문에 어느 크기보다 작게 하는 것은 대단히 곤란하고, 집적도에 문제가 있다.
또한, 제2예로서, 제6도에 도시한 바와 같이 앤티퓨즈소자는 반도체기판(101)상에 절연막(106)을 매개로 설치된 제1전극층(107)과, 해당 제1전극층(107)의 상면에 앤티퓨즈절연막(104)을 매개로 설치된 제2전극층(110)으로 이루어지고, 제1전극층(107)과 제2전극층(110)을 함께 금속층으로 하고 있다('92 IDEM Technical Digest, pp611-614). 이 구조이면, 전극층 자체의 저항을 비약적으로 줄일 수 있기 때문에 프로그램 후의 저항값이 줄게 되는 것이 알려져 있다. 그러나, 제1전극층(107)상의 층간절연막(108)을 개구하여 콘택트구멍(109)을 형성할 필요가 있다. 그로인해, 앤티퓨즈소자의 크기는 리소그래피공정으로 결정되는 최소 치수 이하로 할 수는 없다.
더욱이, 제 3 실시예로서 제7도에 도시한 바와 같이, 앤티퓨즈소자를 제1전극층(107)의 측벽부분과, 앤티퓨즈절연막(104) 및, 제2전극층(110)으로 구성한다(미합중국 특허 제5171715호 명세서 참조). 본 실시예에 따른 앤티퓨즈소자는 제1전극층의 측벽에 형성되기 때문에 앤티퓨즈소자 자신의 면적을 작게 할 수 있다. 그러나, 제1전극층(107)상의 층간절연막(108)을 개구하고, 더욱이 제1전극층(107)을 관통하도록 개구하고 있다. 따라서, 제 2 실시예와 마찬가지로 콘택트구멍(109)의 패터닝이 필요하고, 그로인해 마스크 일치 여유를 고려하면, 대폭적인 집적도의 향상은 어렵다.
또한, 제8도를 참조하여, 제3실시예의 앤티퓨즈소자를 평면적으로 설명한다. 제1전극층(107)과 제2전극층은 매트릭스상으로 형성되어 있고, 앤티퓨즈소자는 각 콘택트구멍(109)의 경계부분(굵은선 부분)에 형성되어 있다. 즉, 앤티퓨즈소자의 크기는 리소그래피공정에서 규정되는 것은 알려져 있고, 고속화이면서 고집적화된 FPGA를 형성하는 것은 어렵다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 프로그램 후의 저항이 충분히 작아, 리소그래피에서 규정되는 치수보다 작은 앤티퓨즈소자를 제공함에 그 목적이 있다.
[발명의 구성]
상기의 목적을 달성하기 위한 본 발명은, 반도체기판상에 형성된 제1전극층과, 상기 제1전극층의 상면에만 설치된 제1절연층, 상기 제1전극층의 적어도 한쪽의 측벽부분상에 형성된 앤티퓨즈절연층 및, 상기 앤티퓨즈절연층을 피복하는 제2전극층을 포함한다.
[작용]
상기와 같이 구성된 본 발명은, 상기 제1전극층의 측벽부분에만 형성되기 때문에 콘택트구멍들의 패터닝이 불필요하고, 집적도를 대폭으로 향상시킬 수 있다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
본 발명에 따른 제1실시예를 제1도 내지 제2도를 이용해서 설명한다. 먼저, 실리콘기판(11)상에 산화막(12)을 형성한 후, 전면에 Al합금(Al/Si/Cu)으로 이루어진 제1금속층(21)을 스퍼터링법에 의해 1000옴스트롱(이하, Å로 한다)정도 형성한다. 그 후, 실리콘 산화막등의 제1절연막(22)을 플라즈마 CVD법 등을 이용해 3000Å정도 형성한다(제1도(a)).
다음, 제1금속층(21)과 제1절연층(22)을 선택적으로 에칭하여 제1전극층(20)을 형성한다(같은 도면(b)). 더욱이, 전면에 예컨대, 실리콘 질화막으로 이루어진 앤티퓨즈절연막(13)을 프라즈마 CVD법을 이용해 200Å정도 형성한다. 그 후, 앤티퓨즈절연막(13)상에 Al합금(Al/Si/Cu)을 스퍼터링법에 의해 6000Å정도 퇴적하고, 상기 Al금속을 패터닝하여 제2전극층(30)을 형성한다(같은 도면(C)).
또한, 제2도에 도시한 바와 같이, 제1전극층(20)과 제2전극층(30)은 매트릭스상으로 형성되어 있다. 앤티퓨즈소자(40:굵은 선 부분)는 제1전극층(20)과, 앤티퓨즈절연막(13) 및, 제2전극층(30)으로 이루어지고, 제1전극층(20)의 양쪽의 측벽부분에 자기정합적으로 형성된다.
본 발명에 따른 제 2 실시예를 제3도 내지 제4도를 참조하여 설명한다. 단, 제 1 실시예와 다른 것만을 설명한다.
제3도에 도시한 바와 같이 본 실시예에 있어서도, 제1전극층(20)과 제2전극층은 매트릭스상으로 형성되어 있다. 단, 제2전극층(30)은 제2금속층(31) 및, 콘택트구멍(15)에서 접속된 제3금속층(32)으로 구성된다. 앤티퓨즈소자(40)는 제1전극층(20)의 한쪽 측벽부분, 즉 인접하는 두개의 제1전극층(20)에 대향하는 측벽부분에 형성된다.
다음, 제4도를 참조하여 제조방법을 설명한다. 먼저, 제 1 실시예와 마찬가지로, 실리콘기판(11)상에 제1전극층(20) 및 앤티퓨즈절연막(13)을 형성한다. 그 후, 전면에 TiN을 스퍼터링법에 의해 2000Å 퇴적하고, 인접하는 두개의 제1전극층(20)이 서로 대향하는 측벽부분을 포함하면서 그 상면의 일부에 겹치도록 상기 TiN에 패터닝을 시행하고, 제2금속층(31)을 형성한다(같은 도면(a)).
그 후, 전면에 층간절연막(14)을 형성한다. 제2금속층(31)상의 층간절연막(14)에 콘택트구멍(15)을 형성 후, Al합금(Al/Si/Cu)으로 이루어진 제3금속층(32)을 형성한다. 제3금속층(32)은 제2금속층(31)과 콘택트구멍(15)에 있어서 접속되고, 제2전극층은 상기 제2금속층(31)과 제3금속층(32)으로 형성된다(같은 도면(b)).
이와 같이, 앤티퓨즈소자(40)는 제1전극층(20)의 한쪽의 측벽에만 형성되기 때문에 용량을 제 1 실시예에 비해서 반으로 할 수 있고, 보다 고성능의 앤티퓨즈소자를 형성할 수 있다. 단, 제 1 실시예 및 제 2 실시예의 어느 것에 있어서도 제1금속층(21)의 막 두께를 가능한 한 박막화하는 것에 의해 용량을 작게 할 수 있다.
본 발명에 따른 제 1 실시예 및 제 2 실시예의 어느 한 경우도 앤티퓨즈소자(40)는 제1전극층(20)의 측벽부분에 형성된다. 따라서, 제1전극층에 콘택트구멍을 설치할 필요가 없기 때문에 앤티퓨즈소자(40)의 크기는 콘택트구멍을 형성할 때에 필요한 리소그래피에서의 최소 치수로 규정되는 것은 아니다. 그로인해, 앤티퓨즈소자를 고집적화할 수 있음과 더불어 저용량화를 도모할 수 있다.
단, 제1 및 제2전극층으로서 Al합금이나 TiN에 한정되는 것은 아니고, 도프드 폴리실리콘과, Ti, W, Mo등의 고융점금속 및 그 화합물 아니면 실리사이드등의 단층 혹은 적층막을 갖을 수 있다. 또한, 제1전극층과 제2전극층을 같은 종류로 할 필요는 없다. 더욱이, 앤티퓨즈절연막은 실리콘 질화막에 한정되는 것 없이 유전체막이라면 좋고, 또 적층막으로서도 상관없다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 앤티퓨즈소자를 제1전극층에 개구부를 설치하는 등의 미세가공을 필요로 하지 않고, 자기정합적을 용이하게 형성할 수 있다. 또한, 앤티퓨즈소자는 제1전극층의 측벽부분에만 형성하기 때문에 고집적화이면서 저용량화된다.

Claims (3)

  1. 반도체기판(11)상에 형성된 제1전극층(21)과, 이 제1전극층(21)의 상면만에만 설치된 제1절연층(22), 상기 제1전극층(21)의 적어도 한쪽 측벽부분상에 형성된 앤티퓨즈절연층(13) 및, 이 앤티퓨즈절연층(13)을 피복하는 제2전극층(30)을 구비한 것을 특징으로 하는 앤티퓨즈소자.
  2. 반도체기판(11)상에 열상태로 설치된 제1전극층(21)군과, 이 제1전극층상에 각각 설치된 제1절연층(22), 이 제1절연층 및 제1전극층군을 포함하는 전면에 설치된 앤티퓨즈절연층(13) 및, 이 앤티퓨즈절연층(13)상에 상기 제1전극층(21)군에 대해 매트릭스상으로 설치된 제2전극층(30)군을 구비한 것을 특징으로 하는 앤티퓨즈소자.
  3. 상기 반도체기판(11)상에 열상태로 설치된 제1전극층(21)군과, 이 제1전극층(21)상에 각각 설치된 제1절연층(22), 이 제1절연층(22) 및 제1전극층(21)군을 포함하는 전면에 설치된 앤티퓨즈절연층(13), 이 앤티퓨즈절연층(13)상에 설치됨과 더불어 제1전극층(21)군중 서로 인접하는 두개의 제1전극층(21)의 적어도 대향하는 측벽부분을 포함하도록 각각 설치된 제2전극층(31)군, 상기 앤티퓨즈절연층(13)상에 설치된 제2절연층(14) 및, 이 제2절연층(14)상에 설치되면서 상기 제1전극층(21)군에 대하여 매트릭스상으로 설치됨과 더불어 상기 제2전극층(31)군과 접속된 제3전극층(32)군을 구비한 것을 특징으로 하는 앤티퓨즈소자.
KR1019950001151A 1994-01-24 1995-01-24 앤티퓨즈소자 KR0159450B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-005790 1994-01-24
JP6005790A JPH07211873A (ja) 1994-01-24 1994-01-24 アンチフュ−ズ素子

Publications (1)

Publication Number Publication Date
KR0159450B1 true KR0159450B1 (ko) 1999-02-01

Family

ID=11620893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950001151A KR0159450B1 (ko) 1994-01-24 1995-01-24 앤티퓨즈소자

Country Status (3)

Country Link
US (1) US5682059A (ko)
JP (1) JPH07211873A (ko)
KR (1) KR0159450B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3489265B2 (ja) * 1995-05-19 2004-01-19 ソニー株式会社 半導体装置の製法
KR100244255B1 (ko) * 1997-04-28 2000-02-01 김영환 안티퓨즈 및 그 제조방법
US6222244B1 (en) 1998-06-08 2001-04-24 International Business Machines Corporation Electrically blowable fuse with reduced cross-sectional area
US6524941B2 (en) * 1998-06-08 2003-02-25 International Business Machines Corporation Sub-minimum wiring structure
DE19842883A1 (de) * 1998-09-18 2000-03-30 Siemens Ag Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6512284B2 (en) * 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
KR100322882B1 (ko) * 1999-06-29 2002-02-08 박종섭 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법
US8575719B2 (en) * 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
WO2001084553A2 (en) * 2000-04-28 2001-11-08 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6653688B2 (en) * 2001-04-10 2003-11-25 Seiko Instruments Inc. Semiconductor device
US6534841B1 (en) * 2001-12-14 2003-03-18 Hewlett-Packard Company Continuous antifuse material in memory structure
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
JP5015420B2 (ja) * 2003-08-15 2012-08-29 旺宏電子股▲ふん▼有限公司 プログラマブル消去不要メモリに対するプログラミング方法
US8604547B2 (en) * 2005-02-10 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Memory element and semiconductor device
JP5046524B2 (ja) * 2005-02-10 2012-10-10 株式会社半導体エネルギー研究所 記憶素子、記憶装置、及び電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5233206A (en) * 1991-11-13 1993-08-03 Micron Technology, Inc. Double digitlines for multiple programming of prom applications and other anti-fuse circuit element applications
US5250464A (en) * 1992-03-11 1993-10-05 Texas Instruments Incorporated Method of making a low capacitance, low resistance sidewall antifuse structure
US5308795A (en) * 1992-11-04 1994-05-03 Actel Corporation Above via metal-to-metal antifuse

Also Published As

Publication number Publication date
US5682059A (en) 1997-10-28
JPH07211873A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
KR0159450B1 (ko) 앤티퓨즈소자
US6444558B1 (en) Methods of forming and programming junctionless antifuses
US5070384A (en) Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5485031A (en) Antifuse structure suitable for VLSI application
JP3256603B2 (ja) 半導体装置及びその製造方法
US5561307A (en) Ferroelectric integrated circuit
US5404029A (en) Electrically programmable antifuse element
US5572062A (en) Antifuse with silicon spacers
JPH06302775A (ja) 半導体装置及びその製造方法
KR980006267A (ko) 불휘발성 메모리 장치 및 그 제조방법
US5412245A (en) Self-aligned vertical antifuse
US5371402A (en) Low capacitance, low resistance sidewall antifuse structure and process
KR0146861B1 (ko) 증가된 배선층에 의해 향상된 건폐율을 가지는 반도체 디바이스 및 그 제조방법
EP0445317A1 (en) Semiconductor device with a fusible link and method of making a fusible link on a semiconductor substrate
US5557137A (en) Voltage programmable link having reduced capacitance
US5929505A (en) Inter-metal-wiring antifuse device provided by self-alignment
WO1992020095A1 (en) Programmable interconnect structures and programmable integrated circuits
KR100340906B1 (ko) 반도체 장치의 퓨즈 구조
US5138423A (en) Programmable device and a method of fabricating the same
JPH06163702A (ja) プログラム可能コンタクト構成体及び方法
KR20000013433A (ko) 선택적 금속 실리사이드막 형성방법
US6603142B1 (en) Antifuse incorporating tantalum nitride barrier layer
US5246873A (en) Method of fabricating a programmable device including a protective region
JP3302989B2 (ja) 半導体装置
JPH0955476A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110630

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee