KR0158721B1 - 페이지 신호 발생회로 - Google Patents

페이지 신호 발생회로 Download PDF

Info

Publication number
KR0158721B1
KR0158721B1 KR1019940034305A KR19940034305A KR0158721B1 KR 0158721 B1 KR0158721 B1 KR 0158721B1 KR 1019940034305 A KR1019940034305 A KR 1019940034305A KR 19940034305 A KR19940034305 A KR 19940034305A KR 0158721 B1 KR0158721 B1 KR 0158721B1
Authority
KR
South Korea
Prior art keywords
signal
state
page
dram
dramcs
Prior art date
Application number
KR1019940034305A
Other languages
English (en)
Other versions
KR960024976A (ko
Inventor
박정현
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019940034305A priority Critical patent/KR0158721B1/ko
Publication of KR960024976A publication Critical patent/KR960024976A/ko
Application granted granted Critical
Publication of KR0158721B1 publication Critical patent/KR0158721B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

본 발명은 페이지 신호가 없거나 또는 고정된 페이지 신호를 갖는 씨피유를 포함한 컴퓨터 시스템에서 디램의 패스트 페이지 모드와 관련된 것으로서, 종래에는 이러한 시스템에서 디램의 패스트 페이지 모드를 이용하는데 여러 제약이 있어서 패스트 페이지 모드를 이용하지 않거나 부분적으로 채용하여 사용하는 형태를 취하고 있기 때문에 시스템 이용 효율을 저하시키게 되는 문제점이 있었다.
본 발명은 종래의 이러한 문제점을 개선할 수 있도록, 상기 시스템 씨피유의 외부에서 페이지 신호를 발생시키기 위하여 뒤에 이어지는 사이클이 그 이전 사이클과 연속된 액세스인지 표시하는 연속상태 로직(1)과, 시스템 씨피유의 어드레스 래치 이네블단과 어드레스포트에 이어져서 연속상태 로직(1)의 출력과 함께 연속되는 사이클의 상위 어드레스가 동일한지를 확인하는 비교로직(2)과의 관련구성으로 이루어져 있는 것을 특징으로 하는 페이지 신호 발생회로를 제공하는데 있다.

Description

페이지 신호 발생회로
제1도는 본 발명에 의한 연속상태 로직에 관련된 스테이트머신(State Machine)을 나타낸 실시예도.
제2도는 본 발명에 의한 시스템 회로를 나타낸 실시예도.
* 도면의 주요부분에 대한 부호의 설명
1 : 연속상태로직 2 : 비교로직
21 : 디코더 22 : 피엘디
23, 24 : 제1,2래치 25 : 비교기
26 : 게이트
본 발명은 디램을 이용한 시스템에서 디램의 패스트 페이지 모드(Fast Page Mode)와 관련된 것으로, 이는 특히 이러한 시스템에서 페이지 신호가 발생하지 않는 씨피유나 고정된 크기의 페이지 신호만 이용 가능한 시스템 환경에서 사용자가 원하는 크기만큼의 페이지 신호를 발생시켜서 디램 액세스 시간을 최소화시키기 위한 것이다.
종래의 컴퓨터 시스템에서 사용되고 있는 시스템 씨피유 중에는 고정된 크기의 페이지 신호를 갖는 것(예를 들면, MIPS 계열, R3000 계열)이나 페이지 신호가 발생하지 않는 씨피유(예를 들면, 68 계열 씨피유) 등이 이용되고 있으며, 이러한 디램의 패스트 페이지 모드를 이용하는데 여러 제약이 있어서 패스트 페이지 모드를 이용하지 않거나 부분적으로 채용하여 사용하는 형태였다.
예를 들어, 고정된 페이지 크기만 이용가능한 씨피유의 경우, 실제 구현하려는 디램의 페이지 크기가 더 작은 경우 롱(Long)워드나 쿼드(Quad)워드 단위로 액세스하면 가능하지만 구현하려는 페이지가 더 크면 씨피유에서 발생시키는 페이지 신호를 사용하지 못하게 된다.
또, 패스트 페이지 모드를 사용하는 디램을 이용하는 시스템과 통상의 단일 사이클만을 사용하는 시스템은 디램 접근시간에서 큰 차이를 나타내는데 고속의 데이타 처리가 필요한 경우에도 씨피유가 페이지 신호를 발생 못하거나 고정된 크기의 페이지만 이용 가능한 경우엔 종래에는 어쩔 수 없이 패스트 페이지 모드를 사용하지 않거나 부분적으로 이용하여 왔다.
예를 들어, 1 K byte 경계를 갖는 고정된 크기의 페이지 신호를 발생시키는 씨피유의 경우 1 K byte보다 작은 페이지로 디램을 구현할 때는 하위 어드레스를 제외시켜 롱 워드 단위로 디램에 접근하면 되지만, 구현하려는 디램의 페이지가 1 K byte를 넘어갈 경우 페이지 신호를 사용 못하게 된다. 따라서 이런 종류의 씨피유에서는 1 K byte 페이지를 한도로 디램을 구성해야 하는 제약이 따른다.
또, 고정된 크기의 페이지 신호를 발생시키는 씨피유나 페이지 신호를 발생시키지 않는 씨피유는 패스트 페이지 모드를 이용하는데 제약이 따르는데, 고정 크기의 페이지 신호를 발생시키는 씨피유를 사용하여 디램을 구현하는 경우, 1 K byte 경계로 페이지가 제한되므로 디램 크기를 자유로이 구성 못하는 한계가 있다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 개선할 수 있도록 사용자의 필요에 따라 원하는 크기의 페이지 신호를 발생시킬 수 있도록 함으로써 이러한 시스템의 사용 효율 및 처리 효율을 양호히 증가시킬 수 있도록 한 페이지 신호 발생 회로를 제공하는데 있다.
본 발명은 특히 상기예의 목적을 구현할 수 있도록 시스템에는 시스템 씨피유의 외부에서 페이지 신호를 발생시키기 위하여 뒤에 이어지는 사이클이 그 이전 사이클과 연속된 액세스인지를 표시하는 연속상태로직과, 시스템 씨피유의 어드레스 래치 이네블단과 어드레스 포트에 이어져서 연속상태 로직(1)의 출력과 함께 연속되는 사이클의 상위 어드레스가 동일한지를 확인하는 비교로직(2)과의 관련구성으로 이루어져 있는 페이지 신호 발생 회로를 특징으로 하는 것이다.
이하에서 이를 첨부된 도면과 함께 좀더 상세히 설명하면 다음과 같다.
즉, 제1도는 본 발명에 의한 연속상태 로직(1)을 나타내었다.
여기서는 시스템의 아이들(Idle) 상태에서 디램에 대한 리드(Read)나 라이트(Write) 사이클이 발생할 때 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)로 상태 변위되는 스테이트 4(ST4) 및 스테이트 1(ST1) 과, 이 스테이트 4 및 1 (ST4, ST1)에서 발생된 인지신호(ACK*)에 의하여 상태 변위되는 스테이트 5(ST5) 및 스테이트 2(ST2) 와, 이 스테이트 5 및 2 (ST5, ST2)에서 다른 칩 선택신호(Othcs*)에 의하여 아이들(Idle) 상태로 가거나 또는 연속된 동작 신호인 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)가 발생하였을시 연속상태 스테이트(ST6, ST3)로 가는 처리로직으로 이뤄져 있다.
또한, 상기 연속상태 로직(1)과 함께 시스템에 구성되어져 있는 비교로직(2)은 제2도와 같이 나타내었다.
여기서는 시스템 씨피유(3)의 어드레스(Address)포트와 이어져서 디램칩 선택신호(DRAMCS*)를 디코딩하는 디코더(21)와, 이 디코더(21)의 디램칩 선택신호(DRAMCS*)라인과 함께 씨피유(3)로부터의 어드레스 래치 이네블 신호(ALE) 라인이 연결되어져 있는 피엘디(PLD;22)와, 이 피엘디(22)에서 생성된 제 1 어드레스 래치 이네블 신호(ALE1)와 제 2 어드레스 래치 이네블 신호(ALE2)를 각기 래칭시키어 제 1,2 래치(23, 24)와, 이들 제 1,2 래치(23, 24)의 출력을 비교하는 비교기(25)와, 이 비교기(25)의 출력과 연속상태 로직(1)에서의 출력을 논리곱하여 페이지 신호를 생성하는 게이트(26)와의 관련 구성으로 이루어져 있다.
이러한 구성의 본 발명은 그 작용 및 효과가 다음과 같다.
즉, 제2도예의 본 발명에 의한 비교로직(2)에서 피엘디(22)는 디코더(21)에서 발생하는 디램칩 선택신호(DRAMCS*)와 씨피유(3)의 어드레스 래치 이네블(ALE) 신호에 의해 첫번째 디램 액세스 시에는 제 1 어드레스 래치 이네블 신호(ALE)를 발생시켜 제 1 래치(23)에 저장시키고, 두째번에는 제 2 어드레스 래치 이네블 신호(ALE2)를 발생시켜 제 2 래치(24)에 각기 저장한다.
이후 상기 제 1,2 래치(23, 24)에 저장된 값을 비교기(25)로 비교하여 게이트(26)의 일측 입력으로 제공하며, 이때의 래치에 입력되는 개수 n 과, 어드레스의 범위를 조정하면 원하는 디램의 페이지에 맞는 페이지 신호를 발생시킬 수 있게 되는 것이다.
일예로, 래치의 입력에 사용되는 어드레스로 어떤 범위를 사용할 것인가에 따라서 페이지의 크기를 조정할 수 있는 것으로서, 어드레스17:9를 입력으로 쓸때는 512 byte가 페이지 크기가 되는 것이고, 어드레스19:10를 입력으로 사용한다면, 1 K byte의 페이지 크기로 디램을 구현하는 경우이고, 어드레스20:11를 입력으로 사용하면 2 K byte 페이지 크기로 디램을 구성할 수 있는 것이며, 이렇게 하여 입력되는 어드레스의 범위를 조정가능해져 디램의 페이지 크기 및 디램의 크기를 원하는 규격대로 구성할 수 있게 되는 것이다.
또, 제1도 및 제2도예의 연속상태 로직(1)은 시스템이 아이들(Idle) 상태에서 디램에 대한 리드(Read)나 라이트(Write) 사이클이 발생할 때 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)로 상태 변위되는 스테이트 4(ST4) 및 스테이트 1(ST1)로 가고, 다시 이 스테이트 4 및 1 (ST4, ST1)에서 발생된 인지신호(ACK*)에 의하여 상태 변위되는 스테이트 5(ST5) 및 스테이트 2(ST2)로 가며, 이 스테이트 5 및 2(ST5, ST2)에서 연속된 동작 신호인 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)가 발생하였을시 연속상태 스테이트(ST6, ST3)로 가서 이때에 연속상태 신호인 CONT*을 발생하여 게이트(26)의 타측에 입력으로 제공한다.
그러므로, 비교기(25)의 출력과 연속상태 로직(1)의 출력을 각기 게이트(26)를 통과시켜서 얻은 신호는 원하는 범위의 상위 어드레스가 동일하고 디램을 연속적으로 접근하는 것을 의미하므로 이 페이지 신호를 이용 디램에서 제공하는 패스트 페이지 모드로 이용할 수 있게 되는 것이다.
이와 같은 본 발명은 고정된 크기의 페이지 신호를 발생시키거나 페이지 신호가 없는 씨피유에서는 씨피유의 외부에서 적정한 상위 어드레스를 비교하고 연속적인 디램 액세스임을 확인하여 로직을 구현하여 보드 디자이너가 원하는 만큼의 디램 페이지 크기와 디램 크기를 구성할 수 있는 것이며, 또한 발생되는 페이지 신호를 이용 디램의 패스트 페이지 모드를 사용할 수 있으므로 시스템의 성능을 향상시킬 수 있는 것이다.

Claims (3)

  1. 페이지 신호가 없거나 또는 고정된 페이지 신호를 갖는 씨피유를 포함한 컴퓨터 시스템에 있어서, 상기 시스템 씨피유의 외부에서 페이지 신호를 발생시키기 위하여 뒤에 이어지는 사이클이 그 이전 사이클과 연속된 액세스인지 표시하는 연속상태 로직(1)과, 시스템 씨피유의 어드레스 래치 이네블단과 어드레스포트에 이어져서 연속상태 로직(1)의 출력과 함께 연속되는 사이클의 상위 어드레스가 동일한지를 확인하는 비교로직(2)과로 구성함을 특징으로 하는 페이지 신호 발생회로.
  2. 제1항에서 있어서, 상기 연속상태 로직(1)은 시스템의 아이들(Idle) 상태에서 디램에 대한 리드(Read)나 라이트(Write) 사이클이 발생할 때 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)로 상태 변위되는 스테이트 4(ST4) 및 스테이트 1(ST1)과, 이 스테이트 4 및 1 (ST4, ST1)에서 발생된 인지신호(ACK*)에 의하여 상태 변위되는 스테이트 5(ST5) 및 스테이트 2(ST2) 와, 이 스테이트 5 및 2(ST5, ST2)에서 다른 칩 선택신호(Othcs*)에 의하여 아이들(Idle) 상태로 가거나 또는 연속된 동작 신호인 디램칩 리드선택신호(DRAMCS* rd*)와 디램칩 라이트선택신호(DRAMCS* Wr*)가 발생하였을시 연속상태 스테이트(ST6, ST3)로 이루어져 있는 구성을 특징으로 하는 페이지 신호 발생 회로.
  3. 제1항에 있어서, 상기 비교로직(2)는 시스템 씨피유(3)의 어드레스(Address) 포트와 이어져서 디램칩 선택신호(DRAMCS*)를 디코딩하는 디코더(21)와, 이 디코더(21)의 디램칩 선택신호(DRAMCS*) 라인과 함께 씨피유(3)로부터의 어드레스 래치 이네블 신호(ALE) 라인이 연결되어져 있는 피엘디(PLD;22)와, 이 피엘디(22)에서 생성된 제 1 어드레스 래치 이네블 신호(ALE1)와 제 2 어드레스 래치 이네블 신호(ALE2)를 각기 래칭시키는 제 1,2 래치(23, 24)와, 이들 제 1,2 래치(23, 24)의 출력을 비교하는 비교기(25)와, 이 비교기(25)의 출력과 연속상태 로직(1)에서의 출력을 논리곱하여 페이지 신호를 생성하는 게이트(26)와로 구성함을 특징으로 하는 페이지 신호 발생 회로.
KR1019940034305A 1994-12-15 1994-12-15 페이지 신호 발생회로 KR0158721B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034305A KR0158721B1 (ko) 1994-12-15 1994-12-15 페이지 신호 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034305A KR0158721B1 (ko) 1994-12-15 1994-12-15 페이지 신호 발생회로

Publications (2)

Publication Number Publication Date
KR960024976A KR960024976A (ko) 1996-07-20
KR0158721B1 true KR0158721B1 (ko) 1998-12-15

Family

ID=19401591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034305A KR0158721B1 (ko) 1994-12-15 1994-12-15 페이지 신호 발생회로

Country Status (1)

Country Link
KR (1) KR0158721B1 (ko)

Also Published As

Publication number Publication date
KR960024976A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US5367494A (en) Randomly accessible memory having time overlapping memory accesses
US5036493A (en) System and method for reducing power usage by multiple memory modules
US6195309B1 (en) Timing circuit for a burst-mode address counter
US7466761B2 (en) Configuration for the transmission of signals between a data processing device and a functional unit
US6272583B1 (en) Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths
JPH04362759A (ja) 中央処理装置
EP0337385B1 (en) Cache memory controller associated with a microprocessor
KR0158721B1 (ko) 페이지 신호 발생회로
EP0798645B1 (en) Bus controller and information processing device
US5555559A (en) Microprocessor capable of ensuring flexible recovery time for I/O device by inserting idle states
US6915407B2 (en) Method and apparatus for a low latency source-synchronous address receiver for a host system bus in a memory controller
US7065669B2 (en) System and method for providing a write strobe signal to a receiving element before both an address and data signal
JP3343556B2 (ja) 記憶システム
KR940005771B1 (ko) 셋업시간을 단축시킨 어드레스발생회로
JPH0212358A (ja) データ転送方式
JP3956698B2 (ja) メモリ制御装置
KR100196522B1 (ko) 고속 및 고집적 마이크로프로세서를 위한 캐쉬 메모리 장치
KR100252508B1 (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치
KR100236530B1 (ko) 디지탈 신호 처리장치의 어드레스 발생회로
KR100207651B1 (ko) 메모리 엑세스 장치
JPS63147245A (ja) メモリアクセス方式
JPH05324458A (ja) 主記憶装置の高速ページモード検出回路
JPH0528033A (ja) 拡張メモリカードのメモリチツプセレクト装置
JPH06243049A (ja) パリティ制御回路
JPH06290138A (ja) アドレス・バス制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee