KR0157462B1

KR0157462B1 - Tracking range expanding method and apparatus of phase locked loop circuit

Info

Publication number: KR0157462B1
Application number: KR1019930010241A
Authority: KR
Inventors: 조성재
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1993-06-07
Filing date: 1993-06-07
Publication date: 1999-02-18
Also published as: KR950002241A

Abstract

본 발명은 PLL회로에서 초기의 주파수편차가 큰 경우에도 신속히 포착단계(acquisition)에 도달할 수 있도록 주파수 트래킹범위를 확장하는 방법 및 그 장치에 관한 것으로, VCO 출력신호를 불균등한 크기를 지닌 일정개의 영역으로 분할하는 단계, 입력신호의 상승에지가 상기 분할영역 중 트래킹범위에 해당하는 영역에 존재할 때, 입력신호와 VCO출력신호간의 주파수차를 검출하는 단계 및 이 검출된 신호가 VCO로 피드백되어 VCO출력신호의 주파수를 가변시키는 단계를 포함하고, 이와 같은 단계를 수행하는 주파수검출부 및 VCO를 구비한다.The present invention relates to a method and an apparatus for extending a frequency tracking range so that an acquisition can be reached quickly even when the initial frequency deviation is large in a PLL circuit. Dividing into regions, detecting a frequency difference between the input signal and the VCO output signal when the rising edge of the input signal is present in the region corresponding to the tracking range of the divided region, and the detected signal is fed back to the VCO to supply the VCO It includes a step of varying the frequency of the output signal, and having a frequency detector and a VCO performing such a step.

Description

위상고정루프회로의 트래킹범위확장방법 및 그 장치Tracking Range Expansion Method and Apparatus for Phase Locked Loop Circuit

제1도는 종래 PLL회로의 일예를 나타낸 구성도.1 is a configuration diagram showing an example of a conventional PLL circuit.

제2도 및 제3도는 제1도 주파수검출부의 동작특성을 설명하기 위한 개념도.2 and 3 are conceptual diagrams for explaining the operating characteristics of the frequency detector of FIG.

제4도는 제1도 주파수검출부의 동작특성을 나타낸 파형도.4 is a waveform diagram showing the operating characteristics of the frequency detector of FIG.

제5도는 본 발명이 적용된 PLL회로의 일예를 나타낸 구성도.5 is a configuration diagram showing an example of a PLL circuit to which the present invention is applied.

제6도는 본 발명이 적용된 주파수검출부의 동작특성을 설명하기 위한 개념도.6 is a conceptual diagram for explaining the operation characteristics of the frequency detection unit to which the present invention is applied.

제7도는 본 발명이 적용된 주파수검출부의 동작특성을 나타내는 파형도.7 is a waveform diagram showing the operation characteristics of the frequency detection unit to which the present invention is applied.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 위상검출부 12,51 : 주파수검출부11: phase detector 12,51: frequency detector

13 : 적분부 14 : 증폭기13: Integrator 14: Amplifier

15 : VCO15: VCO

본 발명은 PLL(Phase-Locked Loop)회로에 관한 것으로, 특히 초기에 주파수편차가 상당히 큰 경우에도 신속히 주파수고정 및 위상고정이 이루어질 수 있도록 주파수트래킹범위(Frequency Tracking Range)를 확장하기 위한 PLL회로의 트래킹범위확장방법 및 그 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase-locked loop (PLL) circuit. In particular, the present invention relates to a PLL circuit for extending a frequency tracking range so that frequency lock and phase lock can be performed quickly even when the frequency deviation is considerably large at an initial stage. A tracking range extension method and apparatus are provided.

일반적으로, 타이밍복구(Timing Recovery) 및 캐리어복구(Carrier Recovery)에서 초기에 PLL의 포착(Acquisition)은 매우 중요하다. PLL의 포착단계에 신속히 도달하기 위한 방법에는 여러 가지가 있는데, 그 중 하나로서 주파수검출기능을 추가로 구비하는 방법이 있다. 이러한, 주파수검출기능을 구비한 PLL회로가 제1도에 도시되어 있다.In general, the Acquisition of PLLs is very important in Timing Recovery and Carrier Recovery. There are many ways to quickly reach the acquisition stage of the PLL, and one of them is to further include a frequency detection function. This PLL circuit with a frequency detection function is shown in FIG.

제1도에서, 위상검출부(11)는 입력신호(S_i)의 위상과 VCO(15) 출력신호(Svco)의 위상간 차를 검출하고, 주파수검출부(12)는 입력신호(S_i)의 주파수와 VCO 출력신호(Svco)의 주파수간의 차를 검출한다. VCO(Voltage Controlled Oscillator)(15)는 입력전압신호(V)에 따라 주파수와 위상이 가변되는 구형파신호(Svco)를 출력한다. 위상검출부(11)와 주파수검출부(12)의 각 출력신호는 제1가산기(A1)에서 더해진 다음 적부분(13)에서 적분된다. 또한, 위상검출부(11)의 출력신호는 증폭기(14)를 거치는데, 상술한 적분부(13)와 증폭기(14)는 시스템전체의 성능을 조정할 수 있는 소정의 상수값을 각각 갖는다. 적분부(13)와 증폭기(14)의 각 출력신호는 제2가산기(A2)에서 더해지며, 제2가산시(A2)에서 출력되는 전압신호(V)는 VCO(15)로 입력된다. 그러면, VCO(15)는 입력전압신호(V )의 크기에 따라 출력신호(Svco)의 주파수 및 위상을 가변시킨다. 이와 같은 PLL회로는 초기에 주파수편차가 큰 경우에도 주파수검출부(12)에 의해서 주파수편차을 신속히 줄일 수 있고, 그런 다음 위상검출부(11)에 의해서 위상고정을 이룰 수 있다.In FIG. 1, the phase detector 11 is the input signal (S _i) detects the to-phase difference and the frequency detector 12 of the phase and the VCO (15) output signal (Svco) of the input signal (S _i) The difference between the frequency and the frequency of the VCO output signal Svco is detected. The voltage controlled oscillator (VCO) 15 outputs a square wave signal Svco whose frequency and phase are variable according to the input voltage signal V. FIG. Each output signal of the phase detector 11 and the frequency detector 12 is added by the first adder A1 and then integrated in the integrating portion 13. In addition, the output signal of the phase detection unit 11 passes through the amplifier 14, wherein the integrating unit 13 and the amplifier 14 each have a predetermined constant value for adjusting the performance of the entire system. Each output signal of the integrator 13 and the amplifier 14 is added by the second adder A2, and the voltage signal V output from the second adder A2 is input to the VCO 15. Then, the VCO 15 varies the frequency and phase of the output signal Svco in accordance with the magnitude of the input voltage signal V. Such a PLL circuit can quickly reduce the frequency deviation by the frequency detector 12 even when the frequency deviation is large at the beginning, and then achieve the phase fixation by the phase detector 11.

이러한 PLL회로의 동작원리를 주파수검출부(12)를 중심으로 설명하면 다음과 같다.The operation principle of the PLL circuit will be described below with reference to the frequency detector 12.

지금, 입력신호(S_i)의 주파수를 f₁, VCO출력신호(Svco)의 주파수를 f₂라고 하면, 주파수고정이 이루어졌을 때 f₁의 상승에지(rising edge)는 f₂의 상승에지부근에 있게 된다. 즉, 제2도에서, f₁의 상승에지는 A 또는 D영역에 있게 된다. 이 때, 주파수검출부(12)는 출력을 내지 않는다. 즉, f₁과 f₂간에 주파수차가 검출되지 않는다. 반면에, f₁의 상승에지가 B 또는 C 영역에 있게 되면, 주파수검출부(12)는 검출신호를 출력한다. 이 검출신호는 VCO(15)를 거쳐 다시 주파수검출부(12)로 피드백되는데, 지금 f₁f₂이라면, 현재 C영역에 있는 f₁의 상승에지는 다음에 B영역에 존재하게 된다. 반면에 f₂f₁이라면, 현재 B영역에 있는 f₁의 상승에지는 다음에 C영역에 존재한다.Now, an input signal when said frequency of the frequency of the (S _i) f _1, VCO output signal (Svco) f _2, the rising edge (rising edge) of the f ₁ when the frequency fixed been made is close to the rising edge of f ₂ Will be in. That is, in FIG. 2, the rising edge of f ₁ is in the A or D region. At this time, the frequency detector 12 does not output. That is, no frequency difference is detected between f ₁ and f ₂ . On the other hand, when the rising edge of f ₁ is in the B or C region, the frequency detector 12 outputs a detection signal. This detection signal is fed back to the frequency detection unit 12 via the VCO 15. If f ₁ f _{2 is} present, the rising edge of f ₁ currently in the C region is present in the B region. On the other hand, if f ₂ f ₁ , the rising edge of f ₁ in the current B area is next in the C area.

이와 같이, 주파수검출부(12)에서 2개 입력신호 주파수(f₁, f₂)의 차의 부호는 위상변화의 회전방향을 나타내고, 차의 크기는 회전각을 나타낸다. 즉, f₂에 대한 f₁의 위상차(Φ)가 다음과 같을 때,In this way, the sign of the difference between the two input signal frequencies f ₁ and f ₂ in the frequency detector 12 indicates the rotation direction of the phase change, and the magnitude of the difference indicates the rotation angle. That is, when the phase difference Φ of f ₁ with respect to f ₂ is

임의의 시간 t₁에서 검출된 f₁이 0.5f₂인 경우(즉, f₁f₂),If f ₁ detected at any time t ₁ is 0.5f ₂ (ie f ₁ f ₂ ),

이 되고, Become,

다음 시각 t₂에서 검출된 f₁이 0.6f₂이면,If f ₁ detected at the next time t ₂ is 0.6f ₂ ,

가 된다. Becomes

이와 같이, f₁이 커지는 경우, 위상차의 변화(ΔΦ는Thus, when f ₁ becomes large, the change of phase difference (ΔΦ is

이 되고, Become,

반대로, f₁이 작아지는 경우, 위상차의 변화(ΔΦ)는On the contrary, when f ₁ becomes small, the change of phase difference (ΔΦ) is

이 된다. Becomes

따라서, 제3도에 도시된 바와 같이, f₁이 변하면 위상차(Φ)가 회전하게 된다.Therefore, as shown in FIG. 3, when f ₁ changes, the phase difference Φ rotates.

이와 같은 주파수검출부(12)의 특성은 제4도와 같이 나타낼 수 있다. 제4도에서, 세로축은 주파수검출부(12)의 출력크기를 나타내며, 가로축은 위상차를 나타낸다. 여기에서, Δω=ω₁(입력신호)-ω₂(VCO출력신호)라고 하면, Δω=0인 경우 주파수검출부(12)의 출력도 0의 값이 되고, Δω0이면 주파수검출부(12) 출력도 양의 값이 되며, Δω0이면 주파수검출부(12) 출력도 음의 값이 된다. 이와 같은, 주파수검출부(12)의 특성이 2π를 주기로 하는 주기함수이므로 동일한 출력에 대해 여러 개의 위상차가 존재할 수 있다. 그러나, 실제회로에서 유용한 위상차범위는 -π/2Φπ/2이다. 그래서, 주파수검출부(12)의 트래킹가능한 주파수편차범위는 25%가 된다.Such characteristics of the frequency detector 12 may be represented as shown in FIG. In FIG. 4, the vertical axis represents the output size of the frequency detector 12, and the horizontal axis represents the phase difference. Here, when Δω = ω ₁ (input signal)-ω ₂ (VCO output signal), the output of the frequency detector 12 becomes 0 when Δω = 0, and the output of the frequency detector 12 when Δω 0. It becomes a positive value, and if (DELTA) ω0, the output of the frequency detection part 12 also becomes a negative value. As such, since the characteristic of the frequency detector 12 is a periodic function having a period of 2π, several phase differences may exist for the same output. However, the useful phase difference range in actual circuits is -π / 2Φπ / 2. Thus, the trackable frequency deviation range of the frequency detector 12 is 25%.

따라서, 본 발명의 목적은 상술한 주파수검출부의 특성을 개선하여 트래킹가능한 주파수편차범위를 확장시킬 수 있는 방법 및 그 장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a method and an apparatus capable of extending the range of frequency deviation that can be tracked by improving the characteristics of the above-described frequency detector.

위와 같은 목적을 달성하기 위한 본 발명의 특징은 입력신호의 주파수(f₁)와 VCO 출력신호의 주파수(f₂) 간의 차를 검출하는 주파수검출부를 구비하여 주파수고정을 위한 트래킹을 수행하는 PLL회로의 트래킹범위확장방법에 있어서, VCO출력신호 주파수(f₂)의 각 주기를 불균등한 크기의 일정개 영역으로 분할하는 상한분할단계, 입력신호 주파수(f₁)의 상승에지가 상한분할단계에서 분할된 일정개의 영역 중 트래킹범위에 해당하는 영역에 존재할 때, 입력신호 주파수(f₁)와 VCO출력신호 주파수(f₂)간의 주파수차를 검출하는 단계 및 검출단계에서 검출된 주파수차에 대한 신호가 VCO로 피드백되어 VCO출력신호의 주파수를 가변시키는 단계를 포함하는 트래킹범위확장 방법에 있다.Feature of the present invention for achieving the above object is PLL circuit which includes a frequency detector for detecting a difference between the input frequency of the signal (f ₁₎ to the frequency of the VCO output signal (f ₂₎ to perform the tracking for the frequency fixed In the method of extending the tracking range, the upper limit division step of dividing each period of the VCO output signal frequency f ₂ into a constant area of uneven magnitude, and the rising edge of the input signal frequency f ₁ is divided in the upper limit division step. When the frequency difference between the input signal frequency (f ₁ ) and the VCO output signal frequency (f ₂ ) is present in the area corresponding to the tracking range among the predetermined ranges, the signal for the frequency difference detected in the detection step is A method for extending a tracking range including feeding back a VCO and varying a frequency of a VCO output signal.

위와 같은 목적을 달성하기 위한 본 발명의 다른 특징은 입력신호의 주파수(f₁)와 VCO 출력신호의 주파수(f₂) 간의 차를 검출하여 주파수고정을 위한 트래킹을 수행하는 PLL회로의 트래킹범위확장장치에 있어서, 상기 VCO출력신호 주파수(f₂)를 입력받아 각 주기를 불균둥한 크기의 일정개 영역으로 분할하고, 상기 입력신호 주파수(f₁)를 입력받아 주파수(f₁)의 상승에지가 상기 불균등한 크기의 일정개 영역 중 트래킹범위에 해당하는 영역에 존재할 때, 상기 입력신호 주파수(f₁)와 VCO출력신호 주파수(f₂)간의 주파수차를 검출하여 출력하는 주파수검출부; 및 상기 주파수검출부에서 검출된 주파수차에 대한 신호를 입력받아 주파수를 가변시켜 상기 주파수검출부로 출력하는 VCO를 구비하는 PLL회로의 트래킹범위확장장치에 있다.Above and other features of the present invention for achieving the object, the input frequency of the signal (f ₁₎ and the frequency (f ₂₎ tracking range extension of the PLL circuit for performing tracking by the difference detected for the frequency fixed between the VCO output signal In the apparatus, receiving the VCO output signal frequency (f ₂ ) and divides each period into a predetermined area of uneven size, and receives the input signal frequency (f ₁ ) in response to the rise of the frequency (f ₁ ) A frequency detector for detecting and outputting a frequency difference between the input signal frequency f ₁ and the VCO output signal frequency f ₂ when the edge exists in a region corresponding to a tracking range among the unevenly sized constant regions; And a VCO for receiving a signal with respect to the frequency difference detected by the frequency detector and varying the frequency to output the signal to the frequency detector.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

제5도는 본 발명이 적용된 PLL회로의 일예를 나타낸 구성도이다. 제5도의 PLL회로는 본 발명에 따른 주파수검출부(51)와 제1도에서 주파수검출부(12)를 제외한 모든 구성부를 갖는다. 그래서, 본 발명에 의한 PLL회로에서 주파수검출부(51)를 제외한 모든 구성부의 동작은 상술한 제1도 PLL회로의 구성부동작과 동일하다. 따라서, 본 발명에 의한 PLL회로와 제1도 PLL회로에서 동일 구성부의 동작에 대한 설명은 생략하고, 본 발명이 적용된 주파수검출부(12)에 대한 동작은 도시한 제6도 내지 제7도를 통하여 설명하도록 한다.5 is a configuration diagram showing an example of a PLL circuit to which the present invention is applied. The PLL circuit of FIG. 5 has all components except the frequency detector 51 and the frequency detector 12 in FIG. Therefore, in the PLL circuit according to the present invention, the operation of all components except the frequency detector 51 is the same as that of the component of the first PLL circuit described above. Therefore, the description of the operation of the same components in the PLL circuit and the PLL circuit of FIG. 1 according to the present invention will be omitted, and the operation of the frequency detector 12 to which the present invention is applied will be described with reference to FIGS. Explain.

먼저, 제6도는 본 발명이 적용된 주파수검출부(51)의 동작특성을 설명하기 위한 개념도이다. 제6도에 도시된 바와 같이 주파수검출부(51)는 VCO(15)로부터 입력받는 출력신호(Svco) 주파수 f₂의 한 주기를 4상한으로 불균등하게 나눈다. 이 때, 주파수검출부(51)는 주파수 f₂에 대한 한 주기에서 상승에지에 가가운 두 영역(A', D'영역)보다 상승에지에서 먼 두 영역(B', C'영역)이 더 크도록 불균등하게 분할한다. 여기에서 주파수 f₂에 대한 한 주기에서 상승에지에 먼 두 영역 즉, B', C'영역이 주파수검출부(51)의 트래킹범위에 해당한다.First, FIG. 6 is a conceptual diagram for explaining an operating characteristic of the frequency detector 51 to which the present invention is applied. As shown in FIG. 6, the frequency detector 51 unevenly divides one period of the output signal Svco frequency f ₂ received from the VCO 15 into four upper limits. At this time, the frequency detector 51 has two areas B 'and C' far from the rising edge than two areas A 'and D' closest to the rising edge in one period for the frequency f ₂ . Split evenly so that Here, two regions distant from the rising edge in one cycle with respect to the frequency f ₂ , that is, the regions B 'and C' correspond to the tracking range of the frequency detector 51.

즉, 종래에 주파수검출부(12)는 제2도에 도시된 바와 같이 입력되는 VCO(15)의 출력신소(Svco) 주파수 f₂의 한 주기를 π/2씩 균등하게 4상한으로 나누었으나, 본 발명에서 주파수검출부(51)는 입력되는 주파수 f₂의 한주기를 π/4(A'영역), 3π/4(B'영역), 3π/4(C'영역), π/4(D'영역) 씩 불균등하게 4상한으로 나눈다. 그래서, 입력신호(S_i)에 대한 주파수 f₁의 상승에지가 B'영역과 C'영역에 존재할 때, 주파수검출부(51)는 입력신호(S_i)와 VCO(15)와 출력신호(Svco) 간의 주파수차를 검출하여 제1가산기(A1)로 출력한다. 그래서, 제1가산시(A1), 적분부(13), 증폭기(14) 그리고 제2가산기(A2)를 통하여 출력되는 전압신호(V)는 VCO(15)로 입력된다. 그러면 VCO(15)는 입력전압신호(V)의 크기에 따라 출력신호(Svco)의 주파수 및 위상을 가변시킨다.That is, the frequency detection unit 12 conventionally divides one period of the output signal (Svco) frequency f ₂ of the VCO 15 input as shown in FIG. In the present invention, the frequency detector 51 has one period of the input frequency f ₂ as π / 4 (A 'region), 3π / 4 (B' region), 3π / 4 (C 'region), π / 4 (D' region). ) Divide into 4 quadrants unevenly. Thus, when the rising edge of the frequency f ₁ with respect to the input signal (S _i ) is present in the B 'region and the C' region, the frequency detector 51 performs an input signal (S _i ), VCO 15 and the output signal (Svco). The frequency difference between the < RTI ID = 0.0 >)< / RTI > Thus, the voltage signal V output through the first addition time A1, the integrating portion 13, the amplifier 14 and the second adder A2 is input to the VCO 15. The VCO 15 then changes the frequency and phase of the output signal Svco according to the magnitude of the input voltage signal V.

이와 같이 본 발명에 의한 주파수검출부(51)가 트래킹동작을 수행하는 범위는 종래의 트래킹범위 제2도에 도시된 B, C영역(각 영역은 π/2씩)에서 본 발명의 트래킹범위 제6도에 도시된 B', C'영역(각 영역은 3π/4씩)으로 확장된다. 즉, f₁의 상승에지가 f₂의 B' 또는 C'영역에 존재하면 주파수검출부(51)는 트래킹동작을 수행하여 그 결과를 출력한다.As such, the range in which the frequency detecting unit 51 performs the tracking operation according to the present invention is the tracking range 6 of the present invention in the B and C regions (each region by? / 2) shown in FIG. The regions B 'and C' shown in the figure (each region is 3π / 4 each) are extended. That is, if the rising edge of f ₁ exists in the region B 'or C' of f ₂ , the frequency detector 51 performs a tracking operation and outputs the result.

그리고, 본 발명에 의한 트래킹범위가 확장된 주파수검출부(51)의 동작특성은 제7도에 도시하였다. 제7도는 도시된 제4도와 마찬가지로 세로축은 본 발명이 적용된 주파수검출부(51)의 출력크기를 나타내고, 가로축은 위상차를 나타낸다. 또한, 이 경우에도 주파수검출부(51)의 특성은 2π를 주기로 하는 주기함수이므로 동일한 출력에 대해 여러 개의 위상차가 존재할 수 있다. 그러나, 이 실시예에서 유용한 트래킹범위는 -(3/4)πΦ(3/4)π이 된다. 따라서, 주파수검출부(51)의 트래킹가능한 주파수편차범위는 37.5%로 종래에 비해 증가한다.In addition, an operating characteristic of the frequency detector 51 having an extended tracking range according to the present invention is shown in FIG. 7 shows the output size of the frequency detector 51 to which the present invention is applied, and the horizontal axis shows the phase difference as shown in FIG. Also in this case, since the characteristic of the frequency detector 51 is a periodic function having a period of 2π, several phase differences may exist for the same output. However, the tracking range useful in this embodiment is-(3/4) πΦ (3/4) π. Therefore, the trackable frequency deviation range of the frequency detector 51 is increased to 37.5% compared with the related art.

상술한 바와 같이, 본 발명에 의한 PLL회로의 트래킹범위확장방법 및 그 장치는, PLL회로에서 트래킹가능한 주파수편차의 범위를 확장함으로써, PLL회로가 보다 신속히 포착단계에 도달할 수 있도록 한다.As described above, the method and apparatus for extending the tracking range of the PLL circuit according to the present invention extend the range of the frequency deviation that can be tracked in the PLL circuit so that the PLL circuit can reach the acquisition step more quickly.

Claims

입력신호의 주파수(f₁)와 VCO(Voltage Controlled Oscillator)출력신호의 주파수(f₂) 간의 차를 검출하는 주파수검출부를 구비하여 주파수고정을 위한 트래킹을 수행하는 PLL회로의 트래킹범위확장방법에 있어서, 상기 VCO출력신호 주파수(f₂)의 각 주기를 불균등한 크기의 일정개 영역으로 분할하는 상한분할단계; 상기 입력신호 주파수(f₁)의 상승에지가 상한분할단계에서 분할된 일정개의 영역 중 트래킹범위에 해당하는 영역에 존재할 대, 상기 입력신호 주파수(f₁)와 VCO출력신호 주파수(f₂)간의 주파수차를 검출하는 단계; 및 상기 검출단계에서 검출된 주파수차에 대한 신호가 상기 VCO로 피드백되어 상기 VCO출력신호의 주파수를 가변시키는 단계를 포함하는 것을 특징으로 하는 PLL회로의 트래킹범위확장방법.In the tracking range expansion method of the PLL circuit to perform the tracking for a frequency fixed to a frequency detector for detecting a difference between the input frequency of the signal (f ₁₎ and the VCO frequency of the (Voltage Controlled Oscillator) output signal (f ₂₎ An upper limit dividing step of dividing each period of the VCO output signal frequency f ₂ into a predetermined area having an uneven size; The input signal frequency (f ₁₎ rising land for present in the area corresponding to the tracking range of the predetermined regions split from the upper dividing step in the input signal frequency (f ₁₎ and the VCO output signal frequency (f ₂₎ between Detecting a frequency difference; And varying the frequency of the VCO output signal by feeding back a signal with respect to the frequency difference detected in the detecting step to the VCO.

제1항에 있어서, 상기 상한분할단계는 VCO출력신호 주파수(f₂)의 각 주기를 불균등한 크기의 일정개 영역으로 분할함에 있어서, 상승에지에 인접한 영역보다 상승에지에서 먼 영역을 크게 분할하는 것을 특징으로 하는 PLL회로의 트래킹범위확장방법.The method of claim 1, wherein the upper limit dividing step divides each period of the VCO output signal frequency f ₂ into a predetermined area having an uneven size, and divides the area farther from the rising edge than the area adjacent to the rising edge. A tracking range expansion method for a PLL circuit, characterized in that.

제1항 또는 제2항에 있어서, 상기 트래킹범위는 상기 불균등한 크기의 일정개 영역 중 상승에지에서 먼 영역에 포함되는 것을 특징으로 하는 PLL회로의 트래킹범위확장방법.The method according to claim 1 or 2, wherein the tracking range is included in a region far from a rising edge of the constant region of the uneven size.

제2항에 있어서, 상기 상한분할단계는 0부터 π/4까지를 제1영역, π/4부터 π까지를 제2영역, π부터 (7/4)π까지를 제3영역, (7/4)π부터 2π까지를 제4영역으로 분할하는 것을 특징으로 하는 PLL회로의 트래킹범위확장방법.The method of claim 2, wherein the upper limit dividing step comprises the first region of 0 to π / 4, the second region of π / 4 to π, the third region of π to (7/4) π, and (7 / 4) A method for extending a tracking range of a PLL circuit, comprising dividing pi from 2 pi into a fourth region.

제4항에 있어서, 상기 제2영역 및 제3영역은 트래킹범위인 것을 특징으로 하는 PLL회로의 트래킹범위확장방법.5. The method of claim 4, wherein the second region and the third region are tracking ranges.

입력신호의 주파수(f₁)와 VCO(Voltage Controlled Oscillator) 출력신호의 주파수(f₂) 간의 차를 검출하여 주파수고정을 위한 트래킹을 수행하는 PLL회로의 트래킹범위확장장치에 있어서, 상기 VCO출력신호 주파수(f₂)를 입력받아 각 주기를 불균등한 크기의 일정개 영역으로 분할하고, 상기 입력신호 주파수(f₁)를 입력받아 주파수(f₁)의 상승에지가 상기 불균등한 크기의 일정개 영역 중 트래킹범위에 해당하는 영역에 존재할 때, 상기 입력신호 주파수(f₁)와 VCO출력신호 주파수(f₂)간의 주파수차를 검출하여 출력하는 주파수검출부; 및 상기 주파수검출부에서 검출된 주파수차에 대한 신호를 입력받아 주파수를 가변시켜 상기 주파수검출부로 출력하는 VCO를 구비하는 PLL회로의 트래킹범위확장장치.Frequency of the input signal (f ₁₎ and a VCO (Voltage Controlled Oscillator) in the tracking range extension of the PLL circuit device, which detects the difference between the output frequency of the signal (f ₂₎ to perform the tracking for the frequencies fixed, the VCO output signal frequency land constant of the unequal sizes accepted receives the (f ₂₎ is divided into predetermined areas of unequal size for each cycle, and input the input signal frequency (f ₁₎ on the rise of the frequency (f ₁₎ areas A frequency detector for detecting and outputting a frequency difference between the input signal frequency f ₁ and the VCO output signal frequency f ₂ when present in a region corresponding to a tracking range of the control unit; And a VCO which receives a signal for the frequency difference detected by the frequency detector and changes the frequency to output the signal to the frequency detector.

제6항에 있어서, 상기 주파수검출부는 상기 VCO출력신호 주파수(f₂)의 각 주기를 불균등한 크기의 일정개 영역으로 분할함에 있어서, 상승에지에 인접한 영역 보다 상승에지에서 먼 영역을 크게 분할하는 것을 특징으로 하는 PLL회로의 트래킹범위확장장치.The method of claim 6, wherein the frequency detector divides each period of the VCO output signal frequency f ₂ into a predetermined area having an uneven size, and divides the area farther from the rising edge than the area adjacent to the rising edge. A tracking range expansion device for a PLL circuit.

제6항 또는 제7항에 있어서, 상기 트래킹범위는 상기 불균등한 크기의 일정개 영역 중 상승에지에서 먼 영역에 포함되는 것을 특징으로 하는 PLL회로의 트래킹범위확장장치.8. The tracking range expansion apparatus of claim 6 or 7, wherein the tracking range is included in a region far from a rising edge of the constant region of the uneven size.

제7항에 있어서, 상기 VCO출력신호 주파수(f₂)의 각 주기에서 0부터 π/4까지를 제1영역, π/4부터 π까지를 제2영역, π부터 (7/4)π까지를 제3영역, (7/4)π부터 2π까지를 제4영역으로 분할하는 것을 특징으로 하는 PLL회로의 트래킹범위확장장치.The method of claim 7, wherein in each period of the VCO output signal frequency f ₂ , 0 to π / 4 in a first region, π / 4 to π in a second region, and π to (7/4) π Is a third region, and (7/4) π to 2π are divided into a fourth region.

제9항에 있어서, 상기 제2영역 및 제3영역은 트래킹범위인 것을 특징으로 하는 PLL회로의 트래킹범위확장장치.10. The apparatus of claim 9, wherein the second region and the third region are tracking ranges.