KR0157152B1 - 확장 구조를 갖는 에이티엠 계층 기능 처리 장치 - Google Patents

확장 구조를 갖는 에이티엠 계층 기능 처리 장치

Info

Publication number
KR0157152B1
KR0157152B1 KR1019950055869A KR19950055869A KR0157152B1 KR 0157152 B1 KR0157152 B1 KR 0157152B1 KR 1019950055869 A KR1019950055869 A KR 1019950055869A KR 19950055869 A KR19950055869 A KR 19950055869A KR 0157152 B1 KR0157152 B1 KR 0157152B1
Authority
KR
South Korea
Prior art keywords
cell
buffer
output
signal
input
Prior art date
Application number
KR1019950055869A
Other languages
English (en)
Other versions
KR970056414A (ko
Inventor
손승원
도윤미
김종오
Original Assignee
양승택
한국전자통신연구원
이준
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원, 이준, 한국전기통신공사 filed Critical 양승택
Priority to KR1019950055869A priority Critical patent/KR0157152B1/ko
Priority to JP32178196A priority patent/JP2837660B2/ja
Priority to US08/761,498 priority patent/US5812550A/en
Publication of KR970056414A publication Critical patent/KR970056414A/ko
Application granted granted Critical
Publication of KR0157152B1 publication Critical patent/KR0157152B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5651—Priority, marking, classes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5638—Services, e.g. multimedia, GOS, QOS
    • H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
    • H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
    • H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 ATM 셀 단위로 ATM 프로토콜을 처리하는 ATM 계층 기능 처리 장치에 관한 것으로서, 가입자측 물리계층의 입력 신호에서 셀 전송 가능 신호를 받으면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하고, 셀 인터럽트와 추출된 플래그를 이용하여 스케듈링 알고리즘에 따라 다중화 동작을 수행하는 ATM 계층 수신셀 처리수단(10); 마이크로프로세서로 부터 전달된 데이타로 부터 셀을 형성하여 버퍼에 저장함과 동시에 셀 인터럽트를 발생하며, 다중화기를 제어하고 상태를 전달받는 프로세서 인터페이스 수단(30); 도착하는 셀을 저장하는 셀 버퍼와 출력될 창구와 접속하는 출력 셀 버퍼 및 연결 테이블과, 연결 테이블을 룩업하여 해당 라우팅 값과 매치 신호가 연결 테이블에서 출력되면 출력창구 식별자의 값에 따라 입력셀의 셀라우팅을 수행하고, 적절한 출력 창구 식별자 값에 따라 필드 할당에 따라 각 물리링크에 접속된 망측 물리계층 기능 처리부(50)로 출력셀을 라우팅, 브로드캐스팅 및 선택적 브로드 캐스팅을 담당하는 ATM 계층 송신셀 처리 수단(20); 및 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리 수단(20) 사이에서 프로세서 인테페이스 수단(30)의 제어 신호에 따라 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리 수단(20)을 독립적으로 각 물리링크에 접속된 망측 및 가입자측 물리계층 기능 처리부(50)에 접속할 수 있게 동작하는 기능 모드 처리 수단(40)을 구비하여 입력되는 셀에서 셀 단위로 가상채널/가상경로 별로 필요한 정보를 도출하고 이를 이용하여 ATM 프로토콜을 처리하고, 사용되는 시스템의 위치와 기능의 구현규모에 따라 본 발명을 물리적으로 단순히 연결함으로 기능과 규모의 확장이 가능한 효과가 있다.

Description

확장 구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치
제1도는 본 발명에 따른 ATM 계층 기능 처리 장치의 개략적 동작 흐름도.
제2도는 본 발명에 따른 ATM 계층 기능 처리 장치의 일실시예 블럭 구성도.
제3도는 본 발명에 따른 ATM 계층 기능 처리 장치의 기능 모드별 접속 설명도.
제4도는 본 발명에 따른 ATM 계층 수신 셀 처리부의 일실시예 블럭 구성도.
제5도는 본 발명에 따른 ATM 계층 수신 셀 처리부의 상태 천이도.
제6도는 본 발명에 따른 프로세스 인터페이스부의 일실시예 블럭 구성도.
제7도는 본 발명에 따른 ATM 계층 송신 셀 처리부의 일실시예 블럭 구성도.
제8도는 본 발명에 따른 ATM 계층 송신 셀 처리부의 연결테이블 구조도.
제9도는 본 발명에 따른 ATM 계층 송신 셀 처리부의 상태 천이도.
* 도면의 주요부분에 대한 부호의 설명
10 : ATM 계층 수신 셀 처리부 20 : ATM 계층 송신 셀 처리부
30 : 프로세서 인터페이스부 40 : 기능모드 처리부
본 발명은 ATM 셀 단위로 ATM 프로토콜을 처리하는 ATM 계층 기능 처리 장치에 관한 것으로, 특히, 사용되어지는 시스템의 위치와 기능의 구현 규모에 따라 ATM 계층 기능 처리 장치를 물리적으로 단순히 연결함으로 기능과 규모의 확장이 가능하도록 설계된 확장구조를 갖는 ATM 계층 기능 처리 장치에 관한 것이다.
오늘날 통신망 분야의 기술발전은 전화, 데이타 등 기존의 서비스를 통합하여 제공함은 물론 나아가 데이타 통신에서 CATV(Conno Antenna TeleVision), HDTV(Hihg Definition TeleVision) 등 넓은 대역폭을 요구하는 다양한 서비스를 단일 인터페이스로 제공할 수 있는 광대역 종합 정보 통신망(B-ISDN)의 도입을 가능하게 하였다. B-ISDN은 비동기식 정보 전달 모드인 ATM(Asynchronous Transfer Mode)을 사용하여 정보를 전달하므로 패킷화를 이용한 정보의 실시간 정보 전달과 협대역 및 광대역의 고속 서비스까지도 지원이 가능하다.
B-ISDN의 모든 정보는 가상경로(VP)/가상채널(VC)이라는 가상연결을 통해 정보의 기본 단위인 패킷회된 셀(cell)형태로 전달된다.
여기서, ATM 셀은 GFC(General Flow Control), VPI/VCI(Virtual Path Identifier), PTI(Payload Type Identifier), CLP(Cell Loss Priority) 필드로 구성된 ATM 헤더와 상위계층의 정보인 PDU(Protocol Data Unit) 즉, 페이로드(Payload)로 구성된다.
B-ISDN을 지원하는 ATM 프로토콜은 가상경로/가상채널 단위로 서비스 데이타를 송수신하게 되는데 이러한 정보 전달에서 가상경로/가상채널을 구분하는 정보인 VPI/VCI의 처리는 특히 중요하다. 또한, 사용자가 요구하는 서비스 품질과 유연한 대역폭을 제공하기 위하여 B-ISDN 망 장치는 사용자 정보 셀의 헤더 정보에서 가상연결에 관련된 정보를 찾아내고 이를 이용하게 된다. 특히 입력되는 셀에서 가상채널/가상경로 별로 필요한 정보를 도출하고 이를 이용하여 ATM프로토콜을 처리하는 기능은 ATM 계층의 고유 기능으로서 ITU-T의 관련 권고에 따라 규정되어진다.
B-ISDN의 환경하에서는 종래의 STM 방식에 근거를 둔 TDM(Time Division Multiplexing) 방식의 다중화와는 전혀 다른 방식의 ATM 방식에 적합한 다중화 기법이 요구되며, ATM 방식의 다중화는 연속적인 특성의 트래픽 뿐만 아니라 버어스트 특성을 가지는 트래픽을 유연하게 처리하여야 함으로 통계적 방식에 기초한 다중화기법을 채택하고 있다.
종래에 개발된 ATM 다중화 방식은 프로세싱 노드를 두고서 연속으로 빈 슬롯을 발생함으로 프로세싱 노드에 인접한 선로가 보다 많은 슬롯을 차지함으로 인해 셀 전송의 공평성에 문제가 발생하며, 스위치 구조를 채택함으로서 구현이 용이하지 않다는 문제점이 있었다.
따라서, 본 발명은 종래의 문제점을 보완하여 셀의 손실율을 낮게 유지하명서 신호 및 유지보수 셀에 최우선 순위를 부여하여 우선 순위에 따라 셀을 다중화 하여 전송할 뿐만아니라, 각 입력 포트에서 전달된 셀에 포트 인식자를 삽입하여 다중화를 먼저 수행할 경우 서로 다른 포트에서 전달된 신호 및 유지보수 셀을 구별할 수 있도록 하였다.
한편, ATM 계층 기능에서 여러 개의 연결정보를 가지는 셀에 대한 VPI/VCI 변환, 셀 라우팅, ATM 계층이 F4, F5 OAM 셀 구분 및 루우프백 기능 제공, 트래픽 모니터링 등을 수행하기 위해서는 여러개의 연결정보 중 입력된 셀의 헤더에 포함된 연결 정보를 찾을 수 있어야 한다.
또한 셀의 라우팅을 위한 출력창고 식별자, 변환을 위한 변환 VPI/VCI, 트래픽 처리를 위한 협상 트래픽 정보와 같이 한 연결에 대한 정보가 동시에 여러 개가 관리되어야 한다. 이러한, 연결정보의 관리는 대체로 RAM을 연결 테이블로 이용하여, 입력된 가상연결/가상채널이 연결 테이블에 존재하는 지를 탐색하고 필요한 해당 출력값을 찾아오게 되는데, 입력값을 연결 테이블에 저장할 때에는 탐색이 용이한 방법으로 저장하여야 탐색시간을 효율적으로 최소화할 수 있다.
이와 같은 입력값의 저장 및 탐색을 한 종래의 방법에는 링크드리스트(linked list) 및 소프트웨어 알고리즘을 이용하는 방법이 있다. 그 예로는 데이타베이스의 구축 및 액세스, 라우터에서 입력 어드레스에 대한 출력 어드레스 매핑, 스위치에서 라우터 기능이 있다. 그러나, ATM 망에서 여러 개의 연결정보가 저장된 연결 테이블을 도착한 셀에 대하여 한 셀타임 내에 전체를 탐색하여야 하므로 고 속의 탐색기능이 필요하고, 임의의 순간에 연결 테이블에 연결을 기록하거나 삭제하는 연결 제어는 셀흐름에 영향을 주지않고 수행되어야 한다.
따라서, 종래의 저장, 탐색 방법으로 연결정보의 관리가 셀시간으로 수행되기 어렵다. 따라서, 본 발명에서는 연결정보의 탐색이 한 셀타임 이내에 가능하도록 동작하는 CAM(Content Addressable Memory, 이하, '연결 테이블'이라 함)을 연결 테이블로 이용하여 ATM 에서 53옥텟(바이트)길이의 셀헤더 내에 VPI/VCI 형태로 전달되는 24 비트 길이의 연결 관련 정보를 연결 테이블에 기록 또는 삭제하여 저장 엔트리의 개수에 상관없이 관련 데이타 탐색을 하나의 사이클 동안에 수행함으로써 탐색 시간을 최소화시킨다.
또한, ATM 헤더에 대한 특징 및 부가적인 정보를 함께 탐색하도록 연결 테이블을 이용하여 수신하는 셀의 손셀없이 셀시간으로 헤더를 처리하도록 한다. 여기서, 제공하려는 서비스에 해당하지 않는 셀은 폐기하고 제공하려는 서비스의 셀에 대하여 VPI/VCI 변환 및 OAM 셀 또는 신호 셀, 사용자 셀임을 구분하여 해당 창구로 라우팅 하도록 구성하였다.
따라서, 본 발명은 ATM 프로토콜 기준 모델에 기초한 ATM 계층의 기능에서 망장치의 위치와 상관없이 늘 제공되어야 할 기능에 해당하는 가상채널 및 가상경로별 ATM 셀을 입력상태에 따라 다중화하는 기능, 연결정보에 대한 테이블 관리, ATM 연결 설정/해제, 셀라우팅, ATM 계층의 F4, F5 OAM 셀의 구분 및 루우프백 기능 제공, 트래픽 모니터링 등의 기능과, 물리계층의 선로 종류 및 전송방식의 차이에 적응하는 ATM 계층과 물리계층간의 표준 접속 규경을 제공하는 등, ATM 계층의 프로토콜 처리 기능을 제공하는 ATM 계층기능 처리 장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은 가입자측 물리계층의 입력신호에서 셀 전송 가능 신호를 받으면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하고, 셀 이터럽트와 추출된 플래그를 이용하여 스케듈링 알고리즘에 따라 다중화 동작을 수행하는 ATM 계층 수셀셀 처리수단; 마이크로프로세서로 부터 전달된 데이타로 부터 셀을 형성하여 버퍼에 저장함과 동시에 셀 인터럽트를 발생하며, 다중화기를 제어하고 상태를 전달받는 프로세서 인터페이스 수단; 도착하는 셀을 저장하는 셀 버퍼와 출력될 창구와 접속하는 출력 셀 버퍼 및 연결 테이블과, 연결 테이블을 룩업하여 해당 라우팅 값과 매치 신호가 연결 테이블에서 출력되면 출력창구 식별자의 값에 따라 입력셀의 셀라우팅을 수행하고, 적절한 출력 창구 식별자 값에 따라 필드 할당에 따라 각 물리링크에 접속된 망측 물리계층 기능 처리부로 출력셀을 라우팅, 브로드캐스팅 및 선택적 브로드 캐스팅을 담당하는 ATM 계층 송신셀 처리 수단; 및 상기 ATM 계층 수신셀 처리 수단과 ATM 계층 송신셀 처리 수단 사이에서 프로세서 인터페이스 수단의 제어 신호에 따라 상기 ATM 계층 수신셀 처리수단과 ATM 계층 송신셀처리 수단을 독립적으로 각 물리링크에 접속된 망측 및 가입자층 물리계층 기능 처리부에 접속할 수 있게 동작하는 기능 모드 처리 수단을 구비하는 것을 특징으로 한다.
먼저 본 발명의 특징을 살펴보면, 본 발명은 B-ISDN에서 어떠한 시스템에서도 공용 사용 가능하도록 모듈화한 1X8의 다중화/역다중화 및 라우팅 기능을 수행하며, 모듈화 설계 개념을 통해 국제 및 국내의 표준화 과정에 따라 변동하는 ATM 계층 관리 기능의 수정, 확장 및 개선이 가능하도록 하여 전체 시스템의 변화를 방지할 수 있다. 또한, 베이직 셀(basic-cell)이라는 개념을 도입하여 ATM 계층 기능 처리 장치의 단순한 접속(cascading)에 의하여 스위칭 소자로 사용가능하도록 하는 등 확장성을 제고하여 설계하였다.
본 발명의 확장 구조를 갖는 ATM 계층 기능 처리 장치가 제공하는 주요 기능은 다음과 같다.
우선 ATM 상위 계층 서비스를 제공하기 위한 ATM 셀의 경로 제공 목적으로 서비스 요구가 있을 때 호 제어 및 신호 엔터티간의 협상으로 연결관련 정보가 정해진다. 이 정보는 ATM 계층 관리 엔터티가 ATM 계층 기능 처리 장치로 제어명령을 전달하고, ATM 계층 기능 처리 장치는 이 명령에 따라 연결 테이블(ATM 의 연결 테이블로 여러 가지 방법을 사용할 수 있으나, 본 발명에서는 LANCAM을 사용함)에 정보를 쓰기함으로 ATM 연결을 설정 및 해제한다. 이와 같은 과정을 거쳐 피어-투-피어(peer-to-peer) 및 링크-바이-링크(link-by-link)간의 ATM 연결이 이루어진 후 해당 서비스 정보들이 상위 계층 및 ATM 계층과 물리 계층간에 송수신되면서 서비스가 제공되게 된다.
또한, 여러 물리계층(최대 8회선)에서 ATM 계층 기능 처리 장치에 도착하는 셀을 효율적으로 다중화하여 다중화 효율의 향상은 물론 셀 처리 성능을 향상하기 위하여 일단 도착한 셀을 먼저 셀 버퍼에 저장하고, 버퍼의 용량, 버퍼에 저장된 셀의 수, 셀 퍼버 오버플로우 유무, 가상연결간의 우선순위, OAM 및 신호 셀 유무 등의 자원을 이용하여 우선 입력셀 우선 서비스 원칙(FCFS, Firt come First Service) 및 동일 우선순위 셀간이 평등성 보장 원칙(Fairness)에 따라 다중화 순서를 결정하고, 이에 따라 해당 셀을 출력 창구로 접속하는 방식으로 다중화한다.
또한, 다중화되어 입력되는 ATM 셀에 대하여 역다중화 및 라우팅 기능을 제공하게 되는데, 먼저 도착하는 셀에서 헤더를 추출하고 헤더정보에 있는 VPI/VCI 정보를 이용하여 연결 테이블을 룩업 (LOOKUP) 하게 된다. 이때 필요한 해당 라우팅값이 연결 테이블에서 출력되면 이 값을 사용하여 연결 설정이 되어 있지 않는 셀은 폐기하고, 연결 설정된 셀은 라우팅 값에 따라 해당하는 선로를 통해 출력하여 역다중화 기능을 제공한다. 역다중화 기능은 점대점 연결(point-to-point connection) 대한 라우팅 동작의 지원 뿐만아니라 방송 및 분배 서비스의 지원, 다중 연결(multicast connection)과 다자간 통화 기능(point-to-multipoint connetion)의 지원을 위하여 적절한 역다중화 동작을 수행하도록 설계되었다.
또한, 동일한 가상채널에 대해서 망측 접속을 위한 VPI/VCI 값과 가입자측 접속을 위한 VPI/VCI 값이 다를 때 이 가상채널을 통해 서비스되는 ATM 셀에서 이들 두 VPI/VCI 값 간을 변환하는 VPI/VCI 변환 기능이 요구되어지는데, 이는 역다중화 동작에서 연결 테이블을 룩업하는 과정에서 변환값을 검색하여 이용하게 된다.
또한, 본 발명은 광대역 액세스 망을 구성하는 액세스 망 장치에 사용하여 다중화 및 집선 기능을 수행훌 수 있을 뿐만아니라 나아가 ATM 계층 수신셀 처리부와 ATM 계층 송신셀 처리부를 분리하여 사용하면 광대역 단말의 B-ISDN 접속 카드용으로도 사용가능하도록 설계되었으며, 기능별 모듈화된 형태의 구조를 갖음에 따라 향후 권고안의 기능 추가와 다른 요구 사항의 출현시 쉽게 적응할 수 있으며, 물리적인 직렬 접속만으로 교환 기능을 제공하도록 구성함으로써 기본적은 ATM 계층 프로토콜 처리 기능을 포함하여 추후 서비스 수용을 위항 서비스 교환기 구성에 사용될 수 있도록 하였다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
제1도는 본 발명에 따른 ATM 계층 기능 처리 장치의 개략적인 동작 흐름도를 나타낸다.
먼저 버퍼, 레지스터, CAM 등의 자원을 초기화하고, 이러서 소프트웨어로 구현된 기능에 의하여 기능 모드(종단노드, 중간노드, 다중노드)의 세팅에 의해서 장착된 시스템에 적합한 기능 모드로 동작모드를 결정하고, 이어서 물리계층 및 상위계층과 접속에 요구되는 포트수(최대 8) 및 인터페이스 방식(Reiceve Ready 방식, ATM Forum에서 제안한 Utopia Interface 방식, PMC Sierra사에서 제안하는 PMC Interface 방식)을 결정함으로써, 동작 준비를 완료시킨다(1).
이어서 영구 채널로 미리 정해진 가상경로/가상채널(신호기능에 의하여 설정된 연결이 있으면 해당 가상채널/가상경로)이 제공하는 ATM 연결 정보를 본 장치의 동작에 의하여 ATM 연결 테이블에 기록한다(2).
일련의 처리가 끝나면, 입력되는 셀의 유무를 확인하고(3), 셀의 입력이 요청되면 입력단에서 셀의 셀 동기 신호 및 셀 유효 신호에 의하여 ATM 셀이 도착하면 그 셀에 해당하는 연결 식별자(VPI/VCI)가 있는지를 확인하고(4), 해당 연결이 없으면 그 셀을 폐기하고(5), 있으면 기능 모드에따라 해당 모드에서의 프로토콜 처리를 행하여 다음단으로 전송을 한다(6,7).
이때 각 기능 모드에서의 동작은 본 발명의 기능 블럭별 설명에서 상세히 기술한다.
제2도는 본 발명에 따른 ATM 계층 기능 처리 장치의 일실시예 블럭 구성도로서, 도면에서 10은 ATM 계층 수셀셀 처리부, 20은 ATM 계층 송신셀 처리부, 30은 프로세서 인터페이스부, 40은 기능모드 처리부, 50은 물리계층 기능 처리부, 60은 시스템 제어 프로세스 기능부를 각각 나타낸다.
ATM 계층 기능 처리 장치는 핵심 기능인 다중화/역다중화 및 ATM 계층 프로토콜 기능을 담당하는 ATM 계층 수신셀 처리부(10) 및 ATM 계층 송신셀 처리부(20)와, 이들 두 기능부를 지원하는 기능부로서 시스템 제어 프로세서 기능부(60)와 접속 기능을 제공하는 프로세서 인터페이스부(30)와, ATM 계층 수신셀 처리부(10) 및 ATM 계층 송신셀 처리부(20)를 각각 독립적으로 혹은 연속적으로 사용할 수 있도록 기능 모드에 따른 접속 기능을 제공하는 기능 모드 처리부(40)를 포함하여 크게 4개의 기능 처리부로 구성된다.
본 발명은 제3도에 나타난 바와 같이 세가지 기능 모드로 동작 할 수 있어서, B-ISDN 망에서 중간 노드에 해당하는 B-NT(Broadband Network Terminator), AN(Access Node) 등에 사용되어 ATM 계층의 프로토콜 처리 기능 및 라우팅 기능을 제공할 경우에는 ATM 계층 수신셀 처리부(10)와 ATM 계층 송신셀 처리부(20)가 연동하여 동작하는 중간 노드 모드(Intermediate Node Mode)로 세팅하고, MUX(Multiplexer) 및 CON(Concetrator)등에 사용되어 다중화/역다중화 동작 및 집선 기능을 제공할 경우에는 ATM 계층 수신셀 처리부(10)와 ATM 계층 송신셀 처리부(20)가 독립적으로 물리 계층 기능 처리부(50)와 접속되어 동작하는 다중 노드 모드(Multiplexing Node Mode)로 세팅하고, B-ISDN 망에서 가입자측 종단 장치인 B-TA(Broadband Terminal Adaptor), B-TE(Broadband Terminal Equipment)등에 사용되어 ATM 계층 프로토콜에서 망 액세스를 위한 ATM 계층 기능을 제공할 경우에는 ATM 계층 수신셀처리부(10)와 ATM 계층 송신셀 처리부(20)가 각각 독립적으로 상위 계층 기능 처리부와 접속되어 동작하는 종단 시스템 모드(End System Mode)로 세팅한다.
ATM 계층 수신셀 처리부(10)는 최대 8개 포트의 물리계층 기능처리부(50)와 접속되어 물리계층 기능 처리부(50)에서 입력되는 정보를 다중화하여 기능모드 처리부(40)로 전달하는 역할을 한다. ATM 계층 수신셀 처리부(10)는 크게 입력자원 처리기(11)와 ATM 수신셀 처리기(12)로 구성되며, 입력자원 처리기(11)는 물리계층 기능 처리부(50)와의 접속을 담당하여, 접속에 요구되는 버퍼의 크기에 따른 접속능력, 물리계층 기능 처리부(50)의 동작 속도에 적은 및 물리계층 기능 처리부(50)와의 인터페이스 방식(본 발명이 입력자원 처리기(11)는 Reiceve Teady 방식, ATM Forum에서 제안한 Utopia Interface 방식을 선택적으로 지원 가능함)에 적응성을 보장하는 기능을 제공한다. 즉, 인터페이스 방식에 다른 입력 인터페이스 신호(1-a)에 동기된 셀을 53 바이트 단위로 수신하여 입력자원 처리기(11)에 있는 각 입력포트별로 독립된 버퍼(선로당 1개씩의 FIFO)에 저장하고, 버퍼에 저장된 셀의 수량 및 버퍼의 상태를 수시로 프로세서 인터페이스부(30)로 보고한다.
ATM 수신셀 처리기(12)는 최대 8포트에서 입력된 서비스 정보의 셀을 입력자원 처리기(11)와 프로세서 인터페이스부(30)에서 수신한 버퍼의 상태 정보, 우선순위 정보 및 스케듈링 알고리즘에 따라 다중화하는 동작을 제공하며 다중화된 셀은 순서에 따라 기능모드 처리부(40)로 전달하는 기능을 제공한다.
ATM 계층 송신셀 처리부(20)는 기능모드 처리부(40)에서 입력된 ATM 셀에 대하여 헤더 정보를 추출하고, 이 정보를 이용한 연결 테이블 검색 동작을 통하여 라우팅 포트 넘버, 변화 VPI/VCI 값, 연결 설정 유무 및 멀티캐스팅 연결 여부에 관한 데이타를 추출하고, 이 데이타를 이용하여 입력 셀을 해당하는 물리계층 기능 처리부(50)로 전달하는 역다중화 동작을 제공한다.
ATM 계층 송신셀 처리부(20)는 크게 ATM 송신셀 처리기(21)와 출력자원 처리기(22)로 구성되며, ATM 송신셀 처리기(21)는 기능모드 처리부(40)에서 수신한 셀을 해당되는 포트의 물리계층 기능 처리부(50)로 전달하기 위한 셀 처리 동작과 역다중화 정보를 생성하는 역할을 하며, 출력자원 처리기(22)는 ATM 송신셀 처리기(21)에서 전달받은 역다중화 정보를 이용하여 ATM 셀을 해당하는 물리계층 기능처리부(50)에 접속하는 기능을 담당하여, 접속에 요구되는 버퍼의 크기에 따른 접속 능력, 물리계층 기능 처리부(50)의 동작 속도에 적응 및 물리계층 기능처리부(50)와의 인터페이스 방식(본 발명의 출력자원 처리기(22)는 Reiceve Ready 방식, ATM Forum에서 제안한 Utopia Interface 방식을 선택적으로 지원 가능함)에 적응성을 보장하는 기능을 제공한다. 즉 인터페이스 방식에 따른 출력 인터페이스 신호(2-c)에 동기된 셀을 53바이트 단위로 물리계층 기능 처리부(50)내에 있는 입력 버퍼에 상태를 감안하여 송신한다.
이때 ATM 송신셀 처리기(22)는 입력된 서비스 정보의 셀에 대한 정보를 프로세서 인터페이스부(30)로 부터 수신하여 연결 테이블에 기록한 후 이 정보를 검색의 표준 정보로 이용한다. 또한, 출력자원 처리기(22)는 프로세서 인터페이스부(30)로 부터 점대점 연결(Point-to-Point connection), 점대다중점 연결(Point-to-Multipoint connection) 및 멀티캐스팅에 관한 정보를 입수하여 셀 라우팅동작에 참고한다.
프로세서 인터페이스부(30)는 CPU상에 소프트웨어로 구현된 시스템 제어 프로세서 기능부(60) 간의 프로세서/하드웨어간 접속을 제공하는 기능 처리부로써, 소프트웨어상의 신호 기능에 의하여 제공되는 ATM 연결 정보를 전달받아 본 장치의 동작에 필요한 정보(연결 설정된 가상경로/가상채널별 연결 유형, 변환 정보, 라우팅 포트 넘버, 다중화 우선순위, 망의 과부하 여부정보 등)로 가공하고 이를 다중화 처리를 담당하는 기능부와 ATM 연결 테이블에 기록을 담당하는 기능부로 전달하는 역할을 한다.
또한, 입력 및 출력 버퍼의 상태 정보와 본 발명의 상태 정보를 수시로 보고받아 다중화/역다중화 동작을 제어하는 정보로 만들어 본 발명을 통제하는 기능도 수행한다.
이러한 프로세서 인터페이스부(30)의 동작을 살펴보면, 시스템 제어 프로세서 기능부(60)에서 칩 셀렉터가 어써트(assert)되면 어드레스 디코더는 마이크로 프로세서에서 전달된 어드레스를 해석하여 선택된 해당 레지스터, 버퍼 및 연결 테이블 셀렉터 신호를 상태 및 제어 레지스터와 버퍼 제어 로직 및 연결테이블 접속 로직으로 전달하며, 상기 상태 및 제어 레지스터는 프로세서에서 수신한 데이타를 레지스터 셀렉터에 동기하여 해당 레지스터에 쓰면서 각 입력 버퍼를 리셋하거나 풀 플래그를 마이크로프로세서에 전달하여 해당 버퍼의 상태임을 알려주고, 출력 창구 식별자 값의 필드 할당에 따라 셀의 점대점 라우팅, 브로드캐스팅 및 선택적 브로드캐스팅등 제어정보를 제공한다. 연결테이블 접속 로직은 프로세서에서 수신한 연결제어 및 ATM 헤더변환과 라우팅에 대한 제어 데이타를 연결 테이블 실렉터에 동기하여 해당 연결테이블에 쓰거나 읽는 동작을 한다.
기능모드 처리부(40)는 시스템 제어 프로세서 기능부(60)로 부터 수신한 데이타에 따라 프로세서 인터페이스부(30)에서 모드 선택 신호(4-c)를 받아 ATM 계층 수신셀 처리부(10) 및 ATM 계층 송신셀 처리부(20)를 각각 연속적(중간 노드 모드)으로 혹은 독립적(다중 노드모드, 종단 노드 모드)으로 사용할 수 있도록 ATM 계층 수신셀 처리부(10)와 ATM 계층 송신셀 처리부(20)를 직접 연결하거나, 독립적으로 망측 및 가입자측 물리계층 기능 처리부(50) 및 상위계층 기능 처리부에 접속시킨다.
모드 선택 신호(4-c)가 중간 노드 모드이면 제3(a)도와 같이 기능 모드 처리부(40)에서 a 지점과 b 지점이 접속되어 (1-c) 신호와 (2-a) 신호가 직접 연결되어 ATM 계층 수신셀 처리부(10)와 ATM 계층 송신셀 처리부(20)가 연동하여 동작한다.
모드 선택 신호(4-c)가 다중 노드 모드의 경우 제3(b)도와 같이 기능 모드 처리부(40)에서 a 지점과 d 지점이 접속되고, 또한, b 지점과 c 지점이 접속되어 (1-c)신호와 (4-a) 신호가, (2-a) 신호와 (4-b) 신호가 직접 연결되어 ATM 계층 수신셀 처리부(10)와 물리계층 기능 처리부(50)가 연동하여 동작한다.
모드 선택 신호(4-c)가 종단 노드 모드의 경우 제3(c)도와 같이 기능 모드 처리부(40)에서 a 지점과 f 지점이 접속되고, b지점과 e지점이 접속되어 (1-c)신호와 (4-a)신호가, (2-a)신호와 (4-b)신호가 직접 연결되어 ATM 계층 수신셀 처리부(10)와 상위계층 기능 처리부가 연동하여 동작한다.
제4도는 본 발명에 다른 ATM 계층 수신셀 처리부(10)의 블럭구성도를 나타낸다.
ATM 계층 수신셀 처리부(10)는 최대 8개 포트의 물리계층 기능 처리부(50)로 부터 입력되는 정보를 다중화하여 기능 모드 처리부(40)로 전달하는 ATM 셀 다중화기로써, 물리계층과 접속에 요구되는 버퍼의 크기에 따른 접속능력, 동작 속도에 적응 및 인터페이스 방식에 적응성을 보장하며, 수신한 버퍼의 상태 정보, 우선순위 정보 및 스케듈링 알로리즘에 다라 다중화하는 동작을 제공한다.
도면에 도시된 바와 같이 본 발명에 다른 ATM 계층 수신셀 처리부(10)는최대 8개 포트의 물리계층 기능 처리부(50)와 접속되어 가입자측 물리계층의 다수의 입력 포트로 부터 셀 전송 가능, 셀 스타트, 셀 읽기 클럭을 수신하면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하여 출력하고, 셀 계수 클럭에 의해 수신 셀을 계수하여 버퍼 상태를 출력하고, 버퍼 읽기 신호에 의해 설 데이타를 출력하는 입력 자원 처리기(11), 상기 프로세서 인터페이스부(30)에서 신호 및 유지보수셀이 있음을 알리는 셀 인터럽트와 상기 입력 자원 처리기(11)의 입력된 플래그에 의해 다수의 버퍼중에서 우선 순위에 다라 버퍼를 선택 할 수 있는 버퍼 선택 신호를 출력하는 스케듈링 제어 회로(121); 및 상기 스케듈링 제어 회로(121)의 버퍼 선택 신호에 따라 상기 입력자원 처리기(11) 및 프로세서 인터페이스부(30)에 존재하는 버퍼를 버퍼읽기 신호로 제어하면서 선택된 하나의 버퍼로 부터 출력된 버퍼 출력 데이타 및 프로세서 출력 셀 대이타를 수신한 뒤 각 입력포트마다 유일값으로 할당된 포트 인식자를 삽입하여 바이트 클럭, 셀 인에블, 셀 싱크에 동기하여 출력포트로 출력하고, 상기 프로세서 인터페이스부(30)에서 전달된 프로세서 데이타로 부터 신호 및 유지 보수셀을 구성하여 버퍼에 저장하고, 제어 및 상태 레지스터를 구성하여 상태 보고 신호를 상기 프로세서 인터페이스부(30)에 출력하는 셀 출력 처리회로(122)를 구비한 것을 특징으로 한다.
상기와 같이 구성되는 ATM 계응 수신셀 처리부(10)의 동작을 살펴보면, 상기 각각의 구성요소는 시스템 클럭을 수신하여 동작하며, 구성 요소가 프로세서 인터페이스부(30)와 동작할 경우에는 프로세서에서 발생된 프로세서 클럭을 수신하여 동작한다.
입력자원 처리기(11)는 다수의 입력 포트(최대 8포트)로 부터 입력 인터페이스 신호(셀전송가능, 셀스타트, 셀읽기클럭)에 동기된 셀을 수신하여 입력되는 셀을 버퍼에 저장함과 동시에 각 8대로 구성된 플래그를 추출하여 스케듈링 제어 회로(121)로 전달하고, 스케듈링 제어회로(121)는 프로세서 인터페이스부(30)에서 신호 및 유지보수 셀이 있음을 알리는 셀 인터럽트와 입력된 플래그에 의해 9개의 버퍼중에서 우선순위에 따라 버퍼를 선택할 수 있는 9개의 버퍼 선택 신호를 스케듈링 제어 회로(121)에서 생성된 셀 클럭에 동기하여 출력한다.
상기의 입력자원 처리기(11)는 상기 스케듈링 제어 회로(121)로 부터 8개의 버퍼 선택 신호를 받으면 스케듈링 제어 회로(121)에서 생성된 셀 계수 클럭에 동기하여 셀수를 계수하여 입력포트에서 전달된 셀의 저장 여부를 판단하며, 셀 출력 처리 회로(122)에서는 상기 버퍼선택 신호에 따라 상기 입력자원 처리기(11) 및 프로세서 인터페이스부(30)에 존재하는 버퍼를 버퍼 읽기 신호로 제어하면서 선택된 하나의 버퍼로 부터 출력된 버퍼 출력 데이타 및 프로세서 출력 셀 데이타를 수신한 뒤 각 입력포트마다 유일값으로 할당된 포트 인식자를 삽입하여 바이트 클럭, 셀 인에블, 셀 싱크에 동기하여 출력포트로 전송한다.
또한, 프로세서서 인터페이스부(30)에서 전달된 프로세서서 데이타로 부터 신호 및 유지 보수셀을 구성하여 버퍼에 저장하고, 제어 및 상태 레지스터를 구성하여 다중화기의 상태를 마이크로프로세서로 보고하고 제아하는 프로세서서 인터페이스부(30)와 접속된다.
물리계층 처리부(50)와의 접속은 사용하는 위치에 맞는 인터페이스 방식에 따라 수신 준비( Reiceve Ready) 방식, PMC Sierra사에서 제안하는 PMC 인터페이스(Interface) 방식, ATM 포럼(Forum)에서 제안한 Utopia 인터페이스(Interface) 방식등 선택적으로 달리 구성할 수 있으며, 본 발명의 설명에서는 PMC 인터페이스(Interface) 방식을 기준으로 하여 동작을 설명한다.
입력자원 처리기(11)는 입력포트로 부터 셀 입력 데이타가 존재함을 알리는 셀 전송 가능(RCA) 신호에 의해 출력된 셀 읽기 클럭에 동기된 셀 스타트를 수신하여 셀 계수기에게 하나의 셀이 수신됨을 알리는 입력 셀수신 로직과 셀 입력 데이타를 저장하기 위한 8개의 버퍼와 상기한 버퍼에 셀 읽기 클럭에 동기된 8개의 셀 입력 데이타를 셀단위로 버퍼에 쓰기 위한 버퍼 쓰기 제어기와, 상기 입력 셀 수신 로직에서 출력한 8개의 카운터 증가 신호와 스케듈링 제어 회로(121)에서 전달받은 셀 계수 클럭과 8개의 버퍼 선택 신호로 부터 버퍼에 존재하는 셀의 수를 계수하여 셀 수 비교기로 전달하는 셀 계수기와 상기 셀 계수기로부터 셀 수를 전달받아 플래그를 추출하는 셀수 비교기를 구비한다.
상기와 같이 구성되는 입력자원 처리기(11)의 동장을 살펴보면, 입력 셀 수신로직은 8개의 입력포트로 부터 하나 이상의 전송할 셀이 존재한다는 셀 전송 가능 신호를 받으면 셀 읽기 클럭을 사용하여 셀 스타트를 수신하며 하나의 셀(1-a)이 완전히 수신된 후 셀 계수기에게 카운터 증가를 알려준다.
버퍼 쓰기 제어기는 셀 읽기 클럭에 동기된 53바이트의 셀 입력 데이타를 수신하여 각 압력포트당 한개씩 존재하는 버퍼에 버퍼 쓰기 신호를 사용하여 저장하며, 셀 수 비교기에서 버퍼가 충만(FF)됨을 알릴 경우 더 이상 셀 입력 데이타(1-a)가 버퍼에 저장되는 것을 막아준다.
셀 계수기는 버퍼가 풀 상태인 경우 계수기의 증감을 막아주며 상기 입력 셀 수신로직으로 부터 카운터 증가를 받으면 카운터가 증가하고, 버퍼 선택 신호(1-e)를 받으면 계수기가 감소하여 셀 수를 결정한다. 상기 결정된 셀수를 입력받은 셀 수 비교기는 버퍼내에 하나 이상의 셀이 존재함을 알리는 NEF(Not Empty Flag)와 셀이 버퍼용량의 2/3 이상을 점유함을 알리는 AFF(Almost Full Flag) 및 버퍼가 충만됨을 알리는 FF(Full Flag) 신호를 발생하여 상기 플래그 중 NEF와 AFF(1-b)는 스케듈링 제어 회로(121)에게 전달되며 FF는 버퍼 쓰기 제어기 및 프로세서 인터페이스부(30)로 전달되어 버퍼가 충만됨을 알린다.
본 발명에 의한 스케듈링 제어 회로(121)는 프로세서 인터페이스부(30)에서 전달된 셀 인터럽트와 입력 자원 처리기(11)에서 전달된 각 8개의 NEF와 AFF(1-b)를 입력으로 하여 우선순위에 따라 9개의 셀 선택 신호를 출력하는 셀선택 및 피드백로직을 구비한다.
또한, 시스템 클럭에 동기되어 연속적으로 53을 카운터하는 53진카운터와 상기 53진 카운터의 카운터 출력으로 부터 30번째 클럭마다 하이로 유지되는 셀 계수 클럭(1-b)을 생성하는 셀 계수 신호 발생기와 53번째 클럭마다 하이로 유지되는 셀클럭을 생성하는 셀 출력 동기 신호 발생기를 구비한다.
상기와 같이 구성되는 스케듈링 제어 회로(121)의 동작을 살펴보면, 프로세서 인터페이스부(30)에서 전체 리셋을 요구하면 셀 선택 및 피드백 로직은 초기 상태로서 버퍼 선택 신호를 디스에이블(disable)함과 동시에 대기 상태(wait)가 되며, 프로세서 인터페이스부(30)이나 입력자원 처리기(11)에서 셀 인터럽트나 플래그를 통해 버퍼에 셀이 존재함을 알려오면 우선 순위 비교기는 상기 셀 선택 및 피드백 로직에서 출력된 버퍼 선택 신호와 셀 인터럽트 및 플래그로 부터 우선 순위를 결정한뒤 셀선택 신호를 출력한다.
현재 출력중인 버퍼는 9개의 버퍼 선택 신호중 인에이블(enable)된 신호에 의해 알 수 있으며, 상기 우선 순위 비교기는 셀 인터럽트를 통해 프로세서 인터페이스부(30)에서 전달된 신호 및 유지보수 셀에 최우선 순위를 부여하며, FF를 발생한 버퍼, NEF를 발생한 버퍼의 순으로 우선 순위를 결정한다.
또한, 스케듈링 동작에 사용되는 클럭을 생성하기 위하여 53진 카운터에서 발생된 카운터 출력은 6비트의 병렬 데이타로 구성되어 53바이트의 주기를 가지고서 되풀이되는 값으로서 셀 계수 신호 발생기의 입력으로 사용되어 53주기를 가지고서 카운터 출력값이 30이 될 때마다 하나의 임펄스 신호인 셀계수 클럭(1-b)을 발생한다.
상기 셀 계수 신호 발생기의 셀 계수 클럭은 입력 자원 처리기(11)의 셀 계수기의 출력(셀수[n])을 시스템 클럭에 동기시키면서 플래그를 고정하며, 셀 출력 동기 신호 발생기의 셀 클럭은 카운터 출력값이 53이 될 때마다 발생된 하나의 임펼스로서, 상기한 버퍼 선택 신호(1-e)를 53바이트의 주기로 동작시키면서, 셀 출력 처리 회로(122)의 셀 싱크 및 셀 인에이블을 53바이트의 셀단위에 동기시켜 동작하도록 한다.
셀 출력 처리 회로(122)는 9개의 버퍼 선택 신호로 부터 인에이블된 1개의 버퍼에 대한 버퍼 읽기 신호를 출력하는 버퍼 읽기 신호를 출력하는 버퍼 읽기 제어기와 상기 버퍼 읽기 제어기의 버퍼 읽기 신호(1-h)에 의해 출력된 버퍼 출력 데이타 및 프로세서 출력 데이타에 포트 인식자를 삽입하고 출력프트로 제어 신호(바이트클럭, 셀인에블, 셀싱크)와 더불어 53바이트의 셀 출력 데이타(1-c)를 전송하는 포트인식자 삽입 로직을 구비한다.
상기 셀 출력 처리 회로(122)의 동작을 살펴보면, 버퍼 읽기 제어기는 버퍼 선택 신호(1-e)로 부터 선택된 버퍼의 셀을 출력하기 위해 53바이트 동안 인에블되는 OE*, REN* 신호를 프리런닝(free running)하는 RCLK 클럭에 동기하여 출력하며, 포트 인식자 삽입 로직은 버퍼에서 출력된 8개의 버퍼 출력 데이타에 포트 인식자를 삽입한다.
포트 인식자란 8개의 입력포트를 구분하기 위해 각 입력 포트당 유일하게 할당된 값을 의미하며 5바이트 구성된 셀헤더의 GFC필드나 HEC필드에 삽입된다. 포트 인식자 삽입 로직은 버퍼 출력 데이타에 포트 인식자를 삽입함과 동시에 출력 포트로 셀 인터페이스 타이밍(바이트클럭, 셀인에블, 셀 싱크)과 더불어 셀 출력 데이타(1-c)를 출력포트로 전송한다.
제5도는 본 발명에 따른 ATM 계층 수신셀 처리부(10)의 상태 천이도를 나타낸다.
전원 온(ON)이나 동작의 임의 순간에 리셋 신호(e)를 수신하면 초기화(a)하게 된다. 그리고, 연결설정이 되어있고 유효셀(f)이 입력되면 스케듈링 상태(b)로 천이하여 각 포트에서 입력되는 셀에 대하여 선입선출(g) 원칙에 따라 입력버퍼에 있는 셀을 8비트씩 셀 단위로 읽어서 출력 버퍼에 저장한다.
출력 버퍼에 저장된 셀정보는 전송 조건이 맞으면 다음 기능블럭으로 전달된다. 순서에 따라 각 입력 버퍼에 있는 셀을 읽다가 우선 순위가 높은 셀(즉 신호 셀 및 OAM셀)이 입력되면(h) 우선순위 셀처리 상태(c)로 천이하게 된다. 우선순위 셀에 대한 출력이 완료되어 더 이상 우선순위 셀이 없으면(i) 다시 스케듈링 상태(b)로 돌아가서 선입선출 원리에 따라 입력 버퍼에 있는 셀을 읽어서 출력 버퍼에 저장한다.
이때 입력에서 AFF를 발생한 버퍼가 있으면(j) 버퍼 풀 처리 상태(d)로 천이하여 AFF가 제거될 때가지 해당 버퍼를 서비스한다. AFF가 없어지면(k) 다시 스케듈링 상태(b)로 돌아가서 선입선출 원리에 따라 다중화 동작을 계속한다. 이때, 버퍼 풀 처리상태(d)에서 전체리셋을 요구하면 다시 초기상태(a)로 천이하게 된다.
제6도는 본 발명에 따른 프로세서 인터페이스부(30)의 블럭 구성도를 나타낸다.
프로세서 인터페이스부(30)는 시스템 제어 프로서세 기능부(60)로 부터 전달된 8비트의 어드레스(3-b)와 칩 셀렉터(3-c)를 이용하여 각 레지스터를 선택하는 레지스터 선택 신호(3-f) 및 버퍼선택 신호(3-g)를 만드는 어드레스 디코더(31)와, 상기 어드레서 디코더(31)로 부터 전달받은 레지스터 선택신호(3-f)를 각 레지스터 선택 신호로 사용하여 프로세서 데이타를 해당 레지스터에 입력한 후 ATM 계층 기능 처리 장치 각 구성 요소를 제어하고, ATM 계층 기능 처리 장치의 동작 상태를 보고하며, 입력 자원 처리기(11)로 부터 풀 플래그(FF)를 전달받아 각 입력 버퍼의 충만 여부를 레지스터값으로 알려주고, 시스템 베어 프로세서 기능부(60)로 부터 연결제어 및 ATM 헤더 변환과 라우팅에 대한 제어 정보를 수신하고, 폐기되는 셀의 값 표시 등을 시스템 제어 프로세서 기능부(60)로 보고하는 상태 및 제어 레지스터(32)와, 상기 어드레스 디코더(31)에서 출력된 버퍼 선택 신호(3-g)로 부터 프로세서 데이타를 버퍼에 저장하면서 53바이트가 입력된 후 신호 및 유지보수 셀이 도착함을 셀 인터럽터를 통하여 ATM 계층 수신셀 처리부(10)의 스케듈링 제어 회로 (121)로 알리는 데이타 버퍼 제어 로직(33)과, 연결 제어 데이타 및 연결 체이블 구동 명령 코드와 매핑값을 임시 저장하는 명령 버퍼와 변화 및 라우팅에 관계되는 연결 정보를 시스템제어 프로세서 기능부(60)로 부터의 연결제어 명령에 의하여 버퍼에 임시 저장하엿다가 ATM 계층 송신셀 처리부(20)의 제어에 의하여 연결 체이블에 기록할 수 있도록 명령어 버퍼를 제어하는 로직으로 구성되는 명령어 버퍼 제어 로직(34)을 구비한다.
상기와 같이 구성된 프로세서 인터페이스부(30)의 동작을 살펴보면, 칩 셀랙터가 입력되면 어드레스 디코더(31)는 시스템 제어 프로세서 기능부(60)로 부터 어드레스(ADDR[5:1]:3-b), 어드레스가 유효함을 표시하는 데이타 스트로브 신호(3-e)를 수신하여 마이크로 프로세서에서 전달된 어드레스를 해석하여 선택된 해당 레지스터 및 버퍼 셀렉터 신호를 상태 및 제어 레지스터(32)와 데이타 버퍼 제어 로직(33)로 전달하며, 상기 상태 및 제어 레지스터(32)는 프로세서 데이타를 상기 어드레스 디코더(31)의 레지스터 선택 신호(3-f)에 동기하여 해당 레지스터에 쓰면서 각 버퍼를 리셋하거나 풀 플래그를 시스템 제어 프로세서 기능부(60)에 전달하여 해당 버퍼가 풀 상태임을 알려준다.
데이타 버퍼 제어 로직(33)은 상기 어드레스 디코더(31)로 부터 버퍼 선택 신호가 어써트될 때마다 버퍼 쓰기 신호(3-h)에 따라 버퍼에 쓰기를 수행하며, 내부에 53진 카운터를 두고서 버퍼 선택 신호(3-g)가 53번 어써트되면 버퍼 읽기 신호(1-h)와 셀 인터럽트(1-g)를 발생하여 스케듈링 제어 회로(121)에게 전송될 신호 셀 및 유지보수 셀이 있음을 알리게 된다.
또한, ATM 계층 송신셀 처리부(20)의 출력 자원 처리기(22)에서 시스템 제어 프로세서 기능부(60)로 전송될 신호 셀 및 유지보수 셀이 있어서 버퍼 쓰기 신호(2-k)가 발생하면 버퍼 읽기 신호(3-h)에 따라 버퍼에서 셀을 읽는다.
또한, 상태 및 제어 레지스터(32)의 제어 레지스터는 시스템 제어 프로세서 기능부(60)로 부터의 연결제어 및 ATM 헤더 변환과 라우팅에 대한 제어를 수신하고(DATA[15:0]:3-a), 상태 및 제어 레지스터(32)의 상태 레지스터는 제어 레지스터의 제어 정보에 따름 ATM 계층 수신셀 처리부(10) 및 ATM 계층 송신셀 처리부(20)의 동작 상태(1-j, 2-j), 연결 테이블에 기록되지 않은 연결 정보를 갖고 도착하여 폐기되는 셀을 계수한 카운터의 값 표시 및 연결 테이블에 기록된 연결정보의 확인 요구시 시스템 제어 프로세서 기능부(60)로 보고(2-j)하며, 명령어 버퍼 제어 로직(34)은 명령어 버퍼와 명령어 버퍼 제어로직으로 구성되고, 명렁어 버퍼는 연결 데이타 및 연결 테이블 구동 명령 코드와 VPI/VCI 변화 매핑값을 임시 저장하는 19비트 단위의 깊이 6의 버퍼이다.
명령어 버퍼 제어 로직은 변환 및 라우팅에 관계되는 연결 정보를 시스템 제어 프로세서 기능부(60)로 부터의 연결제어 명령에 의하여 명령어 버퍼에 임시 저장하엿다가 ATM 계응 송신셀 처리부(20)의 연결 테이블 및 제어부의 제어에 의하여 연결 테이블에 기록 할 수 있도록 명령어 버퍼를 제어하는 로직이다.
명령어 버퍼에 저장되는 연결정보는 GFC, VPI/VCI, 매핑값 및 출력 창구 식별자 뿐만 아니라 연결 테이블을 구동하기 위한 어드레스(ADDR[5:1]) 및 읽기/쓰기 신호 등의 명령어 선택 신호(2-g)가 함께 저장된다.
명령어 버퍼에 저장된 연결 정보는 도착하는 셀에 대한 연결 테이블의 탐색이 없는 타이밍이라는 신호(즉 S/W 쓰기시간 신호(2-m))를 ATM 계층 송신 셀 처리부(20)의 연결 테이블 및 제어부로부터 전달 받으면 연결정보를 연결 테이블 및 제어부로 전달한다.
이때, 어드레스(ADDR[5:1]) 및 읽기/쓰기 신호 등의 명령어 선택신호(2-g)는 연결 테이블 및 제어부로 전달되어 연결 테이블을 구동하는데 사용된다.
제7도는 본 발명에 따른 ATM 계층 송신셀 처리부(20)의 블럭 구성도를 나타낸다).
ATM 계층 송신셀 처리부(20)는 기능 모드 처리부(40)에서 입력된 ATM셀에 대하여 헤더정보를 추출하고, 이 정보의 연결테이블 검색동작을 통하여 라우팅 포트 넘버를 이용한 역다중화 동작을 제공하는 ATM 셀 역다중화기이다. 또한, 일련의 연결테이블 검색동작을 통하여 라우팅 포트 넘버 이외에도 변호나 VPI/VCI 값, 연결설정 유무 및 멀티캐스팅 연결 여부에 관한 데이타를 추출하고, 이 정보를 이용하여 VPI/VCI 변환기능, 가상채널 및 가상 경로별 트래픽 모니터링 기능 및 점대다중점 연결(Point-to-Multipoint connection) 및 멀티 캐스팅에 관한 셀 라우팅 기능을 제공한다.
추가적으로 ATM 계층 송신셀 처리부(20)는 접속에 요구되는 버퍼의 크기에 따른 접속능력, 물리계층 기능 처리부(50)의 동작 속도에 적응성을 보장하는 기능을 제공한다.
ATM 계층 송신셀 처리부(20)는 상기 프로세서 인터페이스부(30)의 명령어 버퍼로 부터 명령어 선택 신호(2-g) 및 명령어 코드(2-h)를 수신하고, 추출된 헤더로 만들어지는 검색용 데이타(2-e)와 연결 테이블 제어신호(2-e)를 입력받아 연결 테이블을 구동하여 매치신호와 매핑값 및 출력창구 식별자를 출력하는 연결테이블 및 제어기(211), 상기 기능모드 처리부(40)에서 계속되는 유효 도착 셀 데이타(2-a) 흐름으로 부터 셀 헤더내의 VPI/VCI를 추출하여 상기 연결 테이블 및 제어기(211)로 전달하고, 상기 연결 테이블 및 제어기(211)에서 매핑값에 따라 새로운 헤더를 구성하도록 셀 정보를 출력하거나, 도착된 셀을 폐기하고 계수를 1증가 시키면서 상기 프로세서 인터페이스부(30)로 인터럽트(2-j)를 출력하는 헤더 정보 접속기(212), ATM 계층의 페이로드를 저장하여 상기 연결 테이블 및 제어기(211)에서 전달되는 변환값 및 출력창구 식별자로 부터 헤더를 재구성하여 상기 헤더 정보 접속기(212)로 부터 입력된 저장된 셀정보(2-d)를 헤더 변환을 수행하고, 상기 연결 테이블 및 제어기(211)에서 전달되는 출력창구 식별자를 해석하여 출력 창구를 결정하여 라우팅 제어신호(2-b)와 변환된 헤더를 포함한 셀정보(2-b)를 출력하는 헤더 변환 및 처리기(213) 및 상기 헤더 변환 및 처리기(213)의 출력을 입력받아 해당되는 물리계층 기능 처리부(50)로 셀 전송 가능 신호, 셀 시작, 바이트 클럭에 동기시켜 셀 데이타를 출력하는 출력자원 처리기(22)를 구비한다.
ATM 계층 송신셀 처리부(20)의 동작을 살펴보면, 소프트웨어로 구현된 신호 기능에 의하여 제공되는 ATM 연결 정보를 본 장치의 동작에 의하여 연결 테이블 및 제어부(211)에 기록한다. 입력단에서 셀 동기신호 및 셀 유효 신호에 의하여 ATM 셀이 도착하면 헤더정보 접속기(212)는 GFC, VPI/VCI, PTI, CLP와 같이 그 셀에 관련된 정보를 ATM 셀의 허데로부터 추출한다.
VPI/VCI에 의한 연결 관련 정보(2-e)를 연결 테이블을 탐색하여 해당 연결이 존재하면 변환될 값(입력된 VPI/VCI에 대해 치환되어 출력되어야 할 VPI/VCI 값 : 이하, 매핑값)과 출력 창구 식별자 값(2-f)을 연결 테이블로 부터 읽어오면, 헤더 변환 및 처리기(213)로 전달하여 새로운 헤더로 재구성하고, 출력 창구 식별자 값과 입력된 셀헤더에 포함된 PTI 필드(OAM 셀의 F5 흐름구분) 등시에 해석하여 해당창구를 결정한다.
이 정보에 의해서 출력 자원 처리기(22)는 셀을 해당하는 포트로 정송한다. 그리고, 해당 연결이 존재하지 않으면, 그 셀은 폐기하고 비연결 셀 카운터를 1만큼 증가시키면서, 구동 소프트웨어로 인터럽트를 걸어(2-j) 프로세서 인터페이스부(30)에 알린다. 구동 소프트웨어가 인터럽트를 인식하여 비연결 셀 카운터의 값을 읽게 되어 카운터 리셋시킴으로써 다음 비연결 셀의 도착을 기다린다. 추출된 VPI/VCI에 의한 연결 테이블의 탐색이 끝나거나, 유효 ATM 셀이 도착하지 않으면 구동 소프트웨어에서 연결의 기록 및 삭제의 명령(2-i)이 있는지를 확인한다. 명령제어 신호(2-g)가 있으면 연결 테이블에 명령어 코드(2-h)를 기록하고, 없으면 다음 셀을 기다린다. 여기서, 명령어 코드(2-h)는 연결 테이블을 구동하는 코드 및 연결하고자 하는 VPI/VCI, 변환시키고자 하는 VPI/VCI, 출력창구 식별자를 포함한다.
연결테이블 및 제어기(211)는 CAM으로 구성되어 연결 설정 정보가 보관되는 연결 테이블과 연결 테이블에 정보를 쓰고 있는 동작을 제어하는 연결 테이블 제어부로 구성된다.
프로세서 인터페이스부(30)의 명령어 버퍼 제어 로직(34)은 연결정보인 FGC, VPI/VCI, 매핑값 및 출력 창구 식별자 뿐만 아니라 연결 테이블을 구동하기 위한 제어 신호를 저장하는 명령어 버퍼와, 변환 및 라우팅에 관계되는 연결 정보를 CPU로부터의 연결제어 명령에 의하여 명령어 버퍼에 임시 저장하였다가 연결 테이블 및 제어기(211)의 제어에 의하여 연결 테이블에 기록할 수 있도록 명령어 버퍼를 제어하는 로직인 명령어 버퍼 제어 로직으로 구성된다.
프로세서 인터페이스부(30)의 명령어 버퍼 제어 로직(34)에 저장된 연결 정보(2-h)는 연결 테이블 및 제어기(211)로 부터 도착하는 셀에 대한 연결 테이블의 탐색이 없는 타이밍이라는 신호(2-m)를 전달받으면 연결 테이블 및 제어기(211)로 전달된다. 이때, 연결 테이블에 읽기/쓰기 제어 진호인 명령어 선택 신호(2-g)를 연결 테이블 및 제어기(211)로 전달하여 연결 테이블 구동에 이용한다.
또한, 본 발명에서는 헤더변환 및 처리기(213)가 연결 테이블에서 출력되는 연결의 매치 신호와 변환될 정보에 따라 1 셀 타임의 헤더부분 타이밍에 변환값을 덮어쓰기함으로서 헤더 변환을 수행하는데, ATM 계층에서의 VPI/VCI 필드뿐만 아니라, PTI, CLP, GFC를 포함한 4바이트의 셀헤더 전체에 대하여 값을 치환할 수 있으므로 ATM 계층기능 중 포주제어(Congestion Control), OAM(Operation And Management), 사용자 파라미터 제어(UPC : Usage Parameter control) 기능과 접속, ATM 계층 기능을 효과적으로 수행할 수 있다. 또한, ATM 프로토콜 뿐만 아니라 어드레스 변환이 이루어지는 어떠한 프로토콜에도 응용할 수 있다. 그리고, 매치(Match) 신호와 출력창구 식별자(2-f)이 값에 따라 출력 자원 처리기(22)는 입력셀이 전달되어야 할 기능부(물리계층 기능처리부 또는 프로세서 인터페이스부)로 셀라우팅을 수행하므로 적절할 출력 창구 식별자 값의 필드할당에 따라 셀의 브로드캐스팅 및 선택적 브로드캐스팅이 가능하다.
그리고, 연결 테이블 및 제어기(211)는 주로 연결 테이블을 제어하기 위한 제어 신호를 발생시키는데, 제7도와 같이 프로세서 인터페이스부(30)의 명령어 버퍼로 부터는 명령어 선택 신호(2-g) 및 명령어 코드(2-h)를 수신하고, 헤더정보 접속기(212)로 부터는 추출된 헤더로 만들어지는 검색용 데이타(2-e)와 연결 제이블 제어신호(2-e)를 전달받는다. 이들(2-h과 2-g)(2-e)을 중재(다중화)하여 연결 테이블을 구동한다. 연결 테이블 데이타 [15 : 0](2-e 혹은 2-h)와 제어 신호에 의하여 연결 테이블이 구동될 때, 연결이 기록되어 있으면, 매치신호와 매핑값 및 출력창구 식별자를 연결 테이블 데이타 [15 : 0](2-h)형태로 출력시키고, 연결이 기록되어 있으면, 매치신호(2-f)를 출력시킨다.
헤더정보 접속기(212)는 8비트로 된 5개의 쉬프트레지스터로 구성되어 헤더 추출, 헤더정보 처리 및 연결 테이블 제어신호와 검색데이타(2-e)의 발생하는 동작을 하는데, 기능모드 처리부(40)에서 계속되는 유효 도착 셀 데이타(2-a) 흐름으로 부터 셀 헤더내의 VPI/VCI를 추출하여 연결 테이블 및 제어기(211)로 전달하고, 연결 테이블 및 제어기(211)에서 추출한 VPI/VCI에 의해 연결 테이블을 탐색한 결과 신호인 매핑값(MF*,2-f)을 전달받아 MF*=0 이면 새로운 헤더를 구성하도록 헤더변환 및 처리기(213)로 전달하고, MF*=1 이면 도착된 셀을 폐기하고 폐기셀 계수를 1증가시키면서 프로세서 인터페이스부(30)로 인터럽트(2-j)를 보낸다.
또한, 헤더 추출 동작에서 추출되는 PTI 필드값으로 부터 ATM 계층이 F5 OAM 셀 종류를 구분하여 헤더변환 및 처리기(213)로 데이타(2-d)를 입력한다. 또한, 연결 테이블에 검색을 위해 기능모드 처리부(40)에서 입력되는 셀 유효 신호, 셀동기 신호, 및 바이트 클럭(2-a)으로 부터 검색제어 신호(2-e)를 발생시켜 연결 테이블 및 제어기(211)로 전달한다.
헤더변환 및 처리기(213)는 셀 버퍼와 헤더 치환을 위한 8비트의 먹서와 헤더 변환 제어 로직으로 구성되는데, 셀 버퍼는 셀헤더에서 추출한 VPI/VCI를 연결 테이블에서 참조하는 동안 49 바이트 길이의 ATM 계층의 페이로드를 저장한다. 헤더변환 제어 로직은 연결 테이블 및 제어부(2-3)에서 전달되는 변환값 및 출력창구 식별자[15 : 0](2-f)로 부터 헤더를 재구성하여 먹서를 이용하여 셀 버퍼내에 도착시 저장해 두었던 셀정보(2-d)를 전송하면서 헤더 덮어 쓰기를 수행한다. 이와 동시에 연결 테이블 및 제어기(211)에서 전달되는 출력창구 식별자를 해석하여 출력 창구를 결정하여 라우팅 제어신호(2-b)를 만들고, 이를 출력되는 변환된 헤더를 포함한 셀정보(2-b)와 함께 출력 자원 처리기(213)의 해당 출력 버퍼에 저정한다.
제8도는 본 발명에 따른 ATM 계층 송신 셀 처리부(20)에 이용하는 연결 테이블(211)의 사용 필드를 나타내었다.
연결 테이블은 총 64비트의 폭을 가지고 16비트의 단위로 제어할 수 있는 LAN(Local Area Network)에 주로 사용되는 사용 칩이다. 본 발명에서는 32비트의 비교 영역에 입력되는 셀 연결 정보(VPI/VCI)를 저장한 후, 탐색에 이용하기 위하여 비교영역(a)으로 사용하고, 나머지 32비트는 변환될 데이타 즉, VPI/VCI 변환을 위한 매핑값(e) 및 출력 창구 식별자(f)를 매핑영역(b)에 저장한다.
여기서 16비트 단위의 필드이용 제어는 연결 테이블의 초기화시에 정한다. 그리고, 비교영역(a)은 연결 테이블의 마스크 레지스터(Mask Register)(c)에 의하여 탐색 필드를 매스킹할 수 있다. 그림에서 VPI/VCI(d)는 입력된 셀의 헤더에 포함된 연결정보이고, TVPI/VCI(e)는 VPI/VCI(d)에 대한 VPI/VCI 변환을 위한 매핑값(e)을 나타낸다.
제9도는 본 발명에서 ATM 계층 송신셀 처리부(20)의 상태 천이도를 나타낸다.
전원이 온(on) 되거나 동작의 임의 순간에 리셋 신호(e)를 수신하면 초기화(a)하게 된다. 그리고, 유효셀(f)이 입력되면 연결 테이블 탐색 및 셀 저장 상태(b)로 천이하여 연결 테이블 탐색 동안 셀 버퍼에 그 셀을 저장한다. 연결 테이블 및 제어기(211)로 부터의 연결 테이블 데이타 [15 : 0](매핑값 및 출력창구 식별자)가 전달되면(g) 매핑값으로 부터 새로운 헤더를 구성한 후, 다음 셀전송이 가능할 때(CCLK) 까지 연결 테이블 탐색 및 셀저장 상태를 유지한다.
다음 셀전송시기(CCLK 도착)가 오면(g) 셀버퍼에 저정된 셀 데이타를 읽음과 동시에 새로운 헤더 4바이트를 출력하여 헤더 치환용의 8비트 먹서를 제어하여 헤더를 덮어쓰고, 나머지 49 바이트의 페이로드는 그대로 전송하는 헤더 변환 및 출력 셀전송 상태(c)로 천이하여 변환된 헤더를 가진 셀을 전송한다. 이때 전송되는 데이타는 출력 창구 식별자에 의하여 선택된 출력 버퍼에 저장한다.
출력 버퍼에 저장된 변환된 헤더를 가진 셀정보는 전송 조건이 맞으면 다음 기능 블럭으로 전달된다. 한편, 연결 기록되지 않으면, 즉, MF*=1이면 오삽입 또는 오류셀로 보고, 셀 버퍼에 저장된 그 오류셀을 읽어 폐기하는 셀폐기 상태(d)로 천이한다. 헤더 변환 및 출력 셀 전송 상태(c) ALC 셀폐기 상태(d)에서 다음 셀데이타(DATA[7 : 0]) 및 CCLK가 도착하면(j, l)연결 테이블 탐색 및 셀저장 상태(b)로 천이하게 된다.
상기와 같이 구성되어 동작하는 본 발명은 입력되는 셀에서 셀 단위로 가상채널/가상경로 별로 필요한 정보를 도출하고 이를 이용하여 ATM 프로토콜을 처리하고, 사용되는 시스템의 위치와 기능의 구현규모에 따라 본 발명을 물리적으로 단순히 연결함으로 기능과 규모의 확장이 가능하고, ATM 계층의 기능에서 연결정보에 대한 테이블 관리, ATM연결 설정/해제, VPI/VCI 변환, 셀 라우팅, ATM계층의 F4, F5 OAM 셀의 구분 및 내부호 처리 및 트래픽 모니터링 등과 같이 ATM 계층에서 수신한 셀의 헤더정보를 처리하는 기능과, 여러 선로에서 입력되는 연결에 대해 필요한 대역폭을 효율적으로 제공하면서 고속으로 다중화 하는 기능과, 사용하는 물리매체의 종류와 선로의 속도와 무관하게 물리계층과 ATM 계층을 표준규격에 따라 접속하는 기능을 수행하고 시스템 관련한 ATM 연결 관리 기능의 개선, 확장이 용이하고, 물리계층과의 접속이 물리매체 및 선로속도에 무관하게 가능하며, B-ISDN에서 이떠한 시스템(B-TA, B-NT, AN, ATM-Switch등)에도 공용 가능하도록 모듈화 개념을 사용하여 세가지 기능모드로 동작할 수 있어서, B-ISDN망에서 중간 노드에 해당하는 B-NT(Broadband Network Terminator), AN(Access Node) 등에 사용되어 ATM 계층의 프로토콜 처리기능 및 라우팅기능을 제공하고, MUX(Multiplexer) 및 CON(Concetrator) 등에 사용되어 다중화/역다중화 동작 및 집선기능을 제공하고, B-ISDN 망에서 가입자측 종단 장치인 B-TA((Broadband Terminal Adaptor), B_TE(Broadband Terminal Equipment) 등에 사용되어 ATM 계층 프로토콜에서 망 액세스를 위한 ATM 계층 기능을 제공하여 점대점 연결(Point-to-Point connection)뿐만 아니라 점대다중점 연결(Point-to-Multipoint connection) 및 멀티캐스팅에 관한 셀 라우팅 동작에 이용할 수 있는 효과가 있다.

Claims (7)

  1. 가입자측 물리계층의 입력 신호에서 셀 전송 가능 신호를 받으면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하고, 셀 인터럽트와 추출된 플래그를 이용하여 스케듈링 알로리즘에 따라 다중화 동작을 수행하는 ATM 계층 수신셀 처리 수단(10); 마이크로프로세서로 부터 전달된 데이타로 부터 셀을 형성하여 버퍼에 저장함과 동시에 셀 인터럽트를 발생하며, 다중화기를 제어하고 상태를 전달받는 프로세서 인터페이스 수단(30); 도착하는 셀을 저장하는 셀 버퍼와 출력될 창구와 접속하는 출력셀 버퍼 및 연결 테이블과, 연결 테이블을 룩업하여 해당 라우팅 값과 매치 신호가 연결 테이블에서 출력되면 출력창구 식별자의 값에 따라 입력셀의 셀라우팅을 수행하고, 적절한 출력 창구 식별자의 값에 따라 필드 할당에 따라 각 물리링크에 접속된 망측 물리계층 기능 처리부(50)로 출력셀을 라우팅, 브로드캐스팅 및 선택적 브로드 캐스팅을 담당하는 ATM 계층 송신셀 처리 수단(20); 및 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리수단(20) 사이에서 프로세서 인터페이스 수단(30)의 제어 신호에 따라 상기 ATM 계층 수신셀 처리 수단(10)과 ATM 계층 송신셀 처리 수단(20)을 독립적으로 각 물리링크에 접속된 망측 및 가입자측 물리계층 기능 처리부(50)에 접속할 수 있게 동작하는 기능 모드 처리 수단(40)을 구비한 것을 특징으로 하는 확장구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
  2. 제1항에 있어서, 상기 ATM 계층 수신셀 처리수단(10)은, 가입자측 물리계층의 다수의 입력 포트로 부터 셀 전송 가능, 셀스타트, 셀 읽기 클럭을 수신하면 셀 읽기 클럭을 사용하여 추출한 셀 스타트와 셀 입력데이타를 버퍼에 저장하고 저장된 셀 수에 따라 플래그를 추출하여 출력하고, 셀 계수 클럭에 의해 수신 셀을 계수하여 버퍼 상태를 출력하고, 버퍼 읽기 신호에 의해 셀 데이타를 출력하는 입력 자원 처리 수단(11); 상기 프로세서 인터페이스 수단(30)에서 신호 및 유지보수 셀이 있음을 알리는 셀 인터럽트와 상기 입력 자원 처리 수단(11)의 입력된 플래그에 의해 다수의 버퍼중에서 우선 순위에 따라 버퍼를 선택할 수 있는 버퍼 선택 신호를 출력하는 스케듈링 제어 수단(121); 및 상기 스케듈링 제어 수단(121)의 버퍼 선택 신호에 따라 상기 입력자원 처리 수단(11) 및 프로세서 인터페이스 수단(30)에 존재하는 버퍼를 버퍼 읽기 신호로 제어하면서 선택된 하나의 버퍼로 부터 출력된 버퍼 출력 데이타 및 프로세서 출력 셀 데이타를 수신한 뒤 각 입력포트마다 유일값으로 할당된 포트 인식자를 삽입하여 바이트 클럭, 셀 인에블, 셀 싱크에 동기하여 출력포트로 출력하고, 상기 프로세서 인터페이스 수단(30)에서 전달된 프로세서 데이타로 부터 신호 및 유지 보수셀을 구성하여 버퍼에 저장하고, 제어 및 상태 레지스터를 구성하여 상태 보고 신호를 상기 프로세서 인터페이스 수단(30)에 출력하는 셀 출력 처리 수단(122)을 구비한 것을 특징으로 하는 확장 구조를 갖는 에이티엠(ATM) 계층 기능처리 장치.
  3. 제2항에 있어서, 상기 입력 자원 처리 수단(11)은, 입력포트로 부터 셀 입력 데이타가 존재함을 알리는 셀 전송 가능(RCA) 신호의 의해 출력된 셀 읽기 클럭에 동기된 셀 스타트를 수신하여 하나의 셀이 수신됨을 알리는 신호를 출력하는 입력 셀 수신 로직 수단; 셀 입력 데이타를 저장하는 다수의의 버퍼링 수단; 상기 다수의 버퍼링 수단에 셀 읽기 클럭에 동기된 셀 입력 데이타를 셀단위르 쓰기 위한 쓰기 신호를 출력하는 버퍼 쓰기 제어 수단; 상기 입력 셀 수진 로직 수단에서 출력한 카운터 증가 신호와 상기 스케듈링 제어 수단(121)에서 전달받은 셀 계수 클럭과 버퍼 선택 신호로 부터 버퍼에 존재하는 셀의 수를 계수하여 츨력하는 셀 계수 수단; 및 상기 셀 계수 수단으로 부터 셀 수를 전달받아 플래그를추출하는 셀 수 비교 수단을 구비한 것을 특징으로 하는 확장구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
  4. 제2항에 있어서, 상기 스케듈링 제어 수단(121)은, 상기 프로서서 인터페이스 수단(30)에서 전달된 셀 인터럽트와 상기 입력 자원 처리 수단(11)에서 전달된 각8개의 AFF, NEF(1-b)를 입력으로 하여 우선순위에 따라 9개의 셀 선택 신호를 출력하는 셀선택 및 피드백 로직 수단; 시스템 클럭에 동기되어 연속적으로는 53을 카운터하는 53진 카운터 수단; 상기 53진 카운터 수단의 카운터 출력으로 부터30번째 클럽마다 하이로 유지되는 셀 계수 클럭(1-b)을 생성하는 셀 계수 신호 발생 수단 : 및 상기 53진 카운터 수단의 카운터 출력으로 부터 53번째 클럭마다 하이로 유지되는 셀클럭을 생성하는 셀 출력 동기 신호 발생 수단을 구비한 것을 특징으로 하는 확장 구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
  5. 제2항에 있어서, 상기 셀 출력 처리 수단(122)은, 상기 스케듈링 제어 수단(121)의 다수의 버퍼 선택 신호로 부터 인에이블된 1개의 버퍼에 대한 버퍼 읽기 신호를 출력하는 버퍼 읽기 제어수단; 및 상기 버퍼 읽기 제어수단의 버퍼 읽기 신호(1-h)에 의해 출력된 버퍼 출력 데이타 및 프로세서 출력 데이타에 포트 인식자를 삽입하고 출력포트로 제어 신호(바이트클럭, 셀인에블, 셀싱크)와 더불어 53바이트의 셀 출력 데이타(1-c)를 전송하는 포트 인식자 삽입 로직 수단을 구비한 것을 특징으로 하는 확장 구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
  6. 제1항에 있어서, 상기 프로세서 인터페이스 수단(30)은, 시스템 제어 프로세서 기능부(60)로 부터 전달된 8비트의 어드레스(3-b)와 칩 셀렉터(3-c)를 이용하여 각 레지스터를 선택하는 레지스터 선택 신호(3-f) 및 버퍼 선택 신호(3-g)를 출력하는 어드레스 디코딩 수단(31); 상기 어드레스 디코딩 수단(31)으로 부터 전달받은 레지스터 선택신호(3-f)를 각 레지스터 선택 신호로 사용하여 프로세서 데이타를 해당 레지스터에 입력한 후 본 발명의 구성 요소를 제어하고, 본 발명의 동작 상태를 보고하며, 입력 자원 처리 수단(11)으로 부터 풀 플래그(FF)를 전달받아 각 입력 버퍼의 충만 여부를 레지스터값으로 알려주고, 시스템 제어 프로세서 기능부(60)로 부터 연결제어 및 ATM 헤더변환과 라우팅에 대한 제어 정보를 수신하고, 폐기되는 셀의 값 표시 등을 시스템 제어 프로세서 기능부(60)로 보고하는 상태 및 제어 레지스터 수단(32); 상기 어드레서 디코딩 수단(31)에서 출력된 버퍼 선택 신호(3-g)로 부터 프로세서 데이타를 버퍼에 저장하면서 53바이트가 입력된 후 신호 및 유지보수 셀이 도착함을 셀 인터럽터를 통하여 ATM 계층 수신셀 처리 수단(10)의 스케듈링 제어 수단(121)으로 알리는 데이타 버퍼 제어 로직 수단(33); 및 연결 제어 데이타 및 연결 테이블 구동 명령 코드와 매핑값을 임시 저장하는 명령 버퍼와 변환 및 라우팅에 관되는 연결 정보를 시스템제어 프로세서 기능부(60)로 부터의 연결제어 명령에 의하여 명령어 버퍼에 임시 저장하였다가 ATM 계층 송신셀 처리 수단(20)의 제어에 의하여 연결 테이블에 기록할 수 있도록 명령어 버퍼를 제어하는 로직으로 구성되는 명령어 버퍼 제어 로직수단(34)을 구비한 것을 특징으로 하는 확장 구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
  7. 제1항에 있어서, 상기 ATM 계층 송신셀 처리 수단(20)은, 상기 프로세서 인터페이스 수단(30)의 명령어 버퍼로 부터 명령어 선택 신호(2-g) 및 명령어 코드(2-h)를 수신하고, 추출된 헤더로 만들어지는 검색용 데이타(2-e)와 연결 테이블 제어신호(2-e)를 입력받아 연결 테이블을 구동하여 매치신호와 매핑값 및 출력창구 식별자를 출력하는 연결 테이블 및 제어 수단(211); 상기 기능모드 처리 수단(40)에서 계속되는 유효 도착 셀 데이타(2-a) 흐름으로 부터 셀 헤더내의 VPI/VCI를 추출하여 상기 연결 테이블 및 제어 수단(211)으로 전달하고, 상기 연결 테이블 및 제어 수단(211)에서 매핑값에 따라 새로운 헤더를 구성하도록 셀 정보를 출력하거나, 도착된 셀을 폐기하고 폐기셀 계수를 1증가 시키면서 상기 프로세서 인터페이스 수단(30)으로 인터럽트(2-j)를 출력하는 헤더 정보 접속 수단(212); ATM 계층의 페이로드를 저장하여 상기 연결 테이블 및 제어 수단(211)에서 전달되는 변환값 및 출력창구 식별자로 부터 헤더를 재구성하여 상기 헤더 정보 접속 수단(212)으로 부터 입력된 저장된 셀정보(2-d)를 헤더 변환을 수행하고, 상기 연결 테이블 및 제어 수단(211)에서 전달되는 출력창구 식별자를 해석하여 출력 창구를 결정하여 라우팅 제어신호(2-b)와 변환된 헤더를 포함한 셀정보(2-b)를 출력하는 헤더 변환 및 처리 수단(213); 및 상기 헤더 변환 및 처리 수단(213)의 출력을 입력받아 해당되는 물리계층 기능 처리부(50)로 셀 전송 가능 신호, 셀 시작, 바이트 클럭에 동기시켜 셀 데이타를 출력하는 출력자원 처리 수단(22)을 구비한 것을 특징으로 하는 확장 구조를 갖는 에이티엠(ATM) 계층 기능 처리 장치.
KR1019950055869A 1995-12-23 1995-12-23 확장 구조를 갖는 에이티엠 계층 기능 처리 장치 KR0157152B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950055869A KR0157152B1 (ko) 1995-12-23 1995-12-23 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
JP32178196A JP2837660B2 (ja) 1995-12-23 1996-12-02 拡張構造を有するａｔｍ層機能処理装置
US08/761,498 US5812550A (en) 1995-12-23 1996-12-06 Asynchronous transfer mode (ATM) layer function processing apparatus with an enlarged structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950055869A KR0157152B1 (ko) 1995-12-23 1995-12-23 확장 구조를 갖는 에이티엠 계층 기능 처리 장치

Publications (2)

Publication Number Publication Date
KR970056414A KR970056414A (ko) 1997-07-31
KR0157152B1 true KR0157152B1 (ko) 1998-11-16

Family

ID=19444033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950055869A KR0157152B1 (ko) 1995-12-23 1995-12-23 확장 구조를 갖는 에이티엠 계층 기능 처리 장치

Country Status (3)

Country Link
US (1) US5812550A (ko)
JP (1) JP2837660B2 (ko)
KR (1) KR0157152B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030096715A (ko) * 2002-06-17 2003-12-31 한국전자통신연구원 Ａｔｍ 계층 처리 장치 및 그 방법
KR100432978B1 (ko) * 2001-11-02 2004-05-28 엘지전자 주식회사 방송용 채널에 대한 셀 제어 장치 및 방법

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0814631B1 (en) * 1996-06-19 2004-08-11 Motorola, Inc. An ATM line card and method for transferring connection memory data
JPH1023024A (ja) * 1996-07-03 1998-01-23 Sony Corp Ａｔｍ交換装置およびその方法
US6172990B1 (en) * 1997-06-19 2001-01-09 Xaqti Corporation Media access control micro-RISC stream processor and method for implementing the same
KR100223298B1 (ko) * 1997-02-12 1999-10-15 서평원 광대역 종합 정보 통신망의 터미널 정합 장치
FI104601B (fi) * 1997-06-27 2000-02-29 Nokia Networks Oy Signalointisanomien käsittely ATM-solmussa
KR100241763B1 (ko) * 1997-06-28 2000-02-01 김영환 에이티엠 셀 다중화/역다중화 장치
US6141321A (en) * 1997-07-08 2000-10-31 Alcatel Networks Corporation Method and apparatus for the efficient processing of ABR cells in an ATM switch
US6034965A (en) * 1997-09-16 2000-03-07 Natural Microsystems Corporation Multi-stream associative memory architecture for computer telephony
JP3328179B2 (ja) * 1997-11-26 2002-09-24 日本電気株式会社 ネットワークトラフィック監視システム
US6167059A (en) * 1998-01-26 2000-12-26 Motorola Inc. Apparatus and method for transmitting data
US6724767B1 (en) 1998-06-27 2004-04-20 Intel Corporation Two-dimensional queuing/de-queuing methods and systems for implementing the same
US6604136B1 (en) 1998-06-27 2003-08-05 Intel Corporation Application programming interfaces and methods enabling a host to interface with a network processor
US6728249B2 (en) 1998-06-27 2004-04-27 Intel Corporation System and method for performing cut-through forwarding in an ATM network supporting LAN emulation
US6603768B1 (en) 1998-06-27 2003-08-05 Intel Corporation Multi-protocol conversion assistance method and system for a network accelerator
US6657959B1 (en) 1998-06-27 2003-12-02 Intel Corporation Systems and methods for implementing ABR with guaranteed MCR
US6311212B1 (en) * 1998-06-27 2001-10-30 Intel Corporation Systems and methods for on-chip storage of virtual connection descriptors
US6735773B1 (en) 1998-06-27 2004-05-11 Intel Corporation Method and apparatus for issuing commands to a network processor configured to provide a plurality of APIs
US6108331A (en) * 1998-07-10 2000-08-22 Upstate Systems Tec, Inc. Single medium wiring scheme for multiple signal distribution in building and access port therefor
DE19902436A1 (de) 1999-01-22 2000-07-27 Nokia Networks Oy Verfahren zum Konfigurieren bzw. Überwachen von Register aufweisenden Einrichtungen sowie Steuereinheit und ATM-Zelle
US6717951B2 (en) * 1999-12-29 2004-04-06 Intel Corporation Method and apparatus for determining priority of network packets
US8380854B2 (en) 2000-03-21 2013-02-19 F5 Networks, Inc. Simplified method for processing multiple connections from the same client
US7343413B2 (en) 2000-03-21 2008-03-11 F5 Networks, Inc. Method and system for optimizing a network by independently scaling control segments and data flow
US6769043B1 (en) * 2000-04-11 2004-07-27 Cisco Technology, Inc. Ensuring fair access to upstream trunk bandwidth in ATM subtended configurations
KR100428863B1 (ko) * 2001-06-14 2004-04-28 주식회사 현대시스콤 고속 비동기 전송 모드 물리계층 처리장치의 프로세서정합 장치
US6850526B2 (en) * 2001-07-06 2005-02-01 Transwitch Corporation Methods and apparatus for extending the transmission range of UTOPIA interfaces and UTOPIA packet interfaces
US7366179B2 (en) * 2002-06-21 2008-04-29 Adtran, Inc. Dual-PHY based integrated access device
FR2884035B1 (fr) * 2005-04-04 2007-06-22 St Microelectronics Sa Interfacage de cicrcuits dans un circuit electronique integre
US20090247006A1 (en) * 2008-01-22 2009-10-01 Wi3, Inc., New York Network access point having interchangeable cartridges
US8806053B1 (en) 2008-04-29 2014-08-12 F5 Networks, Inc. Methods and systems for optimizing network traffic using preemptive acknowledgment signals
US20100051769A1 (en) * 2008-08-29 2010-03-04 Robert Tyson Pegboard attachment adapter
US8566444B1 (en) 2008-10-30 2013-10-22 F5 Networks, Inc. Methods and system for simultaneous multiple rules checking
US10157280B2 (en) 2009-09-23 2018-12-18 F5 Networks, Inc. System and method for identifying security breach attempts of a website
US8868961B1 (en) 2009-11-06 2014-10-21 F5 Networks, Inc. Methods for acquiring hyper transport timing and devices thereof
US10721269B1 (en) 2009-11-06 2020-07-21 F5 Networks, Inc. Methods and system for returning requests with javascript for clients before passing a request to a server
US9313047B2 (en) 2009-11-06 2016-04-12 F5 Networks, Inc. Handling high throughput and low latency network data packets in a traffic management device
US9141625B1 (en) 2010-06-22 2015-09-22 F5 Networks, Inc. Methods for preserving flow state during virtual machine migration and devices thereof
US10015286B1 (en) 2010-06-23 2018-07-03 F5 Networks, Inc. System and method for proxying HTTP single sign on across network domains
US8908545B1 (en) 2010-07-08 2014-12-09 F5 Networks, Inc. System and method for handling TCP performance in network access with driver initiated application tunnel
US8347100B1 (en) 2010-07-14 2013-01-01 F5 Networks, Inc. Methods for DNSSEC proxying and deployment amelioration and systems thereof
US9083760B1 (en) 2010-08-09 2015-07-14 F5 Networks, Inc. Dynamic cloning and reservation of detached idle connections
US8630174B1 (en) 2010-09-14 2014-01-14 F5 Networks, Inc. System and method for post shaping TCP packetization
US8463909B1 (en) 2010-09-15 2013-06-11 F5 Networks, Inc. Systems and methods for managing server resources
US8886981B1 (en) 2010-09-15 2014-11-11 F5 Networks, Inc. Systems and methods for idle driven scheduling
US8804504B1 (en) 2010-09-16 2014-08-12 F5 Networks, Inc. System and method for reducing CPU load in processing PPP packets on a SSL-VPN tunneling device
US8959571B2 (en) 2010-10-29 2015-02-17 F5 Networks, Inc. Automated policy builder
US9554276B2 (en) 2010-10-29 2017-01-24 F5 Networks, Inc. System and method for on the fly protocol conversion in obtaining policy enforcement information
US8627467B2 (en) 2011-01-14 2014-01-07 F5 Networks, Inc. System and method for selectively storing web objects in a cache memory based on policy decisions
US10135831B2 (en) 2011-01-28 2018-11-20 F5 Networks, Inc. System and method for combining an access control system with a traffic management system
US9246819B1 (en) 2011-06-20 2016-01-26 F5 Networks, Inc. System and method for performing message-based load balancing
US9270766B2 (en) 2011-12-30 2016-02-23 F5 Networks, Inc. Methods for identifying network traffic characteristics to correlate and manage one or more subsequent flows and devices thereof
US10230566B1 (en) 2012-02-17 2019-03-12 F5 Networks, Inc. Methods for dynamically constructing a service principal name and devices thereof
US9231879B1 (en) 2012-02-20 2016-01-05 F5 Networks, Inc. Methods for policy-based network traffic queue management and devices thereof
US9172753B1 (en) 2012-02-20 2015-10-27 F5 Networks, Inc. Methods for optimizing HTTP header based authentication and devices thereof
EP2853074B1 (en) 2012-04-27 2021-03-24 F5 Networks, Inc Methods for optimizing service of content requests and devices thereof
US10375155B1 (en) 2013-02-19 2019-08-06 F5 Networks, Inc. System and method for achieving hardware acceleration for asymmetric flow connections
US10187317B1 (en) 2013-11-15 2019-01-22 F5 Networks, Inc. Methods for traffic rate control and devices thereof
US10015143B1 (en) 2014-06-05 2018-07-03 F5 Networks, Inc. Methods for securing one or more license entitlement grants and devices thereof
US11838851B1 (en) 2014-07-15 2023-12-05 F5, Inc. Methods for managing L7 traffic classification and devices thereof
US10122630B1 (en) 2014-08-15 2018-11-06 F5 Networks, Inc. Methods for network traffic presteering and devices thereof
US10182013B1 (en) 2014-12-01 2019-01-15 F5 Networks, Inc. Methods for managing progressive image delivery and devices thereof
US11895138B1 (en) 2015-02-02 2024-02-06 F5, Inc. Methods for improving web scanner accuracy and devices thereof
US10834065B1 (en) 2015-03-31 2020-11-10 F5 Networks, Inc. Methods for SSL protected NTLM re-authentication and devices thereof
US11350254B1 (en) 2015-05-05 2022-05-31 F5, Inc. Methods for enforcing compliance policies and devices thereof
US10505818B1 (en) 2015-05-05 2019-12-10 F5 Networks. Inc. Methods for analyzing and load balancing based on server health and devices thereof
US11757946B1 (en) 2015-12-22 2023-09-12 F5, Inc. Methods for analyzing network traffic and enforcing network policies and devices thereof
US10404698B1 (en) 2016-01-15 2019-09-03 F5 Networks, Inc. Methods for adaptive organization of web application access points in webtops and devices thereof
US10797888B1 (en) 2016-01-20 2020-10-06 F5 Networks, Inc. Methods for secured SCEP enrollment for client devices and devices thereof
US11178150B1 (en) 2016-01-20 2021-11-16 F5 Networks, Inc. Methods for enforcing access control list based on managed application and devices thereof
US10791088B1 (en) 2016-06-17 2020-09-29 F5 Networks, Inc. Methods for disaggregating subscribers via DHCP address translation and devices thereof
US11063758B1 (en) 2016-11-01 2021-07-13 F5 Networks, Inc. Methods for facilitating cipher selection and devices thereof
US10505792B1 (en) 2016-11-02 2019-12-10 F5 Networks, Inc. Methods for facilitating network traffic analytics and devices thereof
US11496438B1 (en) 2017-02-07 2022-11-08 F5, Inc. Methods for improved network security using asymmetric traffic delivery and devices thereof
US10791119B1 (en) 2017-03-14 2020-09-29 F5 Networks, Inc. Methods for temporal password injection and devices thereof
US10812266B1 (en) 2017-03-17 2020-10-20 F5 Networks, Inc. Methods for managing security tokens based on security violations and devices thereof
US10931662B1 (en) 2017-04-10 2021-02-23 F5 Networks, Inc. Methods for ephemeral authentication screening and devices thereof
US10972453B1 (en) 2017-05-03 2021-04-06 F5 Networks, Inc. Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof
US11122042B1 (en) 2017-05-12 2021-09-14 F5 Networks, Inc. Methods for dynamically managing user access control and devices thereof
US11343237B1 (en) 2017-05-12 2022-05-24 F5, Inc. Methods for managing a federated identity environment using security and access control data and devices thereof
US11122083B1 (en) 2017-09-08 2021-09-14 F5 Networks, Inc. Methods for managing network connections based on DNS data and network policies and devices thereof
US11658995B1 (en) 2018-03-20 2023-05-23 F5, Inc. Methods for dynamically mitigating network attacks and devices thereof
US11044200B1 (en) 2018-07-06 2021-06-22 F5 Networks, Inc. Methods for service stitching using a packet header and devices thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418786A (en) * 1994-06-17 1995-05-23 Motorola, Inc. Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432978B1 (ko) * 2001-11-02 2004-05-28 엘지전자 주식회사 방송용 채널에 대한 셀 제어 장치 및 방법
KR20030096715A (ko) * 2002-06-17 2003-12-31 한국전자통신연구원 Ａｔｍ 계층 처리 장치 및 그 방법

Also Published As

Publication number Publication date
US5812550A (en) 1998-09-22
KR970056414A (ko) 1997-07-31
JP2837660B2 (ja) 1998-12-16
JPH09200230A (ja) 1997-07-31

Similar Documents

Publication Publication Date Title
KR0157152B1 (ko) 확장 구조를 갖는 에이티엠 계층 기능 처리 장치
JP3667337B2 (ja) Ａｔｍ交換システム
US6229822B1 (en) Communications system for receiving and transmitting data cells
US5513178A (en) Cell multiplexing apparatus in ATM network
US5446738A (en) ATM multiplexing system
JP3128654B2 (ja) 監視制御方法、監視制御装置及び交換システム
JP3589660B2 (ja) アクセス制御ａｔｍスイッチ
US6430187B1 (en) Partitioning of shared resources among closed user groups in a network access device
JPH07321823A (ja) マルチキャスティング機能を備えた装置
JPH07321822A (ja) マルチキャスティング機能を備えた装置
JP2005253077A (ja) Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム
US6195352B1 (en) System and method for automatically identifying and analyzing currently active channels in an ATM network
US7215672B2 (en) ATM linked list buffer system
US6169727B1 (en) Device and method of notifying and controlling congestion in asynchronous transfer mode network
KR100223298B1 (ko) 광대역 종합 정보 통신망의 터미널 정합 장치
US5987007A (en) Manipulation of header field in ATM cell
KR100460496B1 (ko) 에이티엠 교환기 가입자 장치에서 비정상적 제어셀 복구장치 및 방법
KR0175578B1 (ko) 능동형 단방향 이중버스에서의 셀 릴레이 및 에드/드랍장치 및 방법
US6128299A (en) System for low-cost connection of devices to an ATM network
KR950000672B1 (ko) Atm방식에서의 셀 역다중화 장치
JPH0310543A (ja) 広帯域ｉｓｄｎ用宅内系構成方式
KR100606341B1 (ko) 에이티엠 교환 시스템의 가입자 장치에서의 포트번호설정방법
KR100231458B1 (ko) 일반적인 흐름제어를 이용한 atm 교환기내의 보드 제어방법
KR960014692B1 (ko) 비동기식 전달 모드셀 라우터
AU719539B2 (en) ATM switching system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 17

EXPY Expiration of term