KR0155905B1 - Dry etching apparatus equipped with isolation ring in lower electrode - Google Patents
Dry etching apparatus equipped with isolation ring in lower electrode Download PDFInfo
- Publication number
- KR0155905B1 KR0155905B1 KR1019950037161A KR19950037161A KR0155905B1 KR 0155905 B1 KR0155905 B1 KR 0155905B1 KR 1019950037161 A KR1019950037161 A KR 1019950037161A KR 19950037161 A KR19950037161 A KR 19950037161A KR 0155905 B1 KR0155905 B1 KR 0155905B1
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- wafer
- ring
- dry etching
- isolation ring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32623—Mechanical discharge control means
- H01J37/32642—Focus rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
- H01L21/67069—Apparatus for fluid treatment for etching for drying etching
Abstract
본 발명은 반도체 장치의 제조에 사용되는 건식 에칭 장치에 있어서 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치에 관한 것이다. 본 발명에 있어서, 상기 하부 전극의 상면은 상기 웨이퍼의 크기보다 약간 작은 크기로 형성되고, 상기 아이솔레이션 링은 상기 하부 전극과 상기 아이솔레이션 링과의 사이에서 상기 하부전극이 노출되지 않도록 상기 아이솔레이션 링의 내측으로 돌출되는 돌출부를 포함한다. 본 발명에 의하면, 웨이퍼 상의 포토레지스트가 타버리거나 폴리머가 퇴적되는 것을 억제할 수 있고, 에칭 가공의 균일성을 향상시켜서 에칭효율을 높일 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching apparatus having an isolation ring at a lower electrode in a dry etching apparatus used for manufacturing a semiconductor device. In an embodiment of the present invention, an upper surface of the lower electrode is formed to be slightly smaller than the size of the wafer, and the isolation ring is formed on the inner side of the isolation ring so that the lower electrode is not exposed between the lower electrode and the isolation ring. It includes a protrusion that protrudes. According to the present invention, burnout of the photoresist on the wafer and deposition of the polymer can be suppressed, and the etching efficiency can be improved by improving the uniformity of the etching process.
Description
제1도는 종래의 건식 에칭 장치의 에칭 챔버내의 구조를 개략적으로 나타낸 단면도이다.1 is a cross-sectional view schematically showing a structure in an etching chamber of a conventional dry etching apparatus.
제2도는 종래의 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극 및 아이솔레이션 링의 단면과 상면을 개략적으로 나타낸 도면이다.2 is a view schematically showing the cross section and the top surface of the lower electrode and the isolation ring in the etching chamber of a conventional dry etching apparatus.
제3도는 본 발명의 제2 실시예에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극중 아이솔레이션 링이 장착되는 부분을 개략적으로 나타낸 도면이다.3 is a view schematically showing a portion of the lower electrode in which the isolation ring is mounted in the etching chamber of the dry etching apparatus according to the second embodiment of the present invention.
제4도는 본 발명의 제2 실시예에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극중 아이솔레이션 링이 장착되는 부분을 개략적으로 나타낸 도면이다.4 is a view schematically showing a portion of the lower electrode in which the isolation ring is mounted in the etching chamber of the dry etching apparatus according to the second embodiment of the present invention.
제5도는 제4도에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극상에 장착되는 0-링의 상면을 개략적으로 나타낸 도면이다.FIG. 5 schematically shows the top surface of the 0-ring mounted on the lower electrode in the etching chamber of the dry etching apparatus according to FIG. 4.
제6도는 제4도의 변형 실시예에 따른 건식 에칭 장치 에칭 챔버에 있어서 하부 전극중 일체형 아이솔레이션 링이 장착되는 부분을 개략적으로 나타낸 도면이다.FIG. 6 schematically illustrates a portion of the lower electrode in which the integrated isolation ring is mounted in the dry etching apparatus etching chamber according to the modified embodiment of FIG. 4.
제7도는 제6도에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극 및 일체형 아이솔레이션 링의 단면과 상면을 개략적으로 나타낸 도면이다.FIG. 7 schematically illustrates a cross section and a top surface of the lower electrode and the integrated isolation ring in the etching chamber of the dry etching apparatus according to FIG. 6.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
12,22,32 : 하부 전극 13,23 : 아이솔레이션 링12,22,32: lower electrode 13,23: isolation ring
15 : 아이솔레이션 막 25 : 0-링15: isolation membrane 25: 0-ring
27, 37 : 환형면 33 : 일체형 아이솔레이션 링27, 37: annular surface 33: integral isolation ring
35 : 돌출부35: protrusion
본 발명은 반도체 장치의 제조에 사용되는 건식 에칭 장치에 관한 것으로서, 특히 건식 에칭 장치에 있어서 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dry etching apparatus for use in the manufacture of semiconductor devices, and more particularly, to a dry etching apparatus having an isolation ring at a lower electrode in a dry etching apparatus.
최근, 초고집적 반도체 장치의 제조 기술에 있어서 미세한 패턴을 형성하거나 이방성 에칭이 요구될 때 플라즈마 또는 반응성 이온을 이용한 에칭 공정이 이용되고 있다.Recently, an etching process using plasma or reactive ions has been used in the manufacturing technology of ultra-high integration semiconductor devices when a fine pattern is formed or anisotropic etching is required.
통상의 건식 에칭 공정에 있어서, 건식 에칭 장치는 에칭 챔버내에서 진공을 유지하는 상태에서 웨이퍼가 배치되어 있는 전극에 RF전력을 인가하면서, 가스, 예를 들면 O₂, CHF₃, C₂F6, He 등을 공급하여 반응을 일으켜서 에칭을 행한다.In a typical dry etching process, a dry etching apparatus applies gas, for example, O 2, CHF 3 , C 2 F 6 , He, etc. while applying RF power to an electrode on which a wafer is placed while maintaining a vacuum in an etching chamber. It supplies, causes a reaction, and performs etching.
제1도는 종래의 건식 에칭 장치의 에칭 챔버 내부의 주요 부분을 개략적으로 나타낸 것으로서, 에칭 챔버는 상부전극(1)과 하부 전극(2)을 갖추고 있다. 상기 하부 전극(2)에는 그 상부 주위에 아이솔레이션 링(3)이 결합되어 있다. 상기 아이솔레이션 링(3)은 상기 하부 전극(2)상에 웨이퍼가 올려질 때 웨이퍼가 정위치로 얼라인(align)되도록 하는 역할과, 하부 전극에 인가되는 RF 전력이 외부로 빠져나가는 것을 차단하는 역할을 한다.FIG. 1 schematically shows the main part inside the etching chamber of a conventional dry etching apparatus, which is equipped with an upper electrode 1 and a lower electrode 2. An isolation ring 3 is coupled to the lower electrode 2 around its upper portion. The isolation ring 3 serves to align the wafer in position when the wafer is placed on the lower electrode 2 and to prevent the RF power applied to the lower electrode from escaping to the outside. Play a role.
제2도는 제1도중에서 하부 전극(2) 및 아이솔레이션 링(3)의 단면과 상면을 개략적으로 나타낸 것이다.FIG. 2 schematically illustrates the cross section and the top surface of the lower electrode 2 and the isolation ring 3 in FIG. 1.
상기와 같이 구성된 하부 전극(2)을 이용하여 건식 에칭을 행할 때, 소정의 패턴을 형성하기 위하여 소정의 포토레지스트 패턴이 형성된 웨이퍼(4)가 상기 하부 전극(2) 상에 놓여진다. 이 상태에서 RF 전력을 인가함으로써 상기 포토레지스트 패턴을 마스크로 하여 웨이퍼(4)상에서 건식 에칭이 이루어진다.When dry etching is performed using the lower electrode 2 configured as described above, a wafer 4 on which a predetermined photoresist pattern is formed is formed on the lower electrode 2 to form a predetermined pattern. In this state, by applying RF power, dry etching is performed on the wafer 4 using the photoresist pattern as a mask.
제1도 및 제2도에 도시한 구성으로 에칭을 행하는데 있어서, 웨이퍼(4)가 놓여지게 되는 하부 전극(2)의 상면은 웨이퍼(4)보다 커서 하부 전극(2) 상에 웨이퍼(4)를 올려 놓게되면 하부 전극(2)상에는 웨이퍼(4)에 의해 가려지지 않는 노출 부분(제1도의부분)이 생기게 된다. 이부분에서는 에칭 공정중에 다음과 같은 문제가 발생한다.In etching with the configuration shown in FIGS. 1 and 2, the upper surface of the lower electrode 2 on which the wafer 4 is to be placed is larger than the wafer 4 so that the wafer 4 is placed on the lower electrode 2. ), The exposed portion that is not covered by the wafer 4 on the lower electrode 2 (see FIG. 1). Part). this In the part, the following problems occur during the etching process.
즉, 제1도 및 제2도의 구성을 가지는 에칭 챔버 내의 상부 전극(1) 및 하부 전극(2)에 RF 전력을 인가할 때, 에칭 챔버 내로 공급되는 가스(예를 들면,O₂, CHF₃, C₂F6, He 등 )와 웨이퍼(4) 상의 포토레지스트 및 공정 막질 (예를 들면, PSG, 질화물, 산화물)과의 반응 결과 얻어지는 부산물(이하, 폴리머라 함)이 하부 전극(2)의 노출된 부분 (제1도의부분)에 이상 퇴적(異狀堆積)되는 현상이 생긴다. 이러한 상태에서 한 웨이퍼의 에칭 가공을 완료한 후 다음 순서에 해당하는 다른 웨이퍼의 에칭 가공을 위하여 그 다음 순서의 웨이퍼를 하부 전극상의 이상 퇴적된 부분 위에 올려 놓는 경우에, 상기 이상 퇴적된 폴리머 퇴적물에 의해 웨이퍼가 하부 전극 상에 밀착되지 않고 들뜨게 되어, 하부 전극에 설치되는 냉각 장치 (도시 생략)와 웨이퍼와의 거리가 멀어지므로 웨이퍼의 냉각 효과가 떨어져서, 웨이퍼 상의 포토레지스트가 타버리게 된다.That is, when RF power is applied to the upper electrode 1 and the lower electrode 2 in the etching chambers having the configurations of FIGS. 1 and 2, the gas supplied into the etching chamber (for example, O 2, CHF 3, C 2 F 6 , He, etc.) and by-products (hereinafter referred to as polymers) obtained as a result of the reaction between the photoresist on the wafer 4 and the process film (eg, PSG, nitride, oxide) (hereinafter, referred to as polymer) are exposed portions of the lower electrode 2. (Of FIG. 1 Abnormal accumulation in the part) occurs. In this state, when the etching process of one wafer is completed and the wafer of the next order is placed on the abnormally deposited portion on the lower electrode for the etching process of the other wafers in the following order, the wafer is placed on the abnormally deposited polymer deposit. As a result, the wafer is lifted up without being adhered to the lower electrode, so that the distance between the wafer and the cooling device (not shown) provided on the lower electrode is farther away, so that the cooling effect of the wafer is lowered and the photoresist on the wafer burns out.
또한, 웨이퍼가 상기한 바와 같이 폴리머 퇴적물에 의해 기울어지게 되면, 에칭 공정시 에칭 가공되는 표면도 균일하게 에칭될 수 없어서 에칭 가공의 균일성이 저하되므로 에칭 효율이 떨어진다.In addition, when the wafer is inclined by the polymer deposit as described above, the surface to be etched during the etching process cannot be evenly etched, so that the uniformity of the etching process is lowered, so that the etching efficiency is lowered.
또한, 하부 전극의 상기부분은 웨이퍼에 의해 덮이지 않고 그대로 노출되어 있으므로, 상기부분에서의 RF전력이 웨이퍼의 에지 부분에 그대로 전달된다. 그 결과, 웨이퍼의 에지 부분 (제1도의부분)에서의 단위 면적당 RF 전력의 크기가 웨이퍼의 중앙 부분(제1도의부분)에서보다 커져서, 이로 인해 웨이퍼상의부분의 분당 식각량이부분보다 훨씬 커진다. 그 결과, 에칭 가공의 균일성이 저하되어 에칭 효율이 떨어진다.Also, the above of the lower electrode Since the part is not covered by the wafer and is exposed as it is, the above RF power at the portion is delivered as is to the edge portion of the wafer. As a result, the edge portion of the wafer (Fig. The magnitude of the RF power per unit area in the portion is shown in FIG. Part), which causes the The amount of etching per minute Much larger than the part. As a result, the uniformity of the etching process is lowered and the etching efficiency is lowered.
본 발명의 목적은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 반도체 장치의 제조 공정에 있어서 건식 에칭중에 에칭 가공을 균일하게 행함으로써 효율적으로 에칭할 수 있는 건식 에칭 장치를 제공하는 것이다.An object of the present invention is to solve the conventional problems as described above, and to provide a dry etching apparatus that can be efficiently etched by uniformly performing an etching process during dry etching in a semiconductor device manufacturing process.
상기 목적을 달성하기 위하여 본 발명은,The present invention to achieve the above object,
에칭 챔버 내의 상부 전극과, 웨이퍼를 올려 놓는 상면을 갖춘 하부전극과, 상기 하부 전극에서의 RF 전력을 차단하는 아이솔레이션 링을 구비한 건식 에칭 장치에 있어서,A dry etching apparatus having an upper electrode in an etching chamber, a lower electrode having an upper surface on which a wafer is placed, and an isolation ring for cutting off RF power at the lower electrode.
상기 하부 전극의 상면에는 상기 하부 전극의 상면이 노출되지 않도록 상기 상면 전체에 형성된 아이솔레이션 막을 포함하는 것을 특징으로 하는 건식 에칭 장치를 제공한다.The upper surface of the lower electrode provides an dry etching apparatus comprising an isolation film formed on the entire upper surface so that the upper surface of the lower electrode is not exposed.
바람직하게는, 상기 아이솔레이션 막은 알루미늄(Al)의 양극 산화(anodizing)를 통해서 형성된 Al₂O₃막 또는 폴리이미드 필름으로 이루어진다.Preferably, the isolation film is made of an Al2O3 film or a polyimide film formed through anodizing aluminum.
또한 본 발명은,In addition, the present invention,
에칭 챔버 내에 상부 전극과, 웨이퍼를 올려 놓는 상면을 갖춘 하부전극과, 상기 하부 전극에서의 RF전력을 차단하는 아이솔레이션 링을 구비한 건식 에칭 장치에 있어서,A dry etching apparatus having an upper electrode in an etching chamber, a lower electrode having an upper surface on which a wafer is placed, and an isolation ring for cutting off RF power at the lower electrode.
상기 하부 전극의 상면은 상기 웨이퍼의 크기보다 약간 작은 크기로 형성되고,The upper surface of the lower electrode is formed to a size slightly smaller than the size of the wafer,
상기 하부 전극과 상기 아이솔레이션 링과의 사이에서 상기 하부 전극이 노출되지않도록 상기 하부 전극과 상기 아이솔레이션 링과의 사이에 장착되는 0-링을 포함하는 것을 특징으로 하는 건식 에칭 장치를 제공한다.And a 0-ring mounted between the bottom electrode and the isolation ring such that the bottom electrode is not exposed between the bottom electrode and the isolation ring.
바람직하게는, 상기 하부 전극은 그 측벽의 단면의 형상이 계단식으로 형성되고, 상기 하부 전극중 상기 0-링이 장착되는 부분에는 상기 상면보다 높이가 낮은 환형면(環刑面)이 형성된다. 또한, 상기 하부전극의 상면의 형상은 건식 에칭 가공될 웨이판 형상과 일치한다.Preferably, the lower electrode has a stepped cross-sectional shape of the side wall, and an annular surface having a height lower than that of the upper surface is formed at a portion of the lower electrode on which the 0-ring is mounted. Further, the shape of the upper surface of the lower electrode is consistent with the shape of the way plate to be dry etched.
또한 바람직하게는, 상기 0-링의 내경의 크기는 웨이퍼의 외경의 크기보다 작고, 상기 0-링의 높이는 상기 하부 전극의 환형면으로부터 상면까지의 높이와 같거나 더 낮게 형성된다. 상기 0-링은 폴리아릴레이트 (polyarylate) 또는 세라믹으로 이루어지는 것이 바람직하다.Also preferably, the inner diameter of the zero ring is smaller than the outer diameter of the wafer, and the height of the zero ring is equal to or lower than the height from the annular surface to the upper surface of the lower electrode. The 0-ring is preferably made of polyarylate or ceramic.
또한 본 발명은,In addition, the present invention,
에칭 챔버 내에 상부 전극과, 웨이퍼를 올려 놓는 상명을 갖춘 하부전극과, 상기 하부 전극에서의 RF 전력을 차단하는 아이솔레이션 링을 구비하는 건식 에칭 장치에 있어서,A dry etching apparatus comprising an upper electrode in an etching chamber, a lower electrode having a name on which a wafer is placed, and an isolation ring for cutting off RF power at the lower electrode.
상기 하부 전극의 상면은 상기 웨이퍼의 크기보다 약간 작은 크기로 형성되고,The upper surface of the lower electrode is formed to a size slightly smaller than the size of the wafer,
상기 아이솔레이션 링은 상기 하부 전극과 상기 아이솔레이션 링과의 사이에서 상기 하부전극이 노출되지않도록 상기 아이솔레이션 링의 내측으로 돌출되는 돌출부를 포함하는 것을 특징으로 하는 건식 에칭 장치를 제공한다.The isolation ring provides a dry etching apparatus including a protrusion protruding inwardly of the isolation ring so that the lower electrode is not exposed between the lower electrode and the isolation ring.
바람직하게는, 상기 하부 전극은 그 측벽의 단면의 형상이 계단식으로 형성되고, 상기 하부 전극중 상기 아이솔레이션 링의 돌출부가 장착되는 부분에는 상기 상면보다 높이가 낮은 환형면이 형성된다. 또한, 상기 하부 전극의 상면의 형상은 건식 에칭 가공될 웨이퍼의 형상과 일치한다.Preferably, the lower electrode has a stepped cross-sectional shape of the side wall, and an annular surface having a lower height than the upper surface is formed at a portion of the lower electrode on which the protrusion of the isolation ring is mounted. Further, the shape of the upper surface of the lower electrode is consistent with the shape of the wafer to be dry etched.
또한 바람직하게는, 상기 아이솔레이션 링의 돌출부의 내경의 크기는 웨이퍼의 외경의 크기보다 작고, 상기 돌출부의 높이는 상기 하부 전극의 환형면으로부터 상면까지의 높이와 같거나 더 낮게 형성된다. 상기 일체형 아이솔레이션 링은 세라믹으로 이루어지는 것이 바람직하다.Also preferably, the size of the inner diameter of the protrusion of the isolation ring is smaller than the size of the outer diameter of the wafer, and the height of the protrusion is formed equal to or lower than the height from the annular surface to the upper surface of the lower electrode. Preferably, the integrated isolation ring is made of ceramic.
본 발명에 따르면, 건식 에칭 장치를 사용하여 웨이퍼를 에칭할 때 하부 전극상에서 웨이퍼가 놓여지는 부분 외의 부분에서 하부 전극이 노출되지 않으므로, 하부전극 상에 폴리머가 퇴적되거나, 포토레지스트가 타버리는 현상을 억제할 수 있고, 그에 따라 웨이퍼 상에서 균일한 에칭 가공이 이루어져서 에칭 효율을 높일 수 있다.According to the present invention, when the wafer is etched using the dry etching apparatus, the lower electrode is not exposed at the portion other than the portion where the wafer is placed on the lower electrode, so that the polymer is deposited on the lower electrode or the photoresist burns out. It can suppress and accordingly, uniform etching process is performed on a wafer, and etching efficiency can be improved.
다음에, 첨부 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.Next, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[제1실시예][First Embodiment]
제3도는 본 발명의 제1 실시예에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극중 아이솔레이션 링이 장착되는 부분을 개략적으로 나타낸 도면이다.3 is a view schematically showing a portion of the lower electrode in which the isolation ring is mounted in the etching chamber of the dry etching apparatus according to the first embodiment of the present invention.
제3도를 참조하면, 하부 전극(12) 상에서 웨이퍼가 놓여지게 되는 상면 전체에 아이솔레이션 막(15)을 형성하여, 상기 아이솔레이션 막(15)의 위에 웨이퍼(14)를 올려놓을 수 있도록 하였다.Referring to FIG. 3, the isolation film 15 is formed on the entire upper surface on which the wafer is placed on the lower electrode 12, so that the wafer 14 may be placed on the isolation film 15.
상기 아이솔레이션 막(15)은 알루미늄(Al)의 양극 산화(anodizing)를 통해서 구성된 80㎛정도의 Al₂O₃막으로서 형성할 수도 있고, 또는 상기 하부 전극(12)의 상면에 약 1~5밀(mil)두께의 폴리이미드 필름(상품명:KAPTON; Du pont de Nemours, E. I. Co.사 제품)을 완전히 덮어서, 폴리이미드 필름에 의해 형성할 수도 있다.The isolation film 15 may be formed as an Al 2 O 3 film having a thickness of about 80 μm formed by anodizing aluminum (Al), or about 1 to 5 mils on the upper surface of the lower electrode 12. The polyimide film (brand name: KAPTON; Dupont de Nemours, EI Co., Ltd. product) of thickness can be covered completely, and it can also form with a polyimide film.
본 실시예에 의하면, 웨이퍼를 에칭 가공하기 위하여 하부 전극의 상면에 웨이퍼를 올려 놓았을 때, 아이솔레이션 막에 의해 하부 전극의 상면이 모두 가려져서 하부 전극의 상면이 노출되는 일이 없으므로, 종래의 경우와 같이 건식 에칭 공정중에 RF 전력이 웨이퍼의 에지 부분에 그대로 전달되는 일이 없어서, 웨이퍼의 에칭 가공의 균일성을 향상시킬 수 있다.According to the present embodiment, when the wafer is placed on the upper surface of the lower electrode for etching the wafer, the upper surface of the lower electrode is not covered by the isolation film so that the upper surface of the lower electrode is not exposed. Likewise, RF power is not transmitted to the edge portion of the wafer as it is during the dry etching process, so that the uniformity of the etching process of the wafer can be improved.
[제2실시예]Second Embodiment
제4도는 본 발명의 제2 실시예에 따른 건식 에칭 장치의 에칭 챔버에 있어서 하부 전극중 아이솔레이션 링이 장착되는 부분을 개략적으로 나타낸 도면이다. 본 실시예에서는 상기 제1 실시예에서 사용한 아이솔레이션 막(15) 대신에 0-링(25)을 사용하고, 이에 따라 구조를 개선한 하부전극(22)을 사용하였다.4 is a view schematically showing a portion of the lower electrode in which the isolation ring is mounted in the etching chamber of the dry etching apparatus according to the second embodiment of the present invention. In the present embodiment, the 0-ring 25 is used instead of the isolation film 15 used in the first embodiment, and the lower electrode 22 having the improved structure is used.
제4도를 참조하여 구체적으로 설명하면, 웨이퍼(24)를 올려 놓는 하부 전극(22)의 상면은 웨이퍼(24)와 동일한 형상으로 구성되고, 상기 상면의 크기는 웨이퍼(24)의 크기보다 약간 작게 형성된다. 그리고, 상기와 같이 형성된 상기 하부 전극(22)상에 웨이퍼(24)를 올려 놓았을 때 상기 웨이퍼(24)와 아이솔레이션 링(23) 사이에서 노출되는 하부 전극(22) 부분에는 상기 노출 부분을 완전히 덮도록 0-링(25)을 장착한다. 이 때, 0-링(25)의 두께는 상기 0-링(25)이 상기 하부 전극(22)상에 장착되었을 때 상기 0-링(25)의 높이가 상기 하부 전극(22)보다 낮게 형성되도록 한다. 또한, 상기 하부 전극(22)은 그 측벽의 단면의 형상이 예를 들면 계단식으로 형성됨으로써, 상기 0-링(25)이 장착되는 부분에서 상기 상면보다 높이가 낮은 환형면(27)을 형성하는 구성으로 이루어질 수 있다. 또한 상기 0-링(25)은 폴리아릴레이트(polyarylate)또는 세라믹으로 형성할 수 있다.Specifically, referring to FIG. 4, the upper surface of the lower electrode 22 on which the wafer 24 is placed is configured in the same shape as the wafer 24, and the size of the upper surface is slightly larger than the size of the wafer 24. It is formed small. When the wafer 24 is placed on the lower electrode 22 formed as described above, a portion of the exposed portion of the lower electrode 22 exposed between the wafer 24 and the isolation ring 23 is completely exposed. Fit the 0-ring 25 to cover. In this case, the thickness of the 0-ring 25 is formed such that the height of the 0-ring 25 is lower than the lower electrode 22 when the 0-ring 25 is mounted on the lower electrode 22. Be sure to In addition, the lower electrode 22 has an annular surface 27 having a height lower than that of the upper surface at the portion where the 0-ring 25 is mounted by forming a cross-sectional shape of the side wall, for example, in a stepped manner. It can be made in a configuration. In addition, the 0-ring 25 may be formed of polyarylate or ceramic.
제5도는 제4도에 따라 제조된 상기 0-링(25)의 상면도이다. 상기 0-링(25)의 형상은 웨이퍼(24)의 형상과 대응한다. 상기 0-링(25)의 크기 및 형상은 상기 환형면(27)의 크기 및 형상과 동일하고, 상기 0-링(25)의 두께는 상기 하부 전극(22)의 환형면(27)으로부터 상면까지의 높이와 같거나 더 작게 형성되어 있다. 바람직하게는, 상기 0-링(25)의 두께는 약 4~5㎜이다.5 is a top view of the zero ring 25 made according to FIG. The shape of the 0-ring 25 corresponds to the shape of the wafer 24. The size and shape of the 0-ring 25 is the same as the size and shape of the annular surface 27, and the thickness of the 0-ring 25 is the upper surface from the annular surface 27 of the lower electrode 22. It is formed equal to or smaller than the height to. Preferably, the thickness of the 0-ring 25 is about 4-5 mm.
이와 같이 형성함으로써, 상기 0-링(25)이 상기 환형면(27)상에 장착되었을 때 상기 0-링(25)의 높이가 상기 하부 전극(22)의 상면의 높이와 같거나 더 낮게 된다.In this way, the height of the 0-ring 25 is equal to or lower than the height of the upper surface of the lower electrode 22 when the 0-ring 25 is mounted on the annular surface 27. .
이와 같이 형성하는 이유는, 웨이퍼(24)를 하부 전극(22) 상에 올려놓을 때 0-링(25)에 의해 웨이퍼(24)가 뜨게 되는 일이 없도록 함으로써, 웨이퍼(24)의 냉각 효과를 극대화하고, 그에 따라 포토레지스트가 타는 것을 방지하기 위한 것이다. 또한 상기 0-링(25)의 높이를 상기 하부 전극(22)의 상면의 높이보다 더 낮게 하면, 건식 에칭중의 반응 부산물이 웨이퍼(24)가 놓여지는 하부 전극(22)의 상면보다 낮은 쪽으로 떨어지게 되는 효과가 있다.The reason for this formation is that the cooling effect of the wafer 24 is improved by preventing the wafer 24 from floating by the 0-ring 25 when the wafer 24 is placed on the lower electrode 22. This is to maximize and thus prevent burning of the photoresist. Also, if the height of the 0-ring 25 is lower than the height of the upper surface of the lower electrode 22, the reaction by-products during dry etching are lower than the upper surface of the lower electrode 22 on which the wafer 24 is placed. There is an effect of falling.
또한, 상기와 같이 형성된 0-링(25)의 내경의 크기는 상기 하부 전극(22)의 형상에 의해서 웨이퍼(24)의 외경의 크기보다 약간 작아지게 된다. 이에 따라, 웨이퍼(24)의 에칭 가공의 균일성을 향상시킬 수 있다.In addition, the size of the inner diameter of the 0-ring 25 formed as described above is slightly smaller than the size of the outer diameter of the wafer 24 due to the shape of the lower electrode 22. Thereby, the uniformity of the etching process of the wafer 24 can be improved.
본 실시예에 있어서는, 상기 아이솔레이션 링 (23)과 상기 0-링(25)을 별개의 부품으로서 사용하는 경우에 대하여 설명하였으나, 상기 0-링(25)을 상기 아이솔레이션 링(23)부분에 포함시키는 형태로 아이솔레이션 링을 변형시켜서 사용할 수도 있다.In the present embodiment, the case where the isolation ring 23 and the 0-ring 25 are used as separate components has been described, but the 0-ring 25 is included in the isolation ring 23. It can also be used by modifying the isolation ring.
제6도는 0-링과 아이솔레이션 링을 일체로 형성함으로써, 상기 아이솔레이션 링(23)을 일체형 아이솔레이션 링(33)으로서 사용한 경우를 도시한 것이다.FIG. 6 shows the case where the isolation ring 23 is used as the integral isolation ring 33 by integrally forming the 0-ring and the isolation ring.
구체적으로 설명하면, 상기 제4도를 참조하여 설명한 바와 같이 하부 전극(32)은 그 측벽의 단면의 형상이 예를 들면 계단식으로 형성되어, 일체형 아이솔레이션 링(33)의 내측으로 돌출되는 돌출부가(35)가 장착되는 부분에 환형면(27)이 형성된다.Specifically, as described with reference to FIG. 4, the lower electrode 32 has a cross-sectional shape of the sidewall of the lower electrode 32, for example, in a stepped manner, such that a protrusion protruding inward of the integrated isolation ring 33 ( The annular surface 27 is formed in the part to which 35 is mounted.
상기 일체형 아이솔레이션(33)은 세라믹으로 형성하는 것이 바람직하다. 또한 상기 돌출부(35)는 상기 제4도의 경우에서 상기 0-링(25)에 대하여 설명한 바와 같이, 그 형상이 웨이퍼(34)의 형상과 대응한다. 또한, 상기 돌출부(35)의 크기 및 형상은 상기 환형면(37)의 크기 및 형상과 동일하고, 상기 돌출부(35)의 두께는 상기 하부전극(32)의 환형면(37)으로부터 상면까지의 높이와 같거나 더 작게 형성되어 있다.The integrated isolation 33 is preferably formed of ceramic. In addition, the protrusion 35 has a shape corresponding to that of the wafer 34, as described with respect to the 0-ring 25 in the case of FIG. 4. In addition, the size and shape of the protrusion 35 is the same as the size and shape of the annular surface 37, the thickness of the protrusion 35 from the annular surface 37 of the lower electrode 32 to the upper surface It is formed equal to or smaller than the height.
이와 같이 형성하면, 상기 일체형 아이솔레이션(33)이 하부 전극(32) 상에 장착되었을 때 상기 일체형 아이솔레이션(33)의 돌출부(35)의 높이가 상기 하부 전극(32)의 상면의 높이와 같거나 더 낮게 된다. 이와 같이 형성하는 이유는 제4도의 경우에 대하여 설명한 바와 같다.In this manner, when the integrated isolation 33 is mounted on the lower electrode 32, the height of the protrusion 35 of the integrated isolation 33 is equal to or greater than the height of the upper surface of the lower electrode 32. Will be low. The reason for this formation is as described with reference to FIG.
제7도는 제6도에 도시한 하부 전극(32) 및 일체형 아이솔레이션 링(33)의 단면과 상면을 개략적으로 나타낸 것이다. 제7도로부터 알 수 있는 바와 같이, 상기 일체형 아이솔레이션 링(33)의 돌출부(35)형상은 웨이퍼(34)의 형상과 대응한다.FIG. 7 schematically shows the cross section and the top surface of the lower electrode 32 and the integral isolation ring 33 shown in FIG. As can be seen from FIG. 7, the shape of the protrusion 35 of the integrated isolation ring 33 corresponds to the shape of the wafer 34.
본 실시예에 있어서는, 상기 하부 전극 상에 웨이퍼를 올려 놓았을 때 하부 전극의 상면에서 노출되는 부분을 없애기 위하여 0-링, 또는 돌출부를 갖춘 일체형 아이솔레이션을 사용하고, 상기 0-링 또는 일체형 아이솔레이션 링의 돌출부의 형상에 따라서 하부 전극의 구조도 그에 대응하는 형상으로 형성하였으나, 0-링 또는 일체형 아이솔레이션 링의 돌출부의 형상을 반드시 본 실시예에서와 같이 형성할 필요는 없으며, 이 기술 분야에서 통상의 지식을 가진 자이면 용이하게 알 수 있는 바와 같이, 하부 전극의 상면에 웨이퍼가 놓여졌을 때 0-링 또는 일체형 아이솔레이션 링의 돌출부에 의하여 하부 전극의 상면에서 노출되는 부분을 없앨 수 있는 형상이면 어느 형사이든 가능하다.In this embodiment, in order to eliminate the portion exposed from the upper surface of the lower electrode when the wafer is placed on the lower electrode, a zero-ring or an integrated isolation with protrusions is used, and the zero-ring or integral isolation ring is used. According to the shape of the protrusion of the lower electrode, the structure of the lower electrode is also formed in a corresponding shape, but the shape of the protrusion of the 0-ring or the integral isolation ring is not necessarily formed as in this embodiment, and it is conventional in the art. As will be readily appreciated by those skilled in the art, any shape that can eliminate the exposed portion of the lower electrode by the protrusion of the 0-ring or integral isolation ring when the wafer is placed on the upper surface of the lower electrode. It is possible.
본 실시예에 의하면, 상기 0-링의 내경이 웨이퍼의 외경보다 작고, 0-링의 형상이 웨이퍼의 형상과 대응하는 형상을 가지므로, 웨이퍼를 에칭 가공하기 위하여 하부 전극상에 올려 놓았을 때, 하부 전극의 상면이 외부로 노출되지 않게 되므로, RF 전력을 효율적으로 차단할 수 있고, 그에 따라 웨이퍼의 에칭 가공의 균일성을 향상시킬 수 있다.According to this embodiment, since the inner diameter of the 0-ring is smaller than the outer diameter of the wafer and the shape of the 0-ring has a shape corresponding to that of the wafer, the wafer is placed on the lower electrode for etching. Since the upper surface of the lower electrode is not exposed to the outside, the RF power can be efficiently cut off, thereby improving the uniformity of the etching process of the wafer.
또한, 상기 0-링은 그 높이가 하부 전극의 상면의 높이 이하로 되도록 장착되므로, 하부 전극의 상면에서 에칭 공정중에 형성되는 반응 부산물의 퇴적물은 높이가 낮은 부분으로 떨어지게 되므로, 에칭 공정중에 웨이퍼가 하부 전극상에서 퇴적물에 의해 들뜨게 되는 것을 방지할 수 있다. 따라서, 에칭 가공의 균일성을 향상시킴으로써 에칭효율을 높일 수 있다.In addition, since the 0-ring is mounted so that its height is equal to or less than the height of the upper surface of the lower electrode, deposits of reaction by-products formed during the etching process on the upper surface of the lower electrode fall to a portion having a lower height. It can be prevented from being lifted up by the deposit on the lower electrode. Therefore, the etching efficiency can be improved by improving the uniformity of the etching process.
이상, 본 발명을 구체적인 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.The present invention has been described in detail with reference to specific embodiments, but the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. Do.
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037161A KR0155905B1 (en) | 1995-10-25 | 1995-10-25 | Dry etching apparatus equipped with isolation ring in lower electrode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950037161A KR0155905B1 (en) | 1995-10-25 | 1995-10-25 | Dry etching apparatus equipped with isolation ring in lower electrode |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970023818A KR970023818A (en) | 1997-05-30 |
| KR0155905B1 true KR0155905B1 (en) | 1998-12-01 |
Family
ID=19431330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950037161A KR0155905B1 (en) | 1995-10-25 | 1995-10-25 | Dry etching apparatus equipped with isolation ring in lower electrode |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0155905B1 (en) |
-
1995
- 1995-10-25 KR KR1019950037161A patent/KR0155905B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970023818A (en) | 1997-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6824627B2 (en) | Stepped upper electrode for plasma processing uniformity | |
| KR101411753B1 (en) | Quartz guard ring | |
| US20040159286A1 (en) | Plasma treatment device | |
| KR20030074833A (en) | Focus ring for semiconductor treatment and plasma treatment device | |
| US6165276A (en) | Apparatus for preventing plasma etching of a wafer clamp in semiconductor fabrication processes | |
| KR0155905B1 (en) | Dry etching apparatus equipped with isolation ring in lower electrode | |
| KR20060041497A (en) | Dry etching apparatus | |
| US5843237A (en) | Apparatus for manufacturing a semiconductor device having a wafer loading stage with an annular slope | |
| KR20050038898A (en) | Apparatus for dry etching a semiconductor substrate | |
| KR100459646B1 (en) | Separable shield ring | |
| KR20070009159A (en) | Wafer susceptor of plasma etching apparatus | |
| KR100714896B1 (en) | Focus ring of dry etching apparatus | |
| KR100667675B1 (en) | Atmospheric pressure plasma apparatus used in etching of an substrate | |
| JPS63131519A (en) | Dry etching apparatus | |
| KR100293450B1 (en) | Shield ring of etch chamber for semiconductor fabrication | |
| KR200167583Y1 (en) | Plasma etching apparatus for space manufacture | |
| KR20030014843A (en) | Dry etch apparatus | |
| KR200208728Y1 (en) | Vespel clamp ring of etch chamber | |
| KR100240021B1 (en) | A cover for semiconductor etching chamber | |
| KR200211254Y1 (en) | Quartz Disc Structure of Dry Etching Equipment | |
| KR100293460B1 (en) | Method for fabricating semiconductor device | |
| KR200181398Y1 (en) | Etching device for manufacturing semiconductor apparatus | |
| JPH07307335A (en) | Preparation of high dense integrated circuit on semiconductor substrate | |
| KR200367950Y1 (en) | Electrostratic Chuck | |
| KR20000008541A (en) | Dry etching apparatus having a high plasma region compared to an wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100630 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |