KR0154889B1 - Circuit detecting microcomputer error - Google Patents

Circuit detecting microcomputer error

Info

Publication number
KR0154889B1
KR0154889B1 KR1019950052256A KR19950052256A KR0154889B1 KR 0154889 B1 KR0154889 B1 KR 0154889B1 KR 1019950052256 A KR1019950052256 A KR 1019950052256A KR 19950052256 A KR19950052256 A KR 19950052256A KR 0154889 B1 KR0154889 B1 KR 0154889B1
Authority
KR
South Korea
Prior art keywords
signal
pulse signal
output
error
unit
Prior art date
Application number
KR1019950052256A
Other languages
Korean (ko)
Other versions
KR970049522A (en
Inventor
현준진
Original Assignee
정몽원
만도기계주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽원, 만도기계주식회사 filed Critical 정몽원
Priority to KR1019950052256A priority Critical patent/KR0154889B1/en
Publication of KR970049522A publication Critical patent/KR970049522A/en
Application granted granted Critical
Publication of KR0154889B1 publication Critical patent/KR0154889B1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 두 개의 마이콤을 구비하고 있는 시스템에서 두 마이콤의 동작에 에러가 발생하는 지를 검출하는 것이다.The present invention detects whether an error occurs in the operation of two microcomputers in a system having two microcomputers.

본 발명은 두 개의 마이콤의 동작에 에러가 발생하는 지를 판별하고, 에러의 발생시 이를 검출하는 것으로서 펄스 검출부(10)가 두 개의 마이콤이 각기 출력하는 펄스신호를 출력하는 지를 검출하고, 펄스신호 검출부(10)의 출력신호에 따라 판단신호 출력부(20)가 전원을 충전 및 방전하면서 두 펄스신호 출력의 판단신호를 출력하며, 판단신호 출력부(20)의 출력신호를 비교부(30)미리 설정된 기준전압과 비교하여 에러 검출신호를 출력한다.The present invention is to determine whether an error occurs in the operation of the two micom, and when the error occurs, the pulse detection unit 10 detects whether to output the pulse signal respectively output by the two micom, and the pulse signal detection unit ( According to the output signal of 10), the determination signal output unit 20 outputs a determination signal of two pulse signal outputs while charging and discharging power, and the output signal of the determination signal output unit 20 is pre-set by the comparison unit 30. The error detection signal is output in comparison with the reference voltage.

Description

마이콤의 에러 검출회로Micom error detection circuit

제1도는 본 발명의 에러 검출회로도.1 is an error detection circuit diagram of the present invention.

제2도의 (a) - (e)는 제1도의 각부의 동작 파형도.(A)-(e) of FIG. 2 is an operation waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 펄스 신호 검출부 11, 12 : 미분기10: pulse signal detection unit 11, 12: differentiator

20 : 판단 신호 출력부 30 : 비교부20: determination signal output unit 30: comparison unit

MP : 마스터 펄스 신호 SP : 슬레이브 펄스 신호MP: Master Pulse Signal SP: Slave Pulse Signal

B+: 전원B + : power

본 발명은 두 개의 마이콤을 구비하고 있는 시스템에서 두 마이콤의 동작에 에러가 발생하는 지를 검출하는 마이콤의 에러 검출회로에 관한 것이다.The present invention relates to an error detection circuit of a microcomputer for detecting whether an error occurs in the operation of two microcomputers in a system having two microcomputers.

일반적으로 차량에 설치되어 차량의 제동을 제어하는 ABS(Anti-lock Break System) 등과 같이 2개의 마이콤을 사용하는 시스템들은 어느 하나의 마이콤에 이상이 발생할 경우에 시스템의 동작 제어에 에러가 발생하게 된다.In general, systems using two micoms, such as an anti-lock break system (ABS) installed in a vehicle to control the braking of the vehicle, cause an error in the operation control of the system when an error occurs in any one of the micoms. .

그러나 종래에는 마이콤의 이상 동작 여부에 관계없이 시스템을 동작시켰으므로 마이콤의 동작에 에러가 발생할 경우에 시스템의 동작이 불안정하였으며, ABS에서는 차량의 제동에 에러가 발생하여 안전사고가 발생하는 등의 문제점이 있었다.However, in the past, the system was operated regardless of the abnormal operation of the microcomputer. Therefore, the system operation was unstable when an error occurred in the operation of the microcomputer. In ABS, an error occurred in the braking of the vehicle, causing a safety accident. There was this.

그러므로 본 발명의 목적은 두 개의 마이콤의 동작에 에러가 발생하는 지를 판별하고, 에러의 발생시 이를 검출하는 마이콤의 에러 검출회로를 제공하는 데 있다.It is therefore an object of the present invention to provide an error detection circuit of a microcomputer that determines whether an error occurs in the operation of two microcomputers and detects an error when an error occurs.

이러한 목적을 달성하기 위한 본 발명은 펄스 검출부가 두 개의 마이콤이 각기 출력하는 펄스 신호를 출력하는 지를 검출하고, 펄스 신호 검출부의 출력신호에 따라 판단 신호 출력부가 전원을 충전 및 방전하면서 두 펄스 신호 출력의 판단 신호를 출력하며, 판단 신호 출력부의 출력신호를 비교부가 미리 설정된 기준 전압과 비교하여 에러 검출 신호를 출력하는 것을 특징으로 한다.In order to achieve the above object, the present invention detects whether a pulse detector outputs a pulse signal respectively output by two microcomputers, and outputs two pulse signals while the judgment signal output unit charges and discharges power according to the output signal of the pulse signal detector. And outputs an error detection signal by comparing the output signal of the determination signal output unit with a preset reference voltage.

이하, 첨부된 도면을 참조하여 본 발명의 마이콤의 에러 검출회로를 상세히 설명한다.Hereinafter, the error detection circuit of the microcomputer of the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명의 에러 검출 회로도이다. 이에 도시된 바와 같이, 본 발명은 제1 마이콤 및 제2 마이콤이 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)를 출력하는 지를 검출하는 펄스 신호 검출부(10)와, 상기 펄스 신호 검출부(10)의 출력신호에 따라 전원(B+)을 충전 및 방전하면서 마스터 펄스 신호(MP) 및 슬레이브 펄스신호(SP) 출력의 판단 신호를 출력하는 판단 신호 출력부(20)와, 상기 판단 신호 출력부(20)의 출력신호를 미리 설정된 기준 전압과 비교하여 에러 검출 신호를 출력하는 비교부(30)로 구성하였다.1 is an error detection circuit diagram of the present invention. As shown in the drawing, the present invention provides a pulse signal detection unit 10 for detecting whether the first and second microcomputers output the master pulse signal MP and the slave pulse signal SP, and the pulse signal detection unit 10. A determination signal output unit 20 for outputting a determination signal for outputting the master pulse signal MP and the slave pulse signal SP while charging and discharging the power B + according to the output signal of A comparison unit 30 outputs an error detection signal by comparing the output signal at 20 with a preset reference voltage.

여기서, 펄스 신호 검출부(10)는, 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)가 접지 저항(R1)(R4) 및 콘덴서(C1)(C2)를 통해 접지 저항(R2)(R5) 및 저항(R3)(R6)의 일측단자에 인가되게 접속되어 미분기(11)(12)가 구성되고, 미분기(11)(12)의 출력단자는 앤드 게이트(AND)의 입력단자에 접속되어 앤드 게이트(AND)의 출력단자에서 검출 신호가 출력되게 하였다.Here, the pulse signal detection unit 10, the master pulse signal (MP) and the slave pulse signal (SP) is the ground resistance (R 1 ) through the ground resistor (R 1 ) (R 4 ) and the capacitor (C 1 ) (C 2 ). 2 ) R 5 and R 3 are connected to one terminal of R 6 to form differentiators 11 and 12, and output terminals of differentiators 11 and 12 are AND gates. The detection signal was outputted from the output terminal of the AND gate AND.

판단 신호 출력부(20)는, 상기 앤드 게이트(AND)의 출력단자를 저항(R7)을 통해 트랜지스터(Q1)의 베이스에 접속되고, 트랜지스터(Q1)의 콜렉터에는 전원(B+)이 저항(R8)을 통해 인가되게 접속됨과 아울러 그 접속점에 접지 콘덴서(C3)가 접속되었다.Determination signal output section 20, a collector of being connected to the base, the transistor (Q 1) of the transistor (Q 1), the output terminal of the AND gate (AND) via a resistor (R 7), the power (B +) It was connected to be applied through this resistor R 8 and the ground capacitor C 3 was connected to the connection point.

비교부(30)는, 판단 신호 출력부(20)의 출력단자가 비교기(CP)의 반전 입력단자(-)에 접속되고, 비교기(CP)의 출력단자는 저항(R9)을 통해 접지 저항(R10) 및 비교기(CP)의 비반전 입력단자(+)에 접속됨과 아울러 그 접속점에 전원(B+)이 저항(R11)을 통해 인가되게 접속되었다.The comparator 30 has an output terminal of the determination signal output unit 20 connected to an inverting input terminal (-) of the comparator CP, and an output terminal of the comparator CP is connected to the ground resistor R through a resistor R 9 . 10 ) and a non-inverting input terminal (+) of the comparator (CP), and a power source (B + ) was connected to the connection point to be applied through a resistor (R 11 ).

이와 같이 구성된 본 발명의 에러 검출회로는 두 개의 마이콤이 제2도의 (a)(b)에 도시된 바와 같이 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)를 각기 출력하면, 출력한 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)는 펄스 신호 검출부(10)의 미분기(11)(12)의 저항(R1)(R4)을 각기 통하고, 콘덴서(C1)(C2)를 통해 접지 저항(R2)(R5)을 통해 미분된 후 저항(R3)(R6)을 다시 통해 앤드 게이트(AND)의 입력단자에 인가된다.In the error detection circuit of the present invention configured as described above, when two microcomputers output the master pulse signal MP and the slave pulse signal SP, respectively, as shown in (a) and (b) of FIG. The signal MP and the slave pulse signal SP pass through the resistors R 1 and R 4 of the differentiators 11 and 12 of the pulse signal detection unit 10, respectively, and the capacitors C 1 and C 2 . After differential through the ground resistor (R 2 ) (R 5 ) through and is applied to the input terminal of the AND gate (AND) again through the resistor (R 3 ) (R 6 ).

그러면, 앤드 게이트(AND)는 제2도의 (c)에 도시된 바와 같이 펄스 신호를 출력하고, 출력한 펄스 신호는 판단 신호 출력부(20)의 저항(R7)을 통해 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)를 온시키게 된다.Then, the AND gate AND outputs a pulse signal as shown in (c) of FIG. 2, and the output pulse signal is transistor Q 1 through the resistor R 7 of the determination signal output unit 20. Is applied to the base of the transistor Q 1 to turn on.

그러면, 판단 신호출력부(20)는, 전원(B+)이 저항(R8)을 통해 콘덴서(C3)에 제2도의 (d)에 도시된 바와 같이 충전되고, 트랜지스터(Q1)가 온될 경우에 콘덴서(C3)의 충전 전원이 트랜지스터(Q1)를 통해 방전되면서 비교부(30)의 비교기(CP)의 반전 입력단자(-)에 인가되어 그의 비반전 입력단자(+)에 인가되는 기준 전압(Vr)과 비교된다.Then, the determination signal output unit 20, the power supply (B + ) is charged to the capacitor (C 3 ) via the resistor (R 8 ) as shown in (d) of FIG. 2, the transistor (Q 1 ) is When it is turned on, the charging power of the capacitor C 3 is discharged through the transistor Q 1 and applied to the inverting input terminal (-) of the comparator CP of the comparator 30 to the non-inverting input terminal (+) thereof. It is compared with the applied reference voltage Vr.

여기서, 앤드 게이트(AND)에서 펄스 신호가 출력될 경우에 콘덴서(C3)에 충전되는 전원의 최대 레벨이 기준 전압(Vr)의 레벨보다 낮게 되도록 저항(R8) 및 콘덴서(C3)의 시정수를 설정하면, 비교기(CP)는 제2도의 (e)에 도시된 바와 같이 계속 저전위를 출력하여 두 마이콤에 에러가 발생됨이 없이 정상으로 동작함을 알리게 된다.Here, when the pulse signal is output from the AND gate AND, the maximum level of the power charged in the capacitor C 3 is lower than the level of the reference voltage Vr so that the resistance of the resistor R 8 and the capacitor C 3 may be reduced. When the time constant is set, the comparator CP continuously outputs a low potential as shown in (e) of FIG. 2 to indicate that the microcomputer operates normally without an error.

이와 같은 상태에서 두 마이콤 중에서 어느 하나의 마이콤에 에러가 발생하여 펄스 신호를 발생하지 않거나 또는 두 마이콤에 모두 에러가 발생하여 모두 펄스 신호를 발생하지 않으면, 상기와는 반대로 앤드 게이트(AND)가 계속 저전위를 출력하여 트랜지스터(Q1)가 계속 오프된다.In this state, if an error occurs in one of the two micoms and does not generate a pulse signal, or if both errors occur in the micom and both do not generate a pulse signal, the AND gate (AND) continues as opposed to the above. The transistor Q 1 is kept off by outputting a low potential.

그러면, 콘덴서(C3)의 충전 전원이 제2도의 (d)에 도시된 바와 같이, 계속 상승하게 되고, 콘덴서(C3)의 충전 전원이 기준 전압(Vr)의 레벨 이상으로 상승하게 되면, 비교기(CP)는 제2도의 (e)에 도시된 바와 같이 저전위를 출력하여 두 마이콤 중에서 어느 하나의 마이콤 또는 두 마이콤이 모두 이상이 있음을 알리게 된다.Then, when the charging power to the capacitor (C 3) becomes, continue to rise as shown in the second degree (d), a capacitor (C 3) charge power is elevated above the level of the reference voltage (Vr) of, The comparator CP outputs a low potential as shown in (e) of FIG. 2 to inform that either one of the two microcomputers or both of the microcomputers are abnormal.

이상에서와 같이 본 발명은 두 마이콤 중에서 어느 하나 이상의 마이콤에 에러가 발생할 경우에 이를 검출하여 출력함으로써 시스템의 사용자는 마이콤의 에러 동작을 바로 판단하여 그에 따른 조치를 취하고, 안전사고의 발생을 미연에 방지할 수 있다.As described above, the present invention detects and outputs an error in any one or more of the two microcomputers so that the user of the system can immediately determine the error operation of the microcomputer and take action accordingly, and prevent the occurrence of a safety accident. You can prevent it.

Claims (2)

제1 마이콤 및 제2 마이콤이 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)를 출력하는 지를 검출하는 펄스 신호 검출부(10)와, 상기 펄스 신호 검출부(10)의 출력신호 따라 전원(B+)을 충전 및 방전하면서 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP) 출력의 판단 신호를 출력하는 판단 신호 출력부(20)와, 상기 판단 신호 출력부(20)의 출력신호를 미리 설정된 기준 전압과 비교하여 에러 검출신호를 출력하는 비교부(30)로 구성됨을 특징으로 하는 마이콤의 에러 검출회로.A pulse signal detector 10 for detecting whether the first and second microcomputers output the master pulse signal MP and the slave pulse signal SP, and a power supply B + according to the output signal of the pulse signal detector 10 ; ) Is a preset reference signal for outputting the determination signal output unit 20 and the output signal of the determination signal output unit 20 while outputting the determination signal of the master pulse signal MP and the slave pulse signal SP. Micom error detection circuit comprising a comparator 30 for outputting an error detection signal in comparison with the voltage. 제1항에 있어서, 펄스신호 검출부(10)는, 마스터 펄스 신호(MP) 및 슬레이브 펄스 신호(SP)를 각기 미분하는 미분기(11)(12)와, 상기 미분기(11)(12)의 출력신호를 논리 곱하여 검출신호를 툴력하는 앤드 게이트(AND)로 구성됨을 특징으로 하는 마이콤의 에러 검출회로.The pulse signal detection unit 10 further comprises a differentiator 11 and 12 for differentiating the master pulse signal MP and the slave pulse signal SP, respectively, and the outputs of the differentiator 11 and 12. And an AND gate (AND) for tooling a detection signal by logically multiplying the signal.
KR1019950052256A 1995-12-19 1995-12-19 Circuit detecting microcomputer error KR0154889B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052256A KR0154889B1 (en) 1995-12-19 1995-12-19 Circuit detecting microcomputer error

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052256A KR0154889B1 (en) 1995-12-19 1995-12-19 Circuit detecting microcomputer error

Publications (2)

Publication Number Publication Date
KR970049522A KR970049522A (en) 1997-07-29
KR0154889B1 true KR0154889B1 (en) 1998-11-16

Family

ID=19441585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052256A KR0154889B1 (en) 1995-12-19 1995-12-19 Circuit detecting microcomputer error

Country Status (1)

Country Link
KR (1) KR0154889B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545470B1 (en) * 1998-12-31 2006-05-03 주식회사 만도 Circuit for driving alarming ramp of automobile

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545470B1 (en) * 1998-12-31 2006-05-03 주식회사 만도 Circuit for driving alarming ramp of automobile

Also Published As

Publication number Publication date
KR970049522A (en) 1997-07-29

Similar Documents

Publication Publication Date Title
US5187382A (en) Apparatus for detecting the existence of an abnormality in a vehicle operator protection system
US3803425A (en) Failure detection by period comparison
US5617010A (en) Overcharge and overdischarge protection for a chargeable electric cell operable with a reduced current consumption
US5703412A (en) Energy reservoir protection apparatus in vehicle occupant protection system
US5187631A (en) Precharger for short circuit detector
US4550303A (en) Lamp monitor with latch circuit
US4625309A (en) Monitoring circuit with power-up interval safeguard for a microcomputer
KR0154889B1 (en) Circuit detecting microcomputer error
US5524168A (en) Method and apparatus for DC motor speed monitoring
US4236143A (en) Apparatus for controlling vehicle directional lamps
JP2003060490A (en) Clock stop detecting circuit, and semiconductor device
JP2004507395A (en) Circuit device for starting CAN bus control equipment
JP3481315B2 (en) Diagnosis system for occupant protection equipment
GB2316248A (en) Monitoring an analog-to-digital converter
JP3316238B2 (en) Abnormal current detector for electrostatic coating equipment
CN219348985U (en) Reference voltage source, signal detection circuit and electronic equipment
KR970003829Y1 (en) Service interruption sensing device of home electric apparatus
JP2775088B2 (en) Anomaly detection device
KR100391955B1 (en) Multiple communication method and device
KR0165412B1 (en) Battery automatic refreshing device
KR200153222Y1 (en) Auto reset circuit when misoperating of micom in car audio
JPH066627Y2 (en) Malfunction prevention circuit for momentary power failure of the sensor
CN115817389A (en) Vehicle power module resetting device, method and system and vehicle
JPH048638B2 (en)
JP2001033496A (en) Power-supply voltage detecting device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee