KR0152772B1 - Buffer controlling method - Google Patents

Buffer controlling method

Info

Publication number
KR0152772B1
KR0152772B1 KR1019910017823A KR910017823A KR0152772B1 KR 0152772 B1 KR0152772 B1 KR 0152772B1 KR 1019910017823 A KR1019910017823 A KR 1019910017823A KR 910017823 A KR910017823 A KR 910017823A KR 0152772 B1 KR0152772 B1 KR 0152772B1
Authority
KR
South Korea
Prior art keywords
buffer
unit
blocks
input data
input
Prior art date
Application number
KR1019910017823A
Other languages
Korean (ko)
Other versions
KR930008652A (en
Inventor
윤대희
박용철
김승일
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019910017823A priority Critical patent/KR0152772B1/en
Publication of KR930008652A publication Critical patent/KR930008652A/en
Application granted granted Critical
Publication of KR0152772B1 publication Critical patent/KR0152772B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 영상 압축 방식에서 출력버퍼의 제어에 관한 것으로, 일반적으로 사용되고 있는 종래의 버퍼 콘트롤 방식은 전치-처리(Pre-Processing)기법을 이용한 방식으로 처리될 입력 테이터를 미리 처리하여 보고 알맞는 대역이나 비트수를 입력 데이터에 분배하여 원하는 전송율에 맞추어 버퍼 제어를 이루는 것으로, 이 방식은 준최적(Sub-Optimum)의 전송 대역의 사용과 콘트롤 파라미터의 사용이 가능한 반면에 처리 시간의 지연과 회로구성의 어려움을 동반하게 되며 또다른 방식은 입력되는 데이터의 매 순간마다 채널이나 버퍼의 상태를 수시로 체크하여 콘트롤 신호를 입력단으로 궤환시켜 전송율을 맞추어 나가는 채널 등화(Channel Equalization)방식으로서, 이는 입력 데이터를 매순간 특성을 잘 반영하며 궤환 루프를 이용한 관계로 빠르고 간단한 시스템의 구성이 가능하나 입력 데이터의 전반적인 특성을 무시할 가능성이 있으며, 전송 대역이나 버퍼의 효율적인 사용이 어렵고 궤환되는 콘트롤 파라미터의 급격한 변동을 일으킬 소지가 있다.The present invention relates to the control of the output buffer in the image compression method, the conventional buffer control method is generally used to pre-process the input data to be processed in a manner using a pre-processing technique to look at the appropriate band By distributing the number of bits to the input data and controlling the buffer according to the desired data rate, this method allows the use of sub-optimal transmission bands and control parameters, while delaying processing time and circuit configuration. Another method is Channel Equalization, which checks the channel or buffer status at every moment of the input data, and returns the control signal to the input to adjust the transmission rate. Fast and simple system that reflects the characteristics of every moment and uses the feedback loop It is possible to configure, but it is possible to ignore the overall characteristics of the input data, it is difficult to use the transmission band or the buffer efficiently, and may cause a sudden change of the feedback control parameters.

이에 따라 본 발명은 상기와 같은 종래의 영상 압축에서의 버퍼 제어 방식의 결함을 감안하여 입력 데이터를 잠시 메모리에 저장하고 이를 일정한 크기의 블록으로 세분하여 각 블록을 순차적으로 처리를 하지않고 송,수신단에서 갖고 있는 패턴에 따라서 랜덤하게 처리를 하며 이때 처리되는 블록을 몇게 묶은 집합인 세그먼트 단위로 발생되는 데이터량을 조사하여 발생 데이터 량이 많으면 그 다음 세그먼트 역시 전송률보다 큰 데이터율을 갖는다고 할 수 있으므로 콘트롤 신호를 궤환시켜 쉽게 원하는 전송율이나 데이터 량에 수렴시킬 수 있도록 창안한 것으로 본 발명을 통해 버퍼를 매우 효율적으로 제어할 수 있고 실시간 처리가 가능하게 된다.Accordingly, the present invention, in consideration of the deficiencies of the buffer control method in the conventional video compression as described above, store the input data in the memory for a while and subdivide it into blocks of a certain size to transmit and receive each block without sequentially processing Random processing is performed according to the pattern in. In this case, if the amount of generated data is large, the next segment also has a data rate greater than the transmission rate. The invention is designed to easily converge the signal to a desired transmission rate or data amount. The present invention enables the buffer to be controlled very efficiently and enables real-time processing.

Description

영상 압축에서의 버퍼 제어 방법 및 장치.Method and apparatus for controlling buffer in image compression.

재1도는 종래의 영상 압축장치에서의 버퍼 제어 방식의 블록선도.1 is a block diagram of a buffer control method in a conventional video compression apparatus.

제2도는 본 발명에 따른 영상 압축장치에서의 버퍼 제어 장치의 블록선도.2 is a block diagram of a buffer control apparatus in an image compression apparatus according to the present invention.

제3도는 본 발명에서의 블록 스크램블링에 의한 버퍼 제어 방법의 흐름도.3 is a flowchart of a buffer control method by block scrambling in the present invention.

본 발명은 영상 압축 방식에서 출력버퍼의 제어에 관한 것으로, 특히 블록 스크램블링을 이용하여 버퍼 또는 체널을 효율적으로 사용하는데 적당하도록 한 영상 압축장치에서의 버퍼 제어 방법 및 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to the control of an output buffer in an image compression scheme, and more particularly, to a method and an apparatus for controlling a buffer in an image compression apparatus adapted to efficiently use a buffer or channel using block scrambling.

일반적으로 사용되고 있는 종래의 버퍼 제어기술은 크게 두가지로 분류가 되는데 첫째는, 전치-처리(Pre-Processing)기법을 이용한 방식으로 처리될 입력 데이터를 미리 처리하여 보고 알맞는 대역이나 비트수를 입력 데이터에 분배하여 원하는 전송율에 맞추어 버퍼 제어를 이루는 것으로, 이 방식은 준최적(Sub-Optimum)의 전송 대역의 사용과 콘트롤 파라미터의 사용이 가능한 반면에 처리시간의 지연과 회로구성의 어려움을 동반한다.The conventional buffer control techniques generally used are largely classified into two types. First, input data to be processed in advance by using a pre-processing technique is processed, and the appropriate band or number of bits is input. In this method, sub-optimal transmission bands and control parameters can be used, while the processing time is delayed and the circuit configuration is difficult.

둘째로, 일력되는 데이터의 매 순간마다 체널이나 버퍼의 상태를 수시로 체크하여 콘트롤 신호를 입력단으로 궤환시켜 전송율을 맞추어 나가는 채널 등화(Channel Equalization) 방식으로서, 이는 입력 데이터의 매순간 특성을 잘 반영하며, 궤환 루프를 이용한 관계로 빠르고 간단한 시스템의 구성이 가능하나 입력 데이터의 전반적인 특성을 무시할 가능성이 있으며, 전송 대역이나 버퍼의 효율적인 사용이 어렵고 궤환되는 콘트롤 파라미터의 급격한 변동을 일으킬 소자가 있다.Second, it is a channel equalization method that checks the channel or buffer status at every moment of the working data, and returns the control signal to the input terminal to adjust the transmission rate, which reflects the characteristics of the input data every moment. It is possible to construct a quick and simple system because of the feedback loop, but it is possible to ignore the overall characteristics of the input data.

또한 상기 버퍼의 제어기술은 그 동작에 있어서, 입력 데이터가 입력되면 먼저 입력 데이터의 특성을 조사하고 입력 데이터의 특성으로 데이터의 분산 등을 조사하여 각각에 알맞는 비트수나 대역을 할당하고 할당된 비트 수나 대역을 넘지 않는 범위에서 입력 데이터를 처리하여 전송하는 것이다.In addition, in the operation of the buffer control technique, when input data is input, the characteristics of the input data are first examined, and the distribution of data, etc. is investigated by the characteristics of the input data to allocate an appropriate number of bits or bands and allocate the allocated bits. Input data is processed and transmitted in a range not exceeding the number or band.

그러므로 입력 데이터를 잠시 저장하였다가 처리할 버퍼와 전치 처리기가 필요하며 전치 처리가 끝난 후에 할당된 정보량을 이용하여 입력 데이터를 처리하는 것이다.Therefore, you need a buffer and preprocessor to store the input data for a while and then process the input data using the allocated amount of information after the preprocessing.

그리고 다른 한 방식의 동작은 매 순간 마다 입력되는 데이터를 채녈 등화(Channel Equalization)시키기 위해 레이트(Rate)버퍼를 사용하여 입력 데이터의 처리된 비트수나 대역의 변화에 따라 버퍼 콘트롤 신호를 처리단으로 궤환시기고, 궤환된 신호를 받아서 처리단에서 전송 대역이나 비트수에 맞게 콘트롤 파라미터를 변동시켜 처리를 계속한다.The other type of operation uses a rate buffer to channel-equalize the data input at every moment, and returns the buffer control signal to the processor in accordance with the number of bits or bands processed in the input data. In response to the feedback signal, the processing stage changes the control parameter according to the transmission band or the number of bits to continue processing.

즉, 제1도는 종래의 영상 압축장치에서의 버퍼 제어장치의 블록선도로서, 이에 도시된 바와같이 13.5MHz로 각기 아날로그 디지털 변환되어 입력되는 4:1:1 포맷(Format)의 영상신호(Y),(U),(V)를 프레임메모리에 기록하는 프레임 메모리부와, 상기 프레임메모리에 기록된 영상신호(Y),(U),(V)를 8*8 픽셀 크리의 블록으로 나눠 직교변환(DCT)하는 디씨티(DCT)부와, 상기 직교변환된 계수를 Zig- Zog 스캐닝(Scanning)하는 블록 스캐닝부와, 스캐닝 순서에 따라 입력되는 디씨티(DCT)계수를 양자화하는 양자화부와, 상기 양자화된 디씨티계슈를 수행길이 코딩(run-length coding)하기 위해 런(run)을 소팅(sorting)하고 계산하는 가변 길이코딩(Variable Length Coding)부 및 이렇게 압축된 비트 스트림(bit stream)을 버퍼링하는 버퍼부와, 상기 버퍼부의 오버플로우(over flow)를 방지하기위해 상기 양자화부 및 가변길이 코딩부를 제어하는 버퍼제어부로 이루어진다.That is, FIG. 1 is a block diagram of a buffer control apparatus in a conventional video compression apparatus. As shown in FIG. 1, an image signal Y having a 4: 1: 1 format, which is analog-digital-converted and input at 13.5 MHz, is shown. Orthogonal conversion by dividing (U), (V) into a frame memory by dividing the image signals (Y), (U), and (V) recorded in the frame memory into blocks of 8 * 8 pixels. A DCT (DCT) unit, a block scanning unit for Zig-Zog scanning the orthogonal coefficients, a quantization unit for quantizing the DCC coefficients input according to the scanning order, A variable length coding unit for sorting and calculating a run to perform run-length coding of the quantized DC system, and a compressed bit stream A buffer unit for buffering and the buffer unit for preventing an overflow of the buffer unit It comprises a magnetic portion and a buffer control unit for controlling parts of variable-length coding.

그러나 상기와 같은 방식은 많은 문제점을 가지고 있는데 첫 번째의 전치-처리 방식은 하드웨어의 구성시 그 복잡성과 리얼 타임(Real-Time)구현의 어려움이 발생한다. 그리고 전치-처리에 의한 비트수와 전송대역의 할당은 국부적으로 최적의 비트수 할당이 되지 못한다.However, the above method has many problems. The first pre-processing method has its complexity and difficulty in real-time implementation in hardware configuration. And the allocation of the number of bits and the transmission band by pre-processing does not provide an optimal number of bits locally.

또한, 궤환 루푸를 이용한 국부적 버퍼 콘트롤 방식은 처리될 입력 데이터의 전체적 특성을 반영하지 못하므로 효율적인 전송대역이나 비트수의 사용이 어렵고 급격한 콘트롤이 발생할 수 있어 파라미터의 변동이 심한 문제를 가지게 된다.In addition, since the local buffer control method using the feedback loop does not reflect the overall characteristics of the input data to be processed, it is difficult to use an efficient transmission band or the number of bits, and rapid control may occur, thereby causing a problem of fluctuating parameters.

이에 따라 본 별명은 입력신호를 세부블록으로 세분하고 이를 랜덤 억세스(Random Access)를 통해 몇 개의 블록으로 묶어 블록들의 일정한 모임인 세그먼트 단위로 정보량을 측정하도록 창안한 것으로, 이를 상세히 설명하면 다음과 같다.Accordingly, this nickname was created by subdividing the input signal into detailed blocks and grouping them into several blocks through random access to measure the amount of information in units of segments, which are a regular collection of blocks. .

종래의 버퍼 제어방식은 입력 데이터를 순차적으로 처리하는 것으로, 입력되는 데이터량을 조사하여 채널이나 버퍼의 평균 전송율보다 많게되면 처리단에 콘트롤 신호를 궤환시켜 발생 테이터양을 줄이거나 그 반대로 발생 데이터량이 적을 경우 콘트롤 신호를 궤환시켜 처리단에서 발생 데이터량을 많이 발생시키도록 한다.Conventional buffer control processes the input data sequentially, and if the amount of input data is examined and becomes larger than the average transfer rate of the channel or buffer, the control signal is fed back to the processing stage to reduce the amount of generated data or vice versa. If it is small, the control signal is fed back to generate a large amount of generated data in the processing stage.

그러나, 본 발명에 의한 블록 스크램블링을 이용한 버퍼 제어에 있어서는, 입력 데이터를 잠시 메모리에 저장하고 이를 일정한 크기의 블록으로 세분하여 각 블록을 순차적으로 처리를 하지않고 송,수신단에서 갖고 있는 패던에 따라서 랜덤하게 처리를 한다.However, in the buffer control using the block scrambling according to the present invention, the input data is temporarily stored in the memory and subdivided into a block of a certain size, and randomly according to the paddles of the transmitting and receiving terminals without sequentially processing each block. Do it.

이때 처리되는 블록을 몇 개 묶은 집합인 세그먼트 단위로 발생되는 데이터를 메모리에 저장되어 있는 정보의 평균값을 나타낸다고 가정 할 수 있으므로, 세그먼트당 발생 데이타량을 조사하여 발생 데이타량이 많으면 그 다음 세그먼트 역시 전송률보다 큰 데이타율을 갖는다고 할 수 있고, 이에따라 콘트롤 신호를 궤환시켜 쉽게 원하는 전송율이나 데이터량에 수렴시킬 수 있다.In this case, it can be assumed that the data generated in units of segments, which is a set of several blocks processed, represents an average value of information stored in the memory. It can be said that it has a large data rate, and accordingly the control signal can be fed back so that it can be easily converged to a desired transmission rate or data amount.

제2도는 본 발명에 따른 영상 압축장치에서의 버퍼제어장치의 블록선도로서, 이에 도시한 바와같이 13.5MHz, 3.375MHz로 각기 아날로그/디지탈변환되어 입력되는 영상신호를 기록하는 프레임 메모리부와, 손쉬운 버퍼제어를 하기위해 상기 프레임메모리부에 기록된 영상신호(Y,U,V)를 8×8 디씨티(DCT)블록단위로 일정한 패턴에 따라 스크램블링하여 출력하는 스크램블링부와, 상기 스크램블링부에서 출격되는 8×8 랜덤 블록을 디씨티(DCT)하는 디씨티부와, 상기 디씨티(DCT)된 계수중 일정크리이하의 계수를 제거하는 드레스홀드(Threshold)부와, 상기 디씨티(DCT)계수를 에이치브이에스(Humum Visual System)에 따라 웨이팅(weighting)하는 에이치브이에스((HVS)웨이팅부와, 상기 에이치브이에스 웨이팅부로부터 출력되어 입력되는 디씨티계수를 Zig-Zog순서에 따라 양자화하는 양자화부와 상기 양자화된 디씨티(DCT)계수를 수행길이(run length)에 따라 부호화하는 가변길이 코딩(VLC)부와, 이 가변길이 코딩부에서 압축되어 출력되는 가변레이트(rate)의 비트스트림을 버퍼링하는 버퍼부 및 그 버퍼부의 오버플로우를 방지하기 위해 드레시홀드값과 양자화 계수값을 조절하는 버퍼제어부로 구성한다.2 is a block diagram of a buffer control device in an image compression apparatus according to the present invention. As shown in FIG. 1, a frame memory unit for recording an analog / digital-converted image signal at 13.5 MHz and 3.375 MHz, A scrambling unit for scrambling and outputting the image signals (Y, U, V) recorded in the frame memory unit in a unit of 8 × 8 DC blocks in a predetermined pattern for buffer control, and the scrambling unit. A DC unit for deciding a 8 × 8 random block to be DCT, a threshold for removing a coefficient below a predetermined threshold among the DCT coefficients, and the DCT coefficient Quantizing the DC coefficients outputted from the HVS weighting unit and the DC coefficients outputted from the HV weighting unit according to the Zig-Zog order.A variable length coding (VLC) unit for encoding a magnetization unit and the quantized DC coefficient according to a run length, and a variable rate bitstream compressed and output by the variable length coding unit And a buffer control unit for adjusting the threshold value and the quantization coefficient value in order to prevent the buffer unit buffering the buffer unit from overflowing the buffer unit.

제3도는 본 발명에서의 블록 스크램블링에 의한 버퍼제어방법의 흐름도로서, 이를 참조하여 본 발명의 버퍼제어방법을 설명한다.3 is a flowchart of a buffer control method by block scrambling according to the present invention, and the buffer control method of the present invention will be described with reference to the flowchart.

먼저, 프레임 메모리의 영상신호를 8×8 픽셀크기로 잘라 일정한 패턴에 따라 스크램블링된 순서에 의해 영상프레임 여러곳에서 8×8블록을 가져온다.First, the image signal of the frame memory is cut into 8x8 pixel sizes, and 8x8 blocks are obtained from various places of the image frame in a scrambled order according to a predetermined pattern.

이와같이 블록 스크램블링된 블록은 영상 프레임의 여러곶에서 가져온 것이므로 영상의 통계적 특성을 가지고 있게되며, 이러한 블록을 디씨티(DCT)를 통해 디씨티계수화하고 버퍼제어를 위해 드레시홀드값 이하의 계수를 제거하고 양자화 스텝사이즈를 조절한다.As the block scrambled block is obtained from various capes of the video frame, it has the statistical characteristics of the video.The block is decimated through DCT and the coefficient below the threshold is removed for buffer control. And adjust the quantization step size.

이때, 블록 스크램블링시 몇 개의 다른 블록을 묶어 이를 세그먼트라 부르며, 마지막 세그먼드 즉, 영상 프레임을 다 처리할때까지의 세그먼트 단위로 버퍼상태를 체크하여 드레시홀드값과 양자화 스텝을 조절한다. 그리고 각 세그먼트는 블록 스크램블링된 몇 개의 디씨티 블곡들의 집합이므로 세그먼트간의 데이터량이 비슷하게 된다. 따라서, 세그먼트간 버퍼사이즈를 같게 하므로 세그먼트간의 화질차이을 없애며, 더불어 버퍼의 오버플로우를 없애게되며, 마지막 세그먼트를 처리하여 버퍼의 오버플로우를 확인한 후 프로세싱을 마치게된다.At this time, during block scrambling, several different blocks are bundled and called a segment, and the threshold value and the quantization step are adjusted by checking the buffer state in units of segments until the last segment, that is, the image frame, is processed. Since each segment is a set of several descrambled descrambled pieces, the data amount between the segments becomes similar. Therefore, the buffer size between the segments is equalized, thereby eliminating the image quality difference between the segments, and the buffer overflow. Also, the processing is completed after confirming the buffer overflow by processing the last segment.

상기의 설명에서와 같이 입력 디지탈 신호를 받아 잠시 메모리에 저장한 후 입력신호를 일정한 크리의 블록으로 세분화하고 구별된 각 블록들은 송수신단에서 갖고 있는 랜덤한 패던에 따라 불규칙하게 선택되며 선택된 블록들은 처리단으로 들어가서 출력된다.As described above, after receiving the input digital signal and storing it in the memory for a while, the input signal is divided into predetermined blocks, and each of the distinguished blocks is irregularly selected according to the random paddles of the transceiver. The output goes to the column.

이 과정에서 처리되는 랜덤 순서의 블록들은 알맞은 개수를 모아 그 합을 구하면 이 양은 전체 입력 데이터의 평균 값과 유사한 값이 되므로 이 값을 갖고 버퍼상태를 쉽게 맞출 수 있다.If the total number of random blocks processed in this process is summed and summed, the amount is similar to the average value of the entire input data, so the buffer state can be easily adjusted with this value.

이와같이 스크램블링 후 몇 개의 연속되는 블록들의 모임인 세그먼트내에서 발생되는 데이터량의 합은 순차적처리로 발생되는 것에 비해 보다 균일하고 안정되므로 버퍼 콘트롤을 용이하며 효율적으로 조절할 수 있게 한다.As such, the sum of the amount of data generated in a segment, which is a collection of several consecutive blocks after scrambling, is more uniform and stable than that generated in sequential processing, so that buffer control can be easily and efficiently adjusted.

이상에서와 같이 본 발명은 고정장 길이를 갖는 코딩이 아닌 가변장 길이를 갖는 코딩에서 채널단 혹은 버퍼단등과의 매칭을 위하여 블록 스크램블링을 통하여 매 블록당 콘트롤 신호를 발생하여 버퍼 콘트롤을 이루지 않고 몇 개의 블록이 모인 세그먼트 단위로 버퍼 콘트롤을 완성시킨다.As described above, the present invention generates a control signal for each block through block scrambling to match a channel end or a buffer end in a coding having a variable length rather than a coding having a fixed length. Complete the buffer control in segments of blocks.

Claims (3)

입력 디지탈 신호로 입력받아 메모리에 저장한 후 입력신호를 일정한 크기의 블록으로 세분화하고 구별된 각 블록들을 송수신단에서 갖고 있는 랜덤한 패턴에 따라 불규칙하게 선택한 다음 처리되는 랜덤순서의 블록들에서 알맞은 개수를 모아 그 합을 구하여 전체 입력 데이터의 평균값과 유사한 값을 산출한 후 이 값에 따라 버퍼의 상태를 제어하는 것을 특징으로 하는 영상 압축장치에서의 버퍼 제어 방법.After receiving the input digital signal and storing it in the memory, the input signal is divided into blocks of a certain size, and each of the separated blocks is randomly selected according to the random pattern of the transceiver. And calculating the sum to calculate a value similar to the average value of the entire input data and controlling the state of the buffer according to the value. 제1항에 있어서, 버퍼상태의 제어는 8×8픽셀 블록으로 분류된 입력 영상을 블록 스크램블링하고, 문턱 값 및 양자화 스텝 사이즈를 초기화하여 선택된 변환계수를 양자한 후 전체 프레임을 처리하는데 사용된 비트의 총 수에 대한 평균으로부터 N개의 연속하는 블록으로 구성된 세그먼트에서 사용된 비트수를 구하고, 버퍼의 상태를 체크하여 그에 따른 문턱 값 및 양자화 스텝 사이즈를 조절하여 마지막 세그먼트까지 상기의 과정을 반복하는 것을 특징으로 하는 영상 압축장치에서의 버퍼 제어 방법.2. The method according to claim 1, wherein the control of the buffer state is used to process the entire frame after block scrambling the input image classified into 8x8 pixel blocks, initializing the threshold value and the quantization step size, and quantizing the selected transform coefficient. Obtain the number of bits used in the segment consisting of N consecutive blocks from the average of the total number of, check the state of the buffer, adjust the threshold value and the quantization step size accordingly, and repeat the above process until the last segment. A method of controlling a buffer in an image compression device. 입력 디지탈 신호를 블록단위로 직교변환하는 디씨티(DCT)부와, 상기 디씨티된 계수값을 양자화하는 양자화부와, 상기 양자화된 디씨티계수를 가변길이 코딩하는 가변길이 코딩부와, 상기 가변길이 코딩부를 거쳐 압축된 비트 스트림을 버퍼링하는 버퍼부를 포함하여 구성된 영상압측장치에 있어서, 상기 디씨티부 앞단에서 입력디지탈신호를 블록단위로 섞어주고 이를 상기 디씨티부로 출력하여 상기 영상압축과정을 수행케하는 스크램블링부와, 상기 블록들을 일정갯수로 묶어 일 제어단위로 하여 양자화 제어값을 조절함으로써 버퍼를 최적상태로 제어하는 버퍼제어부를 포함하여 구성된 것을 특징으로 하는 영상 압축장치에서의 버퍼 제어장치.A DCT unit for orthogonally converting an input digital signal into blocks, a quantization unit for quantizing the decited coefficient value, a variable length coding unit for variable length coding the quantized DC coefficient, and the variable An image compression device comprising a buffer unit for buffering a compressed bit stream through a length coding unit, wherein the input digital signal is mixed in block units at the front end of the DC unit and output to the DC unit to perform the image compression process. And a buffer control unit for controlling the buffer to an optimal state by adjusting the quantization control value by combining the blocks in a predetermined number and adjusting the quantization control value in one control unit.
KR1019910017823A 1991-10-10 1991-10-10 Buffer controlling method KR0152772B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910017823A KR0152772B1 (en) 1991-10-10 1991-10-10 Buffer controlling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910017823A KR0152772B1 (en) 1991-10-10 1991-10-10 Buffer controlling method

Publications (2)

Publication Number Publication Date
KR930008652A KR930008652A (en) 1993-05-21
KR0152772B1 true KR0152772B1 (en) 1998-10-15

Family

ID=19321077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910017823A KR0152772B1 (en) 1991-10-10 1991-10-10 Buffer controlling method

Country Status (1)

Country Link
KR (1) KR0152772B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239901B2 (en) 2006-03-14 2012-08-07 Nec Corporation Buffer control method, relay apparatus, and communication system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8239901B2 (en) 2006-03-14 2012-08-07 Nec Corporation Buffer control method, relay apparatus, and communication system

Also Published As

Publication number Publication date
KR930008652A (en) 1993-05-21

Similar Documents

Publication Publication Date Title
EP0550843B1 (en) Statistical multiplexer for a multichannel image compression system and demultiplexer
US5420636A (en) Apparatus for and method of transmitting video signal
JP2881886B2 (en) Video signal encoding method and apparatus therefor
US5638126A (en) Method and apparatus for deciding quantization parameter
EP0447247B1 (en) Image encoding method and apparatus
EP0763925B1 (en) Image encoding optimising the amount of generated code
US5844611A (en) Image coding system which limits number of variable length code words
WO1991014295A1 (en) Digital image coding using a random scanning of image frames
EP0745289A1 (en) Syntax-based arithmetic coding for low bit rate videophone
JPH0686262A (en) Apparatus for encoding of image
JPH05176310A (en) Device for controlling quantizer of hybrid coder
EP0597439B1 (en) Variable-length data alignment apparatus for digital video data
JPH0746139A (en) Signal processor and application thereof
KR0152772B1 (en) Buffer controlling method
EP0944261A2 (en) Video signal processing apparatus
JPH1066077A (en) Code amount control method for image data and its device
JPH06292184A (en) Coding system
DE602004011213T2 (en) INTRAFRAME COMPRESSION AND DECOMPRIMATION OF VIDEO SIGNALS WITH A FIXED BITRATE
JPH0549021A (en) High efficient coder
KR100195187B1 (en) Apparatus and method of compressing still image at steady compression rate
KR0127332B1 (en) Bit rate reduction method and circuit thereof for dvcr
KR0183030B1 (en) Digital image signal data compression method
KR100244896B1 (en) Inverse quantizer
JP3135271B2 (en) Encoding device
Watanabe et al. Bit-rate-controlled DCT compression algorithm for digital still camera

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080319

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee