KR0152038B1 - 상대 주소를 이용한 가변장 복호화 장치 - Google Patents

상대 주소를 이용한 가변장 복호화 장치

Info

Publication number
KR0152038B1
KR0152038B1 KR1019940026541A KR19940026541A KR0152038B1 KR 0152038 B1 KR0152038 B1 KR 0152038B1 KR 1019940026541 A KR1019940026541 A KR 1019940026541A KR 19940026541 A KR19940026541 A KR 19940026541A KR 0152038 B1 KR0152038 B1 KR 0152038B1
Authority
KR
South Korea
Prior art keywords
data
variable length
symbol
absolute address
address data
Prior art date
Application number
KR1019940026541A
Other languages
English (en)
Other versions
KR960016539A (ko
Inventor
박주하
정제창
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019940026541A priority Critical patent/KR0152038B1/ko
Priority to EP19950307283 priority patent/EP0708565B1/en
Priority to DE1995635392 priority patent/DE69535392T2/de
Priority to US08/543,038 priority patent/US5621405A/en
Priority to JP26698495A priority patent/JP3021331B2/ja
Priority to CN95119945A priority patent/CN1113473C/zh
Publication of KR960016539A publication Critical patent/KR960016539A/ko
Application granted granted Critical
Publication of KR0152038B1 publication Critical patent/KR0152038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
    • H03M7/42—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory
    • H03M7/425—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code using table look-up for the coding or decoding process, e.g. using read-only memory for the decoding process only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

가변장 복호황 장치는 기설정된 크기의 블록단위로 가변장 부호화된 데이타에 대응하는 심볼데이타를 출력하기 위한 것으로, 절대주소에 대응하는 각 저정영역이 상대주소데이타, 심볼데이타 및 심볼이 결정되는 지의 여부 및 결정된 심볼의 종류를 나타내는 상태신호를 저장하는 복수개의 저장영역들을 구비하며, 입력되는 절대주소데이타에 의해 지정되는 저장영역에 저장된 정보를 출력하는 메모리부, 제어신호와 메모리부로부터의 상대주소데이타에 응답하여 절대주소데이타를 발생하는 절대주소발생부, 및 기설정된 크기의 각 블록의 시작을 나타내는 시작신호와 가변장 부호화된 비트데이타 및 메모리부로부터 출력되는 상태신호에 응답하여 제어신호를 발생하는 제어수단을 포함한다. 따라서, 배럴 시프터를 사용하던 종래의 시스템보다 간단한 제어회로를 사용하므로 하드웨어적으로 간단하게 설계할 수 있으며, 가변장 부호데이블을 적은 저장용량의 메모리로 구현할 수 있는 이점을 제공한다.

Description

상대주소를 이용한 가변장 복호화 장치
제1도는 종래의 가변장 복호화장치를 나타낸 블록도.
제2도는 본 발명의 바람직한 일 실시예에 따른 상대주소를 이용한 가변장 복호화장치를 나타내는 블록도.
제3a-3b도는 MPEG2의 인터모드를 위한 가변장부호테이블에 근거하여 설계된 메모리부(21A)를 설명하기 위한 도면들.
* 도면의 주요부분에 대한 부호의 설명
21 : 메모리부 22 : 제어부
23,26 : 선택부 24 : 가산기
25 : 래치 27,28 : 비트수조정기
본 발명은 상대주소를 이용한 가변장 복호화 장치에 관한 것이다.
최근의 HDTV, HD_VTR, 디지탈 VTR, 디지탈 캠코더, 멀티미디어(multimedia), 비디오폰, 비디오 컨퍼런스(conference)등과 같은 시스템에서는 영상신호와 음성신호를 디지탈신호로 부호화하여 전송하거나 기록매체에 저장하고, 이를 다시 복호화하여 재생하는 방식을 주로 사용하고 있다. 이러한 부호화 및 복호화 시스템에서는 데이타의 전송효율을 극대화시키기 위하여 전송데이타량을 보다 더 압축하는 기술이 요구되고 있다. 일반적으로 사용되고 있는 영상신호의 부호화 방식에는 변환부호화, DPCM(Differential Pulse Code Modulation), 벡터양자화, 가변장부호화(Variable Length Coding)등이 있다. 이 부호화방식들은 디지탈 신호에 포함되어 있는 용장성데이타(Redundancy Data)를 제거하여 전체 데이타량을 줄이기 위해 사용된다.
상술한 부호화방식들중에서 가변장부호화는 런랭스부호화(run length coding)와 (변형된)허프만부호화(Huffman coding)로 이루어지며, 런랭스부호화는 연속하는 영들의 갯수를 런랭스(run lengths)로 나타내어 샘플들의 수를 줄인다. 런랭스부호화에 의해 발생하는 연속하는 영들의 갯수인 런랭스와 영이 아닌 샘플의 크기 또는 레벨은 하나의 부호어에 대응하게 된다. 예를 들어, 임의의 데이타가 a,0,0,b,0,0,0,0,c,d,0,e,...(여기서 a,b,c,d,e≠0)의 순서로 입력될때 런랭스부호화된 심볼들은 다음과 같다. [0,a], [2,b], [4,c], [0,d], [1,e],..., 여기서, [0,a]는 0이 아닌 첫번째 레벨 a앞에는 0이 하나도 없음을 나타내며, [2,b]는 0이 아닌 두번째 레벨 b앞에는 0이 두개 있음을 나타낸다. 이와 같이 런랭스부호화된 심볼들은 허프만코드테이블 등에 의해 발생빈도수가 높은 심볼일 수록 짧은 길이의 부호어가 할당되며 발생빈도수가 낮은 심볼일 수록 긴 길이의 부호어가 할당된다. 그리고, 발생빈도가 극히 낮은 심볼들의 경우, 허프만코드테이블을 사용하지 않고 대신에 고정길이의 에스케이프코드(escape code; ESC code)를 사용하여 고정길이부호화한다. 그리고, 런랭스는 무한정 길게하는 것이 적절하지 못하므로 임의의 블럭단위로 가변장부호화를 수행한다. 가변장부호화된 데이타의 비트스트림에는 임의의 구간의 시작을 나타내는 부호와 끝을 나타내는부호, 비디오신호임을 나타내는 부호, 블럭의 끝(EOB : End of block)을 나타내는 부호, 그리고 여러가지 제어부호들 및 상태표시코드등이 포함된다.
제1도는 가변장부호화된 데이타를 복호화하기 위한 종래의 가변장복호기를 보여준다. 이러한 제1도의 기기는 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS FOR VIDEO TECHNOLOGY, VOL. 1, NO. 1, March 1991중의 pp.147-155의 Shaw-min Lei 및 Ming-Ting Sun 의 An Entropy Coding System for Digital HDTV Applications에서 보다 상세하게 개시되었다. 그러므로, 본 출원서에서는 제1도 기기의 동작을 간단히 설명한다.
가변장부호화된 데이타는 비트스트림형태로 전송되며, 수신측의 FIFO 메모리와 같은 버퍼(미도시)에 저장된다. 버퍼는 부호어길이누적부(5)로부터 읽기신호(READ)가 인가될 때마다 N-비트 데이타를 제1레지스터(1)로 병렬 출력한다. 제1레지스터(1)는 부호어길이누적부(5)로부터 읽기신호(READ)가 인가될 때마다 버퍼(미도시)로부터 출력하는 N-비트의 가변장부호화된 데이타를 래칭한다. 제2레지스터(2)는 제1레지스터(1)에서 출력된 N비트 가변장부호화된 데이타를 래칭한다. 배럴시프터(Barrel shifter)(3)는 제1 및 제2레지스터(1,2)의 출력을 인가받아, 부호어길이누적부(5)로부터 공급되는 누적된 부호어길이에 따라 출력한다. 보다 상세하게는, 배럴시프터(3)는 부호어길이누적부(5)로부터의 누적된 부호어길이만큼 시프트된 윈도우내에 들어있는 N-비트의 데이타들을 프로그램가능한 로직 어레이(Progammable Logic Array; PLA)(4)로 출력한다. PLA(4)는 배럴시프터(3)로부터 출력되는 N-비트의 가변장 부호화된 데이타들을 복호화하며, 복호화에 사용된 비트들의 수인 부호어길이를 부호어길이누적부(5)로 출력한다. PLA(4)는 또한 복호화에 의한 심볼 및 그 심볼의 부호어길이를 출력한다. 부호어길이누적부(5)는 PLA(4)부터 인가되는 부호어길이를 저장하고 있던 누적된 부호어길이에 더하여 새로운 누적된 부호어길이를 생성한다. 부호어길이누적부(5)는 또한 새로이 생성된 누적된 부호어길이가 N-비트보다 크거나 같으면 읽기신호(READ)를 발생하고, 누적된 부호어길이로부터 비트수 N을 뺄셈하여 배럴시프터(3)로 공급되는 누적된 부호어길이를 계산한다. 부호어길이누적부(5)는, 그러나, 누적된 부호어길이가 N-비트보다 적으면 누적된 부호어길이를 그대로 배럴시프터(3)로 출력한다. 배럴시프터(3)는 레지스터들(1,2)로부터 공급되는 2N-비트의 데이타들중에서 부호어길이누적부(5)로부터 공급되는 누적된 부호어길이만큼 시프트된 윈도우내의 데이타를 PLA(4)로 출력한다. 이러한 배럴시프터(3)의 동작을 포함하여 제1도에 관련한 구체적인 설명은 상술한 Shaw-min Lei 및 Ming-Ting Sun의 문헌에서 기술되었다.
이와 같은 종래의 가변장 복호화장치는 한 클럭에 하나의 부호를 복호화할 수는 있으나, 배럴시프트의 하드웨어적인 설계가 복잡해지며 그에 따라 복호화 제어회로의 설계 역시 복잡하게 되는 단점이 있다. 그리고, 가변장복호화테이블을 저장한 롬(ROM)이나 PLA의 이용에 의해 큰 메모리용량이 요구되며, 배럴시프터를 이용하기 위하여 비트스트림형태로 입력되는 데이타를 병렬 형태로 변화하여야 하는 단점이 있다.
본 발명의 목적은 전술한 단점들을 해결하기 위한 것으로, 상대주소를 이용한 가변장 복호화 장치를 제공함에 있다.
전술한 본 발명의 목적을 달성하기 위한, 가변장 부호화된 데이타에 대응하는 심볼데이타를 출력하는 가변장 복호화 장치는, 절대주소데이타에 대응하는 각 저장영역이 상대주소데이타, 심볼이 결정되는 지를 나타내는 상태신호, 및 심볼데이타를 저장하는 복수개의 저장영역들을 구비하며, 입력되는 절대주소데이타에 의해 지정되는 저장영역에 저장된 정보를 출력하는 메모리수단, 제어신호와 상기 메모리수단으로부터의 상대주소데이타에 응답하여 절대주소데이타를 발생하는 절대주소발생수단, 및 가변장 부호화된 비트데이타 및 상기 메모리수단으로부터 출력되는 상태신호에 응답하여 제어신호를 발생하는 제어수단을 포함한다.
전술한 본 발명의 목적을 달성하기 위한, 기설정된 크기의 블록단위로 가변장 부호화된 데이타에 대응하는 심볼데이타를 출력하기 위한 가변장 복호화 장치는, 절대주소데이타에 대응하는 각 저장영역이 성대주소데이타, 심볼데이타, 및 심볼이 결정되는 지의 여부 및 결정된 심볼의 종류를 나타내는 상태신호를 저장하는 복수개의 저장영역들을 구비하며, 입력되는 절대주소데이타에 의해 지정되는 저장영역에 저장된 정보를 출력하는 메모리수단; 제어신호와 상기 메모리수단으로부터의 상대주소데이타에 응답하여 절대주소 데이타를 발생하는 절대주소발생수단; 및 기설정된 크기의 각 블록의 시작을 나타내는 시작신호와 가변장 부호화된 비트데이타 및 상기 메모리수단으로부터 출력되는 상태신호에 응답하여 제어신호를 발생하는 제어수단을 포함한다.
이하, 첨부된 제2도 내지 제3b도를 참조하여 본 발명을 구현한 일 실시예를 상세히 기술하기로 한다.
제2도는 본 발명의 바람직한 일실시예에 따른 가변장 복호화 장치의 개념 블록도를 보여준다.
제2도의 장치는 인터(INTER)/인트라(INTRA)모드를 위한 2개의 메모리부들(21A,21B)를 구비하고 있다. 이 메모리부들(21A,21B)은 외부로부터 그 각각에 입력되는 인터모드신호(INTER) 및 인트라모드신호(INTRA)에 따라 활성화된다. 이러한 메모리부(21A 또는 21B)는 가변장부호테이블에 따른 가변장부호와 심볼간의 관계들을, 복수개의 절대주소값들 각각에 상대주소데이타, 심볼이 결정되는 지를 나타내는 상태신호 및 심볼데이타가 배정되는 형태로 저장한다. 메모리부(21A 또는 21B)는 또한 다음에 입력되는 가변장 부호화된 비트데이타가 가질 수 있는 값들중에서 한 값에 의해 결정되는 심볼에 대응되는 절대주소데이타를 위한 상대주소데이타를 갖는다. 이러한 메모리부(21A 또는 21B)에 관련한 구체적인 설명은 제3a-3b도에 관련하여 아래에서 상세히 설명되었다. 제2도의 장치는 또한 메모리부들(21A,21B)을 이용한 가변장 복호화를 제어하기 위한 제어부(22)를 구비한다. 제어부(22)는 매크로블록 또는 블록과 같은 임의의 구간의 시작을 나타내는 시작신호(START)와 비트스트림 형태로 수신되는 가변장부호화된 비트데이타를 입력받아 제어신호들(RST, CID, SEL1, SEL2, SIGN, READY 및 EOB)을 발생한다. 제1선택부(23)는 기설정된 주소값 12와 메모리부(21A 또는 21B)로부터 출력되는 상대주소데이타(RADDR)중의 하나를 제어부(22)에 의해 발생된 제1선택신호(SEL1)에 따라 가산기(24)로 출력한다. 가산기(24)는 래치(25)의 출력데이타, 제어부(22)로부터 출력되는 구분비트데이타(CID) 및 제1선택부(23)의 출력데이타를 가산한다. 가산기(24)에 의해 생성된 절대주소데이타(AADDR)는 래치(25)에 저장된다. 래치(25)에 저장된 데이타는 메모리부(21A 또는 21B)의 절대주소로 사용된다. 제1비트수조정기(27)는 메모리부(21A 또는 21B)로부터 인가되는 5비트 런데이타를 6비트 데이타로 만들어 출력하며, 제2비트수조정기(28)는 메모리부(21A 또는 21B)로부터 인가되는 6비트 레벨데이타를 11비트 데이타로 만들어 출력한다. 제2선택부(26)는 제1 및 제2비트수조정기(27,28)와 제어부(22)로부터 출력되는 데이타를 제어부(22)로부터의 제2선택신호(SEL2)에 따라 선택적으로 출력한다. 제어부(22)는 제2선택부(26)올 인가되는 6비트의 데이타전송선과 11비트의 데이타전송선을 구비한다.
전술한 구성의 제2도 장치의 동작을 설명하기에 앞서 제3a-3b도를 참조하여 메모리부(21A 또는 21B)의 구조를 상세하게 설명하면 다음과 같다.
제3a도에 도시된 허프만트리(Huffman tree)는 사각형 및 원형으로 표시된 노드(node)수 만큼의 절대주소를 가지며, 원형으로 표시된 노드인 리프(leaf)수 만큼의 런/레벨데이타를 갖는다. 제3a도에 도시된 허프만트리의 총 노드수는 다음의 식(1)에 따라 계산된다.
총 노드수 = [리프(leaf)수 * 2] - 1 ...(1)
제3a도의 허프만트리가 MPEG2의 DCT(discrete socine transform) 계수들(coefficients)에 따라 구성된 경우, 리프수는 113이므로 총 노드수는 225(=[2×113]-1)개가 된다. 이러한 허프만트리에 근거하여 설계된 메모리부(21A 또는 21B)는 225개의 절대주소를 가지며, 절대주소는 19비트의 저장용량을 갖는 각각의 저장영역마다 할당된다. 각 저장영역에 저장되는 19비트 정보는 5비트의 상대주소데이타, 3비트의 상태신호, 5비트 런데이타 및 6비트 레벨데이타로 이루어진다. 여기서, 상대주소는 다음 노드의 지정을 위한 주소이며, 상태신호(STATUS)는 입력부호가 ESC코드, EOB코드 또는 런/레벨데이타중의 어느 것인지를 나타낸다. 각 메모리부(21A 또는 21B)는 가변장 부호테이블내의 심볼들을 서로 구분할 수 있는 최소한의 데이타용량을 갖도록 설계된다. 따라서, 메모리부(21A 또는 21B)는, 225개의 노드들이 필요하므로 총 4275비트수의 데이타저장용량을 갖도록 설계된다. 제3a도가 MPEG2의 인터모드의 DCT 계수들을 위한 허프만트리인 경우, 메모리부(21A)는 제3b도의 테이블에 도시된 바와 같은 절대주소와 심볼간의 관계를 가지며, 그 경우의 상대주소, 리프(leaf), ESC 부호 및 EOB 부호 역시 제3b도의 테이블에서 보여졌다. 제3b도의 테이블을 보면, 메모리부(21A 또는 21B)는 가변장부호화된 데이타에 대응하는 [런,레벨]의 심볼데이타 및 심볼이 결정됨을 나타내는 상태신호를 저장하는 제1형태와, 가변장부호화된 데이타에 대응하는 심볼데이타가 없는 경우를 위한 상대주소데이타 및 심볼이 결정되지 않음을 나타내는 상태신호를 저장하는 제2형태로 저장영역을 나눌 수 있다. MPEG2의 인트라모드를 위한 메모리부(21B)도 해당 인트라모드의 DCT계수들을 위한 허프만트리 및 가변장부호테이블에 근거하여 설계되며, 이를 제3a-3b도와 전술한 내용들에 근거하여 설계하는 것은 당업자에게 자명한 것이므로, 그 구체적인 설명은 생략한다.
제2도 장치의 동작설명으로 돌아가서, 제2도의 장치는 비트스트림형태로 입력되는 가변장부호화된 데이타의 각 비트데이타가 입력될 때마다 그에 따른 동작을 수행한다. 제2도 장치가 가변장 복호화동작의 수행을 시작하면, 메모리부(21A 또는 21B)는 해당 테이블로 입력되는 모드신호(INTRA 또는 INTER)에 의해 활성화된다. 이 모드신호(INTRA 또는 INTER)는 또한 제어부(22)로도 인가된다. MPEG2에 따른 매크로블록(또는 블록)단위의 시작을 나타내는 신호(START)가 인가되는 경우, 제어부(22)는 인터모드신호(21A)를 사용한 가변장 복호화동작이 수행되는 지를 판단한다. 가변장 복호화가 인터모드로 수행되는 경우, 제어부(22)는 시작신호(START)가 인가된 이후에 최초로 입력되는 비트데이타의 값에 따라 그 값을 달리하는 구분비트데이타(CID)를 발생한다. 최초 비트데이타의 값이 1이면, 제어부(22)는 값 1을 갖는 구분비트데이타(CID)를 가산기(24)로 출력한다. 반면에, 최초 비트데이타의 값이 0이면, 제어부(22)는 값 0을 갖는 구분비트 데이타(CID)를 가산기(24)로 출력한다. 한편, 가변장 복호화가 인트라모드로 수행되는 경우, 제어부(22)는 시작신호(START)가 인가된 이후에 최초로 입력되는 비트데이타의 값에 무관하게 항상 값 0을 갖는 구분비트데이타(CID)를 발생한다. 그리고, 제어부(22)는 최초 비트데이타가 인가된 이후로는 인가되는 비트데이타의 값에 무관하게 항상 값 0을 갖는 구분비트데이타(CID)를 발생한다. 그러므로, 구분비트데이타(CID)가 발생하는 경우를 제외하면, 제2도 장치는 각 모드에 따른 메모리부(21A 또는 2B)를 사용하여, 인트라모드와 인터모드에 무관하게 대하여 동일한 방식으로 동작한다. 이런 이유로, 이후로는 제3a-3b도를 참조하여 제2도의 장치가 인터모드로 동작하는 경우만을 상세히 설명한다.
시작신호(START)가 인가되면, 제어부(22)는 리세트신호(RST)를 발생하여 래치(25)에 저장된 데이타를 널(null)데이타로 만든다. 제어부(22)는 또한 입력되는 비트데이타의 값에 따라 제1선택신호(SEL1)를 발생한다. 따라서, 제어부(22)로 입력되는 가변장 부호화딘 비트데이타의 값이 1인 경우, 제1선택부(23)는 제1선택신호(SEL1)에 따라 기설정된 주소값 12를 가산기(24)로 출력한다. 반면에, 제어부(22)로 입력되는 가변장부호화된 비트데이타의 값이 0이면, 제1선택부(23)는 제1선택신호(SEL1)에 따라 메모리부(21A 또는 21B)로부터 출력되는 상대주소데이타(RADDR)를 가산기(24)로 출력한다.
시작신호(START)가 인가된 이후에 제어부(22)로 최초로 입력되는 가변장 부호화된 비트데이타의 값이 1인 경우, 가산기(24)는 제1선택부(23)로부터의 가산주소데이타 12와 값 1을 갖는 구분비트데이타(CID)를 더하여, 그 값이 2인 절대주소데이타(AADDR)를 발생한다. 절대주소데이타(AADDR)는 래치(25)에 저장되며, 메모리부(21A)로 공급된다. 메모리부(21A)는 절대주소값 2를 갖는 저장영역에 저장된 상대주소데이타(RADDR), 상태신호(STATUS), 런/레벨데이타를 출력한다. 제3b도에서, 절대주소값이 2인 경우, 런데이타는 0이며 레벨데이타는 1이다. 따라서, 메모리부(21A)는 리프비트값이 1인 상태신호(STATUS)를 제어부(22)로 출력하며, 런/레벨데이타(=0/1)를 제1비트수조정기(27) 및 제2비트수조정기(28)로 출력한다. 이 경우, 메모리부(21A)는 또한 데이타가 0인 절대주소를 가리키도록 포인터(pointer)를 이동시킨다. 제어부(22)는 인가되는 상태신호(STATUS)에 따라 리세트신호(RST)를 발생하며, 래치(25)는 리세트신호(RST)에 의해 초기화된다. 인가된 상태신호(STATUS)내의 리프비트값이 1이므로, 제어부(22)는 입력된 비트데이타에 대하여 런/레벨데이타가 결정된 것으로 판단하고, 그 이후로 입력되는 가변장부호화된 한 비트데이타를 사인신호(SIGN)로 출력한다. 여기서, 사인신호(SIGN)는 가변장부호화에 사용되는 부호어들의 뒷단에 덧붙여지는 사인비트에 의한 것으로, 사인비트는 MPEG2의 규격에 따른 것이다. 제어부(22)는 시작신호(START)가 인가된 이후의 최초 비트데이타가 1인 경우, 그 비트데이타를 포함하는 2비트데이타 이후에 새로이 입력되는 비트데이타부터 심볼을 결정하기 위한 가변장 복호화동작을 다시 수행한다.
한편, 시작신호(START)가 인가된 이후에 최초로 입력되는 가변장 부호화된 비트데이타가 0인 경우, 메모리부(21A)로부터 출력되는 상대주소데이타(RADDR), 래치(25)로부터 출력되는 절대주소데이타(AADDR) 및 제어부(22)로부터의 구분비트데이타(CID)의 값들이 모두 0이므로, 가산기(24)는 그 값이 0인 절대주소데이타(AADDR)를 발생한다. 메모리부(21A)는 절대주소데이타(AADDR) 0에 대응하는 상대주소데이타(RADDR) 4를 제1선택부(23)로 출력하며, 3비트 데이타가 모두 0인 상태신호(STATUS)를 제어부(22)로 출력한다. 가변장 부호화딘 비트데이타가 새로이 제어부(22)로 인가되면, 제어부(22)는 그 값이 0인 구분비트데이타(CID)를 가산기(24)로 출력하며, 새로이 인가된 비트데이타와 동일한 값을 갖는 제1선택신호(SEL1)를 발생한다. 가산기(24)는 래치(25)의 출력데이타, 제어부(22)로부터의 구분비트데이타(CID) 및 제1선택부(23)의 출력데이타를 가산하며, 가산에 의해 얻어진 절대주소데이타(AADDR)를 래치(25)로 공급한다. 래치(25)에 저장된 절대주소데이타(AADDR)는 메모리부(21A 또는 21B)로 공급되어 메모리부(21A 또는 21B)의 절대주소로 사용된다. 메모리부(21A 또는 21B)는 래치(25)로부터의 8비트 절대주소데이타(AADDR)에 따라 포인터를 이동시키며, 해당 절대주소에 의해 지정되는 저장영역에 들어있는 상대주소데이타(RADDR), 상태신호(STATUS) 및 런/레벨데이타를 출력한다.
제어부(22)로 입력되는 가변장 부호화된 비트데이타에 대하여 특정 심볼이 결정되지 않는 경우, 메모리부(21A)는 래치(25)로부터 인가되는 절대주소데이타(AADDR)에 의해 지정되는 저장영역에 저장된 상대주소데이타(RADDR)와 3비트 데이타 모두 그 값이 0인 상태신호(STATUS)를 발생한다. 특정 런/레벨데이타가 결정되는 경우, 메모리부(21A)는 해당 런데이타 및 레벨데이타를 제1비트수조정기(27) 및 제2비트수조정기(28)로 출력하며, 리프비트의 값이 1인 상태신호(STATUS)를 제어부(22)로 공급한다. 제어부(22)는 이 상태신호(STATUS)에 따라 제1 및 제2비트수조정기(27,28)로부터 출력되는 데이타가 제2선택부(26)를 통해 출력되도록 하는 제2선택신호(SEL2)를 발생한다. 제1비트수조정기(27)는 메모리부(21A 또는 21B)로부터 인가되는 5비트의 런데이타에 0을 더하여 6비트의 데이타를 만든 다음, 제2선택부(26)로 출력한다. 제2비트수조정기(28)는 메모리부(21A 또는 21B)로부터 인가되는 6비트의 레벨데이타에 0을 더하여 11비트의 데이타를 만든 다음, 제2선택부(26)로 출력한다. 제1 및 제2비트수조정기(27,28)가 입력되는 5비트 런데이타를 6비트길이로, 입력되는 6비트 레벨데이타를 11비트길이로 바꾸는 것은 MPEG2의 규격에 따른 것이다.
특정 런/레벨데이타가 결정되는 경우의 이해를 돕기 위하여, 이전 심볼에 대한 복호화가 완료된 상태에서 비트데이타가 011s의 순서로 제어부(22)로 입력되는 경우를 설명하면 다음과 같다. 이전 심볼에 대한 복호화가 완료되면, 제어부(22)는 리세트신호(RST)를 발생하여 래치(25)를 리세트 시킨다. 비트데이타 0이 제어부(22)로 인가되면, 제어부(22)는 그 값이 0인 구분비트데이타(CID)와 메모리부(21A)로부터 인가되는 상대주소데이타(RADDR)가 가산기(24)로 인가되게 하는 제1선택신호(SEL1)를 발생한다. 가산기(24)는 래치(25)의 출력데이타 0, 구분비트데이타(CID) 및 제1 선택부(23)의 출력데이타를 가산하여 그 값이 0인 절대주소데이타(AADDR)를 발생한다. 래치(25)는 그 절대주소데이타(AADDR)를 저장하며, 메모리부(21A)는 래치에 저장된 절대주소데이타(AADDR)에 따라 제3a도에서 절대주소데이타가 0인 저장영역을 가리키도록 포인터를 이동시킨다. 두 번째 비트데이타 1에 대하여, 제어부(22)는 제2선택부(23)가 가산주소데이타 12를 출력하도록 하는 제1선택신호(SEL1)와 그 값이 0인 구분비트데이타(CID)를 발생한다. 가산기(24)는 입력 데이타들에 대하여 가산동작을 수행하며, 가산결과에 의한 절대주소데이타(AADDR) 5를 래치(25)로 출력한다. 래치(25)는 절대주소데이타(AADDR) 5를 저장한다. 메모리부(21A)는 절대주소데이타(AADDR) 5를 갖는 저장영역을 가리키도록 포인터를 이동시키며, 그 저장영역에 저장된 상대주소데이타(RADDR) 2를 제1선택부(23)로 출력한다. 세 번째 비트데이타 1에 대하여, 제어부(22)의 제어에 따라 제1선택부(23)는 가산주소데이타 12를 가산기(24)로 출력하며, 가산기(24)는 래치(25)에 저장된 데이타 5와 제1선택부(23)의 출력데이타 12및 그 값이 0인 구분비트데이타(CID)를 가산한다. 가산기(24)에 의해 생성된 데이타 6은 래치(25)에 저장된다. 메모리부(21A)는 래치(25)에 저장된 절대주소데이타(AADDR) 6을 갖는 저장영역을 가리키도록 포인터를 이동시킨다. 메모리부(21A)는 포인터에 의해 지정되는 저장영역에 저장된 런데이타 1 및 레벨데이타 1을 제1비트수조정기(27) 및 제2비트수조정기(28)로 각각 출력한다. 이 때 메모리부(21A)로부터 출력되는 상태신호(STATUS)는 리프비트값 1을 가지므로, 제어부(22)는 제1 및 제2비트수조정기(27,28)로부터 공급되는 데이타가 제2선택부(26)를 통해 출력되도록 하는 제2선택신호(SEL2)를 발생한다. 제어부(22)는 그 다음으로 입력되는 비트데이타와 동일한 값을 갖는 사인신호(SIGN)를 출력한다. 제어부(22)는 또한 래치(25)를 리세트시키기 위한 리세트신호(RST)를 발생한다. 이러한 리세트신호(RST)는 제어부(22)로 입력되는 가변장부호화된 데이타로부터 특정 심볼이 결정되는 경우 즉, 입력된 가변장 부호화된 데이타에 의해 런/레벨데이타, EOB 부호 또는 ESC 부호가 결정되는 경우에 발생된다.
제어부(22)로 입력되는 가변장 부호화된 비트데이타가 EOB코드인 경우, 메모리부(21A 또는 21B)는 EOB 비트값이 1인 상태신호(STATUS)를 발생하며, 제어부(22)는 이 상태신호(STATUS)에 따라 EOB 신호를 발생한다. 가변장 부호화된 비트데이타가 ESC 코드인 경우, 메모리부(21A 또는 21B)는 ESC 비트값이 1인 상태신호(STATUS)를 발생한다. 이 상태신호(STATUS)가 인가되면, 제어부(22)는 저장하고 있던 고정길이의 ESC 코드데이타를 제2선택부(26)로 출력하며, 또한 ESC 코드데이타가 제2선택부(26)로부터 출력되도록 하는 제2선택신호(SEL2)를 발생한다. 제2선택부(26)로부터 출력되는 런/레벨데이타 및 ESC 코드데이타는 뒷단의 역양자화기(미도시)로 공급된다. 제어부(22)로부터 출력되는 준비신호(READY)는 제2선택부(26) 또는 제어부(22)로부터 출력되는 신호들이 유효한 신호임을 뒷단의 기기들(미도시)로 알려주기 위한 것이다. 이 준비신호(READY)는 제2선택부(26)로부터 런/레벨데이타 또는 ESC코드데이타가 출력되는 경우, 또는 제어부(22)로부터 사인신호(SIGN), EOB 코드데이타가 출력되는 경우에 발생된다.
전술의 일 실시예는 매크로블록 또는 블록과 같은 임의의 구간의 시작을 나타내는 시작신호(START)에 따라 동작하며, 제어부(22)에서 ESC코드 데이타와 블록끝신호(EOB)를 발생하도록 구성되었으나, 메모리부(21A 또는 21B)에서 블록끝신호(EOB) 및 ESC 코드데이타를 발생하는 변형 실시예도 당업자에게는 본 발명의 기술범주내에서 자명한 것이다. 이 변형 실시예의 경우, 메모리부(21A 또는 21B)는 EOB 비트값 및 ESC 비트값이 1인 상태신호(STATUS)를 발생할 필요없이 단지 제어부(22)로 입력되는 가변장부호화된 데이타로부터 특정 심볼이 결정되는 지의 여부만을 상태신호(STATUS)로 나타내면 된다.
상술한 바와 같이, 본 발명의 상대주소를 이용한 가변장 복호화 장치는 배럴시프터를 사용하던 종래의 가변장 복호화 시스템과는 다른 신호처리 과정을 수행하므로써, 종래의 시스템보다 간단한 제어회로를 사용하므로 하드웨어적으로 간단하게 설계할 수 있으며, 가변장 부호테이블을 적은 저장용량의 메모리로 구현할 수 있는 이점을 제공한다.

Claims (16)

  1. 가변장 부호화된 데이타에 대응하는 심볼데이타를 출력하기 위한 가변장 복호화 장치에 있어서, 절대주소에 대응하는 각 저장영역이 상대주소데이타, 심볼이 결정되는지를 나타내는 상태신호 및 심볼데이타를 저장하는 복수개의 저장영역들을 구비하며, 입력되는 절대주소데이타에 의해 지정되는 저장영역에 저장된 정보를 출력하는 메모리수단; 제어신호와 상기 메모리수단으로부터의 상대주소데이타에 응답하여 절대주소데이타를 발생하는 절대주소발생수단; 및 가변장 부호화된 비트데이타 및 상기 메모리수단으로부터 출력되는 상태신호에 응답하여 제어신호를 발생하는 제어수단을 포함하는 가변장 복호화 장치.
  2. 제1항에 있어서, 상기 메모리수단은 가변장부호테이블에 따른 가변장부호와 심볼간의 관계들을, 복수개의 절대주소값들 각각에 상대주소데이타, 심볼이 결정되는 지를 나타내는 상태신호 및 심볼데이타가 배정되는 형태로 저장하며, 상기 상대주소데이타는 다음에 입력되는 가변장 부호화된 비트데이타가 가질 수 있는 값들중에서 한 값에 의해 결정되는 심볼에 대응되는 절대주소데이타를 위한 것임을 특징으로 하는 가변장 복호화 장치.
  3. 제2항에 있어서, 상기 저장영역들 각각은 서로 다른 절대주소값에 대응하는 상대주소데이타, 상태신호 및 심볼데이타를 구분할 수 있는 최소한의 데이타크기로 각 절대주소값에 대응하는 상대주소데이타, 상태신호 및 심볼데이타를 저장하는 것을 특징으로 하는 가변장 복호화 장치.
  4. 제1항에 있어서, 상기 메모리수단에 구비된 복수개의 저장영역들 각각은 가변장 부호화된 데이타에 대응하는 심볼데이타 및 심볼이 결정됨을 나타내는 상태신호를 저장하는 제1형태의 저장영역과, 가변장 부호화된 데이타에 대응하는 심볼데이타가 없는 경우를 위한 상대주소데이타 및 심볼이 결정되지 않음을 나타내는 상태신호를 저장하는 제2형태의 저장영역중의 하나인 것을 특징으로 하는 가변장 복호화 장치.
  5. 제4항에 있어서, 상기 메모리수단은 상기 절대주소발생수단에 의해 발생된 절대주소데이타에 의해 제1형태의 저장영역이 지정되면, 특정 심볼이 결정됨을 나타내는 상태신호와 심볼데이타를 출력하고, 상기 절대주소발생수단에 의해 발생된 절대주소데이타에 의해 제2형태와 저장영역이 지정되면, 특정 심볼이 결정되지 않았음을 나타내는 상태신호와 상대주소데이타를 출력하는 것을 특징으로 하는 가변장 복호화 장치.
  6. 제1항에 있어서, 상기 절대주소발생수단은 입력 데이타를 저장하는 래치부; 상기 메모리수단으로부터 출력되는 상대주소데이타와 기설정된 주소값을 인가되는 선택신호에 따라 선택적으로 출력하기 위한 선택부; 및 상기 래치부에 저장된 데이타와 상기 선택부로부터 인가되는 데이타를 가산하여 절대주소데이타를 생성하며, 생성된 절대주소데이타를 상기 래치부로 공급하는 가산기를 포함하고, 상기 제어수단은 상기 메모리수단으로부터 가변장 부호화된 데이타에 대응하는 심볼이 결정되었음을 나타내는 상태신호가 인가되면 상기 래치를 리세트시키며, 현재 입력되는 가변장 부호화된 비트데이타의 값에 따라 선택신호를 발생하는 것을 특징으로 하는 가변장 복호화 장치.
  7. 제6항에 있어서, 상기 제어수단은 현재 입력되는 가변장 부호화된 비트데이타의 값이 1이면 상기 기설정된 주소값이 상기 가산기로 출력되도록 하는 선택신호를 발생하며, 그 값이 0이면 상기 메모리수단으로부터의 상대주소데이타가 상기 가산기로 출력되도록 하는 선택신호를 발생하는 것을 특징으로 하는 가변장 복호화 장치.
  8. 기설정된 크기의 블록단위로 가변장 부호화된 데이타에 대응하는 심볼데이타를 출력하기 위한 가변장 복호화 장치에 있어서, 절대주소에 대응하는 각 저장영역이 상대주소데이타, 심볼데이타 및 심볼이 결정되는 지의 여부 및 결정된 심볼의 종류를 나타내는 상태신호를 저장하는 복수개의 저장영역들을 구비하며, 입력되는 절대주소데이타에 의해 지정되는 저장영역에 저장된 정보를 출력하는 메모리수단; 제어신호와 상기 메모리수단으로부터의 상대주소데이타에 응답하여 절대주소데이타를 발생하는 절대주소발생수단; 및 기설정된 크기의 각 블록의 시작을 나타내는 시작신호와 가변장 부호화된 비트데이타 및 상기 메모리수단으로부터 출력되는 상태신호에 응답하여 제어신호를 발생하는 제어수단을 포함하는 가변장 복호화 장치.
  9. 제8항에 있어서, 상기 메모리수단은 가변장부호테이블에 따른 가변장부호와 심볼간의 관계들을, 복수개의 절대주소값을 각각에 상대 주소데이타, 심볼이 결정되는 지의 여부 및 결정된 심볼의 종류를 나타내는 상태신호 및 심볼데이타가 배정되는 형태로 저장되며, 상기 상대주소데이타는 다음에 입력되는 가변장 부호화된 비트데이타가 가질 수 있는 값들중에서 한 값에 의해 결정되는 심볼에 대응되는 절대주소데이타를 위한 것임을 특징으로 하는 가변장 복호화 장치.
  10. 제9항에 있어서, 상기 메모리수단은 서로 다른 절대주소값에 대응하는 상대주소데이타, 상태신호 및 심볼데이타를 구분할 수 있는 최소한의 데이타크기로 각 절대주소값에 대응하는 상대주소데이타, 상태신호 및 심볼데이타를 저장하는 것을 특징으로 하는 가변장 복호화 장치.
  11. 제10항에 있어서, 상기 메모리수단으로부터 출력되는 심볼데이타를 상기 가변장 부호 테이블을 이용하는 신호규격에 따른 데이타포맷에 맞도록 비트수를 조정하기 위한 비트수조정부를 더 포함하는 가변장 복호화 장치.
  12. 제9항에 있어서, 상기 메모리수단에 구비된 복수개의 저장영역들 각각은 가변장 부호화된 데이타에 대응하는 심볼데이타 및 심볼이 결정됨과 결정된 심볼의 종류를 나타내는 상태신호를 저장하는 제1형태의 저장영역과, 가변장 부호화된 데이타에 대응하는 심볼데이타가 없는 경우를 위한 상대주소데이타 및 심볼이 결정되지 않음을 나타내는 상태신호를 저장하는 제2형태의 저장영역중의 하나인 것을 특징으로 하는 가변장 복호화 장치.
  13. 제7항에 있어서, 상기 절대주소발생수단은 입력 데이타를 저장하는 래치부; 상기 메모리수단으로부터 출력되는 상대주소데이타와 기설정된 주소값을 인가되는 선택신호에 따라 선택적으로 출력하기 위한 선택부; 및 상기 래치부에 저장된 데이타와 상기 선택부로부터 인가되는 데이타 및 상기 제어부로부터 인가되는 데이타를 가산하여 절대주소데이타를 생성하며, 생성된 절대주소데이타를 상기 래치부로 공급하는 가산기를 포함하고, 상기 제어수단은 상기 메모리수단으로부터 가변장 부호화된 데이타에 대응하는 심볼이 결정되었음을 나타내는 상태신호가 인가되면 상기 래치를 리세트시키며, 현재 입력되는 가변장 부호화된 비트데이타의 값에 따라 상기 선택부로 인가되는 선택신호를 발생하고, 시작신호가 인가된 이후에 최초로 입력되는 가변장 부호화된 비트데이타의 값에 따라 상기 가산기로 인가되는 데이타의 값을 결정하는 것을 특징으로 하는 가변장 복호화 장치.
  14. 제13항에 있어서, 상기 제어수단은 현재 입력되는 가변장부호화된 비트데이타의 값이 1이면 상기 선택부에서 상기 기설정된 주소값을 선택하여 상기 가산기로 출력하도록 하는 선택신호를 발생하며, 그 값이 0이면 상기 선택부에서 상기 메모리수단으로부터의 상대주소데이타를 선택하여 상기 가산기로 출력하도록 하는 선택신호를 발생하는 가변장 복호화 장치.
  15. 제13항에 있어서, 상기 메모리수단이 MPEG2의 인터모드 DCT계수들을 위한 가변장부호테이블에 근거하여 구성된 경우, 상기 제어수단은 시작신호이후에 최초로 인가되는 가변장 부호화된 비트데이타의 값이 1이면, 선택부의 출력데이타와 래치의 출력데이타에 값 1을 더한 가산 결과값을 생성하도록 상기 가산기를 제어하는 것을 특징으로 하는 가변장 복호화 장치.
  16. 제18항에 있어서, 상기 제어수단은, 상기 메모리수단으로부터 기설정된 블록의 끝을 표시하는 상태신호가 인가되면, 저장하고 있던 블록끝(EOB) 코드를 출력하는 것을 특징으로 하는 가변장 복호화 장치.
KR1019940026541A 1994-10-17 1994-10-17 상대 주소를 이용한 가변장 복호화 장치 KR0152038B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019940026541A KR0152038B1 (ko) 1994-10-17 1994-10-17 상대 주소를 이용한 가변장 복호화 장치
EP19950307283 EP0708565B1 (en) 1994-10-17 1995-10-13 Variable-length decoding apparatus using relative addressing
DE1995635392 DE69535392T2 (de) 1994-10-17 1995-10-13 Vorrichtung zur Dekodierung von Codes mit variablen Lauflängen unter Verwendung einer relativen Adressierung
US08/543,038 US5621405A (en) 1994-10-17 1995-10-13 Variable-length decoding apparatus using relative address
JP26698495A JP3021331B2 (ja) 1994-10-17 1995-10-16 相対アドレスを用いた可変長復号化装置
CN95119945A CN1113473C (zh) 1994-10-17 1995-10-17 使用相对地址的可变长译码装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940026541A KR0152038B1 (ko) 1994-10-17 1994-10-17 상대 주소를 이용한 가변장 복호화 장치

Publications (2)

Publication Number Publication Date
KR960016539A KR960016539A (ko) 1996-05-22
KR0152038B1 true KR0152038B1 (ko) 1998-10-15

Family

ID=19395257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026541A KR0152038B1 (ko) 1994-10-17 1994-10-17 상대 주소를 이용한 가변장 복호화 장치

Country Status (6)

Country Link
US (1) US5621405A (ko)
EP (1) EP0708565B1 (ko)
JP (1) JP3021331B2 (ko)
KR (1) KR0152038B1 (ko)
CN (1) CN1113473C (ko)
DE (1) DE69535392T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039809A (ko) * 2002-11-05 2004-05-12 엘지전자 주식회사 동영상 부호화기 및 이를 이용한 부호화 방법

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830408A (ja) * 1994-05-13 1996-02-02 Canon Inc 印刷装置及びシステム及びその制御方法
JP3304745B2 (ja) * 1996-03-11 2002-07-22 富士ゼロックス株式会社 可変長符号復号化器
DE69716799T2 (de) * 1996-03-21 2003-07-03 Toshiba Kawasaki Kk Verfahren zur Bildung von Paketen, Aufnahmeträger und Gerät zum Aufzeichnen von Daten variabler Länge
AU4884397A (en) * 1996-11-07 1998-05-29 Matsushita Electric Industrial Co., Ltd. Image encoder and image decoder
US6195463B1 (en) * 1997-07-03 2001-02-27 Sony Corporation Multiresolution image processing and storage on a single chip
US5929911A (en) * 1997-10-27 1999-07-27 International Business Machines Corporation Multiformat reduced memory MPEG-2 compliant decoder
US6332152B1 (en) 1997-12-02 2001-12-18 Matsushita Electric Industrial Co., Ltd. Arithmetic unit and data processing unit
JP2000059227A (ja) * 1998-08-07 2000-02-25 Matsushita Electric Ind Co Ltd 符号化／復号化装置、及び符号化／復号化方法
US6470051B1 (en) 1999-01-25 2002-10-22 International Business Machines Corporation MPEG video decoder with integrated scaling and display functions
US6442206B1 (en) 1999-01-25 2002-08-27 International Business Machines Corporation Anti-flicker logic for MPEG video decoder with integrated scaling and display functions
US6771824B1 (en) * 1999-12-28 2004-08-03 Lucent Technologies Inc. Adaptive variable length decoding method
US6285303B1 (en) * 2000-05-12 2001-09-04 Eurica Califorrniaa Gate table data compression and recovery process
US7283591B2 (en) * 2003-03-28 2007-10-16 Tarari, Inc. Parallelized dynamic Huffman decoder
KR100559979B1 (ko) 2003-04-03 2006-03-13 엘지전자 주식회사 이동통신 시스템에서의 메시지 전송방법
JP4829720B2 (ja) 2006-08-29 2011-12-07 ルネサスエレクトロニクス株式会社 可変長符号復号装置
JP4892639B2 (ja) * 2011-08-03 2012-03-07 ルネサスエレクトロニクス株式会社 可変長符号復号装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701111A (en) * 1971-02-08 1972-10-24 Ibm Method of and apparatus for decoding variable-length codes having length-indicating prefixes
JPS5755668A (en) * 1980-09-22 1982-04-02 Nippon Telegr & Teleph Corp <Ntt> Decoding method for run-length code
US4821290A (en) * 1988-02-09 1989-04-11 General Electric Company Decoder for digital signal codes
US5136290A (en) * 1990-06-18 1992-08-04 Bond James W Message expansion decoder and decoding method for a communication channel
JPH0479421A (ja) * 1990-07-18 1992-03-12 Toshiba Corp 可変長符号化装置および可変長復号化装置
US5369405A (en) * 1992-05-19 1994-11-29 Goldstar Co., Ltd. Coefficient generation apparatus for variable length decoder
JP2827714B2 (ja) * 1992-06-09 1998-11-25 国際電信電話株式会社 ビデオ信号の高効率セル化方式
JP3008685B2 (ja) * 1992-08-03 2000-02-14 日本電気株式会社 可変長符号の復号化回路
US5339077A (en) * 1992-08-18 1994-08-16 Idaho Research Foundation, Inc. Comma code generator
KR0138971B1 (ko) * 1992-10-13 1998-06-15 세끼모또 다다히로 허프만 부호 복호회로
JP3007235B2 (ja) * 1992-11-10 2000-02-07 富士写真フイルム株式会社 可変長符号の伸長装置および圧縮伸長装置
KR960003452B1 (ko) * 1992-12-31 1996-03-13 대우전자주식회사 가변길이부호 복호장치
DE4405639C2 (de) * 1993-02-22 2000-08-03 Hyundai Electronics Ind Gerät zum Codieren mit variabler Länge
US5459482A (en) * 1993-06-24 1995-10-17 Motorola, Inc. Facsimile communication with an active addressing display device
EP0649224B1 (en) * 1993-09-23 1999-03-03 Lg Electronics Inc. Variable length coder and variable length decoder
KR970002483B1 (ko) * 1993-11-29 1997-03-05 대우전자 주식회사 고속의 가변길이 복호화장치
US5512896A (en) * 1993-11-30 1996-04-30 Texas Instruments Incorporated Huffman encoding method, circuit and system employing most significant bit change for size detection
US5561422A (en) * 1994-05-16 1996-10-01 Daewoo Electronics Co., Ltd. Method and apparatus for variable length coding with reduced memory requirement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040039809A (ko) * 2002-11-05 2004-05-12 엘지전자 주식회사 동영상 부호화기 및 이를 이용한 부호화 방법

Also Published As

Publication number Publication date
JPH08213916A (ja) 1996-08-20
DE69535392T2 (de) 2007-10-31
CN1113473C (zh) 2003-07-02
EP0708565A2 (en) 1996-04-24
EP0708565B1 (en) 2007-02-21
DE69535392D1 (de) 2007-04-05
KR960016539A (ko) 1996-05-22
JP3021331B2 (ja) 2000-03-15
EP0708565A3 (en) 1996-10-16
US5621405A (en) 1997-04-15
CN1130825A (zh) 1996-09-11

Similar Documents

Publication Publication Date Title
KR0152038B1 (ko) 상대 주소를 이용한 가변장 복호화 장치
EP0589682B1 (en) Variable length code decoder
US6014095A (en) Variable length encoding system
US7109898B2 (en) Variable length coding method and variable length decoding method
EP1802132A2 (en) Moving picture coding and/or decoding systems
JPH07240720A (ja) チャネル変調方法、誤り訂正方法、状態マシン生成方法、コーディング方法、チャネル変調装置、誤り訂正装置
JPH10209879A (ja) 可変長符号器
US5541595A (en) Variable length code decoder for simultaneous decoding the most significant bits and the least significant bits of a variable length code
US5550542A (en) Variable length code look-up table having separate code length determination
JPH0879091A (ja) 可変長符号テーブルおよび可変長符号化装置
US5892791A (en) High-speed variable length decoding apparatus
JP4442891B2 (ja) 可変長符号化装置及び可変長符号化方法
JP3410629B2 (ja) 可変長符号化回路及び可変長符号化方法
JP3990464B2 (ja) ディジタルビデオ信号プロセッサのためのデータ効率のよい量子化テーブル
KR0152032B1 (ko) 영상신호를 위한 가변장복호기
US6744925B2 (en) Encoding apparatus, decoding apparatus, encoding method, and decoding method
US5648775A (en) High speed variable length code decoding apparatus
JPH09261074A (ja) 可変長符号デコーダ
US6636641B1 (en) Encoding apparatus, decoding apparatus, encoding method and decoding method
US6738525B1 (en) Variable length decoder and video decoding apparatus using the same
US6501398B2 (en) Variable-length code decoder using barrel shifters and a look-up table
US6324306B1 (en) Variable length code decoder and moving picture decoder having variable length code decoder
KR0166721B1 (ko) 가변장 복호화기
KR0152035B1 (ko) 가변장복호화방법 및 그 장치
JPH0786957A (ja) 可変長コード化装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080529

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee