KR0147195B1 - 반도체 소자의 금속배선층 형성방법 - Google Patents

반도체 소자의 금속배선층 형성방법

Info

Publication number
KR0147195B1
KR0147195B1 KR1019950007703A KR19950007703A KR0147195B1 KR 0147195 B1 KR0147195 B1 KR 0147195B1 KR 1019950007703 A KR1019950007703 A KR 1019950007703A KR 19950007703 A KR19950007703 A KR 19950007703A KR 0147195 B1 KR0147195 B1 KR 0147195B1
Authority
KR
South Korea
Prior art keywords
layer
forming
wiring layer
material layer
insulating material
Prior art date
Application number
KR1019950007703A
Other languages
English (en)
Other versions
KR960039139A (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950007703A priority Critical patent/KR0147195B1/ko
Publication of KR960039139A publication Critical patent/KR960039139A/ko
Application granted granted Critical
Publication of KR0147195B1 publication Critical patent/KR0147195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 의한 반도체 소자의 금속배선층 형성방법에서는 주배선층의 측면에 측면보호막을 형성시킨 것을 특징으로 하며, 금속배선층의 제조방법으로는 반도체 소자를 형성시킨 반도체기판상에 소자의 각 전극 상부와 외부의 연결을 위한 콘택홀을 형성시킨 절연막상에 절연물질층등을 형성시키고, 절연물질층에 배선영역을 식각시키고, 배선영역에 주배선층용 금속을 매립시켜서 주배선층을 형성시키는 단계를 포함하여 이루어진다.

Description

반도체 소자의 금속배선층 형성방법
제1도는 종래의 반도체 소자의 금속배선층 형성방법의 실시예를 설명하기 위한 도면.
제2도는 본 발명에 의한 반도체 소자의 금속배선층 형성방법으로 형성된 금속배선층의 실시예를 도시한 도면.
제3도 ∼ 제8도는 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 실시예를 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
10,20,30,40,50,60,70,80 : 반도체기판
11,21,31,41,51,61,71,81 : 절연막
12 : 콘택홀 13,23,32,42,52,62,72 : 장벽금속층
14 : 표면보호막 15,25,35,45,55,65,85 : 주배선층
16 : 측면보호막 22,36,46,56,66,86 : 보호물질층
24,37,47,57,67 : 측면절연막 33,43,53,63,73 : 절연물질층
34,44,54,64 : 배선영역 350 : 주배선층용 금속막
56-1 : 내화성금속막 66-1 : 도전 또는 절연물질막
74 : 식각저지층 82 : 제1절연물질층
85 : 하부배선층 83 : 제2절연물질층
87 : 상부배선층 88 : 비아 콘택홀
A : 주배선층 형성부위
본 발명은 반도체 소자의 금속배선층 형성방법에 관한 것으로, 특히 금속배선층의 산화 및 부식 분위기에 노출되는 것을 최소화함으로 고집적 반도체 소자에서 금속배선층의 신뢰성 개선에 적당하도록 한 반도체 소자의 금속배선층 형성방법에 관한 것이다.
반도체 집적회로의 고집적화에 따른 단위소자간 간격의 미세화에 따라 금속배선층에 있어서는 그 폭이 감소되었으며, 이로 인하여 소자의 전기적인 저항이 증가하게 되었고 기계적인 응력(stress)에 대하여 취약해 지는 등의 문제가 대두되었다. 특히 현재 상용화되는 제품에 널리 적용되는 알루미늄(Al) 계의 금속배선층은 융점이 약 660℃ 이하로서 실리콘 산화막(SiO2)보다 낮고, 열팽창계수도 실리콘산화막보다 약 50배 이상 크므로 고온 열처리 공정에 취약하다.
한편 알루미늄 계의 금속막을 기판상에 형성시킨 후에, 금속배선층을 형성시키기 위한 패턴닝(patterning)에 있어서도 염소(Cl2)계의 가스(gas)를 이용하여 건식식각(dry etch)하는 것이 일반적인데, 이때 알루미늄 계의 주배선층에 잔류된 염소이온(Cl)이 대기중의 수분과 반응하여 후부식(after corrosion)을 일으키는 것으로 알려져 있다. 그것은 이중금속, 즉 알루미늄 계의 주(主)배선층과 TiN 등의 장벽금속(barrier metal)층의 접합면에서 발생되는 상대적인 기전력 차이가 알루미늄의 이온화를 촉진하기 때문인 것으로 추론되고 있다. 이때, 이중금속층간의 접합면에 발생되는 기전력을 갈바닉 포텐셜(Galvanic Potential)이라 한다.
또한 반도체 집적회로의 집적도에 따라 금속배선층의 주배선층을 비저항이 알루미늄보다 낮고, 융점이 약 1033℃ 정도로 알루미늄 계보다 높은 구리(Cu) 계로 형성시켜서 반도체 소자의 신뢰성을 개선시키고자 하는 시도가 진행되고 있으나 구리이온(Cu)의 높은 확산 속도와 약 200 ℃ 이하의 저온에서도 용이하게 산화되는 성질에 의하여, 염소(Cl2)계의 가스에 의한 건식식각의 어려움 등으로 적용상의 문제점이 봉착해 있는 실정이다. 특히 구리계를 이용한 금속배선층의 형성시에 구리이온(Cu)의 산화와 확산을 억제하는 방법으로서 구리 계의 주배선층을 TiN 등의 내화성(Refractory)금속막이나 실리콘산화막(SiO2), 실리콘질화막(Si3N4) 등의 절연물질층으로 피복하여 둘러싸서 보호막을 형성시켜 저항증가를 방지하고, 신뢰성을 향상시키기 위한 시도가 활발하게 진행중이나 구리 계의 주배선층이 공기중에 노출되는 과정에서 그 표면에 자연산화막이 형성되는 문제가 남아 있다.
제1도는 종래의 반도체 소자의 금속배선층의 형성단계를 도시한 도면으로, 그 일례로서 미국 특허 등록번호 4742014호와 4843453호에 나타난 반도체 소자의 구리(Cu) 계를 이용한 금속배선층의 형성단계를 개략적으로 도시한 도면이다. 이하 첨부된 도면을 참고하여 종래의 반도체 소자의 금속배선층 형성방법을 개략적으로 설명하겠다.
종래의 반도체 소자의 금속배선층을 형성시키기 위해서는 우선 반도체기판(10)상에 형성시킨 절연막(11)에 콘택(contact)부위를 정의하여, 제1도의 (a)와 같이, 수직 구조의 콘택홀(contact hole)(12)을 형성시키고, 그 절연막(11)과 콘택홀(12) 위에 내화성금속으로 장벽금속층(13)을 형성시킨다.
그리고 제1도의 (b)와 같이, 장벽금속층(13)의 상면에 구리 계의 금속으로 주배선층용 금속막을 형성시키고, 그 상면에 내화성금속을 균일하게 증착시켜서 표면보호막(14)을 형성시킨 후에 감광막(photoresist)를 마스크(mask)로 이용하여 주배선층(15)을 패터닝(patterning)한다.
이어서 제1도의 (c)와 같이, 주배선층(15) 측면을 내화성 금속이나 절연물질로 피복하여 둘러싸서 측면보호막(16)을 형성시켜서 금속배선층을 형성시킨다. 이때, 콘택홀은 그 저면에 형성시킨 불순물층(도면에 도시 안함)이 장벽금속층 혹은 주배선층의 금속 이온등과 반응하여 성장된다.
즉, 종래의 반도체 소자의 금속배선층은 알루미늄 계 또는 구리 계의 주(主)배선층과 장벽금속층이 접하고 있는 적층구조이다.
그러나 종래의 반도체 소자의 금속배선층에서는 금속배선층의 형성시에 감광막을 마스크로 이용하여 패터닝할 때에 적층구조인 금속배선층에서 그 측면의 주배선층과 장벽금속층 간의 접합면이 주의 환경에 노출되며, 이로 인하여 주배선층과 장벽금속층간의 접합면에서 발생되는 기전력의 차이에 의해 부식이 발생되는 갈바닉 부식 셀(cell)이 구성되고, 이는 염소(Cl2) 계의 가스에 의한 건식식각시에 염소(Cl)를 포함한 폴리머(polymer)층이 주배선층의 측벽에 부착되게 하는 등의 요인이 되는 문제가 발생되었다.
본 발명은 이러한 문제를 해결하기 위하여 안출된 것으로, 반도체 소자의 금속배선층의 구조 및 형성방법을 개선하여 소자의 전기적인 동작에 있어서 그 신뢰성을 향상시키는 것을 목적으로 한다.
본 발명에 의한 반도체 소자의 금속배선층 형성방법에서는 주배선층의 측면에 측면보호막을 형성시킨 것을 특징으로 하며, 금속배선층의 제조방법으로는 반도체 소자를 형성시킨 반도체기판상에 소자의 각 전극 상부와 외부의 연결을 위한 콘택홀을 형성시킨 절연막상에 절연물질층등을 형성시키고, 절연물질층에 배선영역을 식각시키고, 배선영역에 주배선층용 금속을 매립시켜서 주배선층을 형성시키는 단계를 포함하여 이루어진다. 이하 첨부된 도면 을 참고로 본 발명에 의한 반도체 소자의 금속배선층 형성방법을 설명하면 다음과 같다.
제2도는 본 발명에 의한 반도체 소자의 금속배선층 형성방법으로 형성된 금속배선층의 실시예를 도시한 도면으로, 반도체 소자의 금속배선층 단면도이다.
본 발명에 의한 반도체 소자의 금속배선층 형성방법에 의해 형성된 금속배선층은 주배선층의 측면에 측면절연막을 형성시킨 것을 특징으로 하며, 제2도에 도시된 바와 같이, 절연막(21)이 형성된 반도체기판(20)상에 형성시킨 장벽금속층(23)과, 장벽금속층의 상면에서 장벽금속층의 폭보다 작은 폭으로 형성시킨 주(主)배선층(25)과, 주배선층의 상부에서 주배선층의 폭보다 크게 형성시킨 보호물질층(22)과, 주배선층의 측면에서 장벽금속층과 보호물질층의 사이에 절연물질로 형성시킨 측면절연막(24)을 포함하여 이루어진다. 이때, 주배선층의 상면에 형성시킨 보호물질층은 도전물질로 주배선층의 표면과 주배선층의 측면 상단을 덮은 형태 또는 상면과 접하는 판형으로 형성시키거나, 도전 또는 절연물질로 주배선층의 각 측면 상단에 측벽을 형성시킨다.
그리고 본 발명에 의한 반도체 소자의 금속배선층의 또 다른 실시예로 장벽금속층은 주배선층의 폭보다 큰 폭으로 형성시키고 보호물질층을 형성시키거나, 주배선층의 상면에 보호물질층만 주배선층의 폭보다 큰 폭으로 형성시키면서 주배선층의 측면에 측면절연막을 형성시키기도 한다.
제3도와 제4도 및 제5도, 제6도, 제7도, 제8도는 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 실시예를 설명하기 위한 도면이다.
본 발명에 의한 반도체 소자의 금속배선층 형성방법에서는 금속배선층을 형성시키기 위하여 먼저 제3도의 (a)와 같이, 반도체기판(30)상에 절연막(31)을 형성하고, 절연막(31) 위에 스프터링(sputtering) 또는 화학기상증착(CVD;Chemical Vapor Deposition)법 등의 균일한 증착법(comformal deposition)을 이용하여 Ti/TiN등의 장벽금속층(32)을 1000Å 이하로 형성시킨다.
이어서 제3도의 (b)와 같이, 장벽금속층(32)의 상면에 실리콘질화막(Si3N4)이나 실리콘산화막(SiO2) 등의 절연물질층(33)을 3000Å에서 10000Å의 두께범위로 증착하여 형성시킨다.
그 후에 제3도의 (c)와 같이, 절연물질층(33)의 상면에 주배선층 형성부위(A 부위)를 정의하는 감광막패턴(PR ; photoresist pattern)을 형성시키고, 이 감광막패턴을 마스크로 하여 주배선층 형성부위의 절연물질층을 식각하여 주배선층을 형성시킬 배선영역(34)을 형성시킨다. 이때, 장벽금속층은 절연물질층을 식각할 때에 식각저지층(etch stopper)으로 적용할 수 있다.
이어서 제3도의 (d)와 같이, 감광막패턴을 습식과 건식식각으로 제거하고, 절연물질층(33)상에 배선영역(34)을 매립시키는 구리(Cu) 계나 알루미늄(Al) 계의 금속을 스프터링 또는 화학기상증착(CVD)법 등의 균일한 증착법으로 5000Å에서 10000Å의 두께범위의 주배선층용 금속막(350)을 형성시킨다.
이때, 구리(Cu) 계의 주배선층용 금속막을 화학기상증착법으로 형성시킬 경우에 구리(Cu)의 가스 소오스(gas source)로서는 제1,2구리(Cu(I,II)헥사플로우아세틸아세트네이트((hfac: Hexafluroacetlyaxetonate)나 제1구리(Cu(I))헥사플로우아세틸아세트네이트 트리메틸비닐살일렌(tmvs:Trimethylvinylsilane) 등을 적용하고, 알루미늄(Al) 계의 주배선층용 금속막을 화학기상증착법으로 형성시킬 경우에 알루미늄(Al)의 가스 소오스로서는 티아이비에이(TIBA ; Triisobutyl Aluminum)나 디엠에이에이치(DMAH ; Dimethyl Aluminum Hydride), 티엠에이에이(TMAA ; Trimethyl Aminealane), 디엠이에이에이(DMEAA ; Dimethyethyl Aminealane) 등을 적용한다.
그리고 제3도의 (e)와 같이, 절연물질층(33)상의 주배선층용 금속막(350)을 화학 기계 연마(CMP;Chemical Mechanical Polishing)법이나 건식식각으로 에치백(etch back)하여 제거하여 배선영역에 매립된 주배선층(35)을 형성시킨다.
이때 화학 기계 연마(CMP)법은 통상의 연마포에 의한 연마에 화학용제를 포함한 연마제를 적용하여 손상(demage)이 적은 연마면을 얻도록 하는 기술로서, 그 연마제로는 산(Acid)과 다이몬드 화합물(diamond compound)를 포함하는 연마액 혹은 세정액을 이용할 수 있다.
이어서 제3도의 (f)와 같이, 절연물질층(33)의 상부를 습식 또는 건식의 등방성 식각으로 부분적으로 제거하여 주배선층(35)의 상부가 500Å에서 1000Å의 높이범위로 드러나도록 한다.
그리고 제3도의 (g)와 같이, 선택적 증착(selective deposition)법으로 도전물질을 선택적으로 증착시켜서 노출된 주배선층(35)의 상부, 즉 주배선층의 상면과 측면 상단을 덮은 형태로 보호물질층(36)을 형성시킨다. 이때 도전물질의 보호물질층은 장벽금속층에 대하여 식각선택성을 갖는 재료를 적용한다.
이어서 제3도의 (h)와 같이, 주배선층(35) 상부의 보호물질층(36)을 마스크로 하여 절연물질층과 장벽금속층(32)을 패터닝하여 주배선층의 측면에 절연물질층의 측면절연막(37)을 형성하여 주배선층의 측면에서 장벽금속층과의 접합면의 노출이 측면절연막에 의해 방지되는 금속배선층을 형성시킨다.
또한 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 다른 실시예를 제4도를 참고로 설명하면 다음과 같다.
즉, 본 발명에 의한 반도체 소자의 금속배선층 형성방법에서 반도체기판상(40)의 절연막(41)상에 장벽금속층(42)과 절연물질층(43)을 순차적으로 형성시키고, 절연물질층(43)에 배선영역(44)을 식각시킨 후에, 배선영역에 매립된 주배선층(45)을 형성시키고, 제4도의 (a)와 같이 절연물질층(43)의 상면에 주배선층(45)이 형성된 부위를 포함하여 개방시키는 감광막패턴(PR)을 형성시킨 다음에, 이 감광막패턴을 마스크로 하여 배선영역(44)에 매립된 주배선층의 가장자리의 절연물질층을 부분적으로 제거하여, 주배선층의 상면과 측면 상단을 노출시키고, 감광막패턴을 제거한다.
그리고 제4도의 (b)와 같이, 도전물질을 선택적으로 증착시켜서 노출된 주배선층(45)의 상부, 즉 주배선층의 상면과 측면 상단을 덮은 형태로 보호물질층(46)을 형성시킨다.
이어서 제4도의 (c)와 같이, 주배선층(45) 상부의 보호물질층(46)을 마스크로 하여 절연물질층과 장벽금속층(42)을 패터닝하여 주배선층의 측면에 절연물질층(43)의 측면절연막(47)을 형성하여 주배선층의 측면에서 장벽금속층과의 접합면의 노출이 측면절연막에 의해 방지되는 금속배선층을 형성시킨다.
그리고 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 다른 실시예를 제5도를 참고로 설명하면 다음과 같다.
즉, 본 발명에 의한 반도체 소자의 금속배선층 형성방법에서 반도체기판상(50)의 절연막(51)상에 장벽금속층(52)과 절연물질층(53)을 순차적으로 형성시키고, 절연물질층에 배선영역(54)을 식각시키고, 배선영역에 매립된 주배선층(55)을 형성시킨 후에, 제5도의 (a)와 같이, 절연물질층(53)과 주배선층(55)의 상면에 장벽(barrier)막 혹은 반사방지막(ARC; Anti-Reflective coating)으로서의 TiN 등의 내화성금속막(56-1)을 500Å에서 1500Å의 두께범위로 형성시킨다.
그리고 제5도의 (b)와 같이, 내화성금속막을 패터닝하여 절연물질층(53)상에서 주배선층(55)의 폭보다 큰 폭으로 주배선층의 상면을 덮는 판형의 보호물질층(56)을 형성시킨다.
이어서 제5도의 (c)와 같이, 주배선층(55) 상부의 보호물질층(56)을 마스크로 하여 절연물질층과 장벽금속층(52)을 패터닝하여 주배선층의 측면에 절연물질층의 측면절연막(57)을 형성하여 주배선층의 측면에서 장벽금속층과의 접합면의 노출이 측면절연막에 의해 방지되는 금속배선층을 형성시킨다.
또한 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 또 다른 실시예를 제6도를 참고로 설명하면 다음과 같다.
즉, 본 발명에 의한 반도체 소자의 금속배선층 형성방법에서 반도체기판상(60)에서 절연막(61)상에 장벽금속층(62)과 절연물질층(63)을 순차적으로 형성시키고, 절연물질층에 배선영역을 형성시킨 후에, 절연물질층의 배선영역(64)에 매립된 주배선층(65)을 형성시키고, 절연물질층을 제거하여 주배선층의 상부를 노출시킨 다음에, 제6도의 (a)와 같이, 절연물질층(63)과 주배선층(65)의 상면에 도전 또는 절연물질막(66-1)을 형성시킨다. 이때 도전 또는 절연 물질막은 절연물질층과 장벽금속층에 대하여 식각선택성을 갖는 물질로 형성시킨다.
그리고 제6도의 (b)와 같이, 도전 또는 절연 물질막을 건식식각으로 에치백하여 주배선층(65)의 측면 상단에 측벽형태의 보호물질층(66)을 형성시킨다.
이어서 제6도의 (c)와 같이, 주배선층(65) 측면 상부에 측벽형태로 형성시킨 보호물질층(66)을 마스크로 하여 절연물질층과 장벽금속층(62)을 패터닝하여 주배선층의 측면에 절연물질층의 측면절연막(67)을 형성하여 주배선층의 측면에서 장벽금속층과의 접합면의 노출이 측면절연막에 의해 방지되는 금속배선층을 형성시킨다.
그리고 본 발명에 의한 반도체 소자의 금속배선층 형성방법에서 반도체기판상(70)의 절연막(71)상에 절연물질층(73)을 형성시키고, 배선영역을 형성시키기 위하여 절연물질층을 식각시킬때에 장벽금속층은 식각저지층(etch stopper)으로 작용하는데, 장벽금속층의 두께가 얇거나 식각 선택도(etch selectivity)가 낮아서 식각저지층으로서 작용할 수 없을 때에는 제7도에 도시된 바와 같이, 절연물질층(73)보다 식각선택성이 높은 재질로 별도의 식각저지층(74)을 장벽금속층(72)의 상면에 형성시킨다.
또한 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 또 다른 실시예로 다층 금속배선층의 형성방법을 제8도를 참고로 설명하면 다음과 같다.
즉 본 발명에 의한 반도체 소자의 금속배선층 형성방법에서 절연막상에 장벽금속층을 형성시키지 않고, 제8도의 (a)와 같이, 반도체기판상(80)의 절연막(81)상에 제1절연물질층(82)을 형성시키고, 제1절연물질층에는 배선영역(84)을 형성시킨 후에, 배선영역을 매립시켜서 하부배선층(85)을 형성시키고, 하부배선층(85)의 상면과 측면 상단을 덮은 형태로 도전물질의 보호물질층(86)을 형성시킨다.
그리고 제8도의 (b)와 같이, 제1절연물질층(82)의 상면에 제2절연물질층(83)을 형성시키고, 하부배선층(85)의 상부에 형성시킨 보호물질층(86)을 부분적으로 노출시키는 비아콘택홀(via contact hole)(88)을 형성시킨다. 이때 보호물질층은 제2절연물층의 비아 콘택홀을 형성시키기 위하여 제2절연물층을 식각시킬때에 식각저지층(etch stopper)으로 작용한다.
이어서 제8도의 (c)와 같이, 보호물질층을 하부배선층에 대하여 선택적인 습식식각으로 제거하여 하부배선층(85)을 노출시킨 후에, 그 상면에 상부배선층(87)을 형성시킨다.
본 발명에 의한 금속배선층과 그 형성방법에서는 주배선층이 외부환경, 특히 산화성분위기에 노출되어 영향받는 것을 최소화하기 위하여 장벽금속층을 주배선층의 폭보다 크게 패터닝하여 형성시키며, 또한 주배선층과 장벽금속층간의 접합면이 측면절연막에 의해서 노출이 방지되므로 주배선층과 장벽금속층간의 접합면에서 발생되는 기전력의 차이에 의해 부식이 발생되는 갈바닉 부식이 방지되어 반도체 소자의 신뢰성이 향상된다.
그리고, 다층 금속배선구조에 있어서는 하부배선층상의 보호물질층을 마스크없이 선택적으로 습식식각으로 제거하고 상부배선층을 자기정합적으로 하부배선층의 상부와 접촉시키므로 접촉면이 증가되고, 이로 인하여 하부배선층과 상부배선층간의 콘택저항이 감소하게 된다.

Claims (10)

  1. 반도체 소자의 금속배선층 형성방법에 있어서, 1) 절연막을 형성시킨 반도체기판상에 전면에 장벽금속층을 형성시키는 단계와, 2) 상기 장벽금속층 위에 절연물질층을 형성시키고, 주배선층 형성부위의 상기 절연물질층을 식각하여 배선영역을 형성시키는 단계와, 3) 상기 배선영역에 금속층을 매립시켜서 주배선층을 형성시키는 단계와, 4) 상기 절연물질층의 상부표면을 제거하는 단계와, 5) 상기 주배선층의 상부와 노출된 양측면 위에 보호물질층을 형성시키는 단계와, 6) 상기 보호물질층을 마스크로 하여 상기 절연물질층과 상기 장벽금속층을 식각하는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  2. 제1항에 있어서, 상기 3) 단계에서 상기 절연물질층상에 상기 배선영역을 매립시키는 주배선층용 금속막을 형성시킨 후에, 상기 절연물질층 위의 금속막을 화학 기계 연마(CMP)법으로 제거하여 상기 배선영역에 매립된 주배선층을 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
  3. 제1항에 있어서, 상기 3) 단계에서 상기 절연물질층상에 상기 배선영역을 매립시키는 주배선층용 금속막을 형성시킨 후에, 상기 주배선층용 금속막을 이방성식각으로 에치백하여 상기 배선영역에 매립된 주배선층을 형성하는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
  4. 제1항에 있어서, 상기 3) 단계 후에 상기 절연물질층의 상면에 상기 주배선층이 형성된 부위를 개방시키는 감광막패턴을 형성시키고, 상기 감광막패턴을 마스크로 하여 상기 주배선층의 가장자리의 절연물질층을 부분적으로 제거하는 단계를 포함하는 반도체소자의 금속배선층 형성방법.
  5. 제1항에 있어서, 상기 3) 단계 후에, (1) 상기 절연물질층과 상기 주배선층 위에 도전물질층을 형성시키는 단계와, (2) 상기 도전물질층을 패터닝하여 상기 절연물질층상에서 상기 주배선층의 폭보다 큰 폭으로 상기 주배선층의 상면을 덮는 판형의 보호물질층을 형성시키는 단계와, (3) 상기 보호물질층을 마스크로 하여 상기 절연물질층과 상기 장벽금속층을 패터닝하여, 상기 주배선층의 측면이 절연물질층의 측면절연막이 형성되도록 하는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성 방법.
  6. 제1항에 있어서, 상기 4) 단계 후에, 상기 보호물질층으로 절연물질 또는 도전물질층을 상기 절연물질층과 상기 주배선층 위에 형성시킨 후에, 이방성식각하여 상기 주배선층의 노출된 양측벽에 측벽을 형성시키는 단계를 포함하는 반도체소자의 금속배선층 형성방법.
  7. 제1항에 있어서, 상기 장벽금속층과 상기 절연물질층 사이에 식각저지층(etch stopper)을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  8. 제7항에 있어서, 상기 식각저지층은 상기 절연물질층과 식각비가 다른 물질로 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
  9. 반도체 소자의 금속배선층 형성방법에 있어서, 1) 절연막을 형성시킨 반도체기판상에 제1절연물질층을 형성시키는 단계와, 2) 하부배선층 형성영역의 상기 제1절연물질층을 식각하여 배선영역을 형성시키는 단계와, 3) 상기 제1절연물질층의 배선영역을 금속층으로 매립시켜서 하부배선층을 형성시키는 단계와, 4) 상기 제1절연물질층의 상부표면을 제거하여 상기 하부배선층의 양측면 일부를 노출시키는 단계와, 5) 상기 하부배선층의 폭보다 큰 폭으로 도전 물질의 보호물질층을 형성시키는 단계와, 6) 상기 보호물질층을 형성시킨 제1절연물질층상에 제2절연물질층을 형성시키고, 상기 제2절연물질층상에 상기 하부배선층의 상부에 비아(via)콘택홀을 형성시키는 단계와, 7) 상기 보호물질층을 제거하고, 상기 비아콘택홀과 상기 제2절연물질층 위에 상부배선층을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  10. 제9항에 있어서, 상기 7)단계에서 상기 보호물질층을 하부배선층에 대하여 선택적인 습식식각으로 제거하여 상기 하부배선층을 노출시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
KR1019950007703A 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법 KR0147195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007703A KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007703A KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR960039139A KR960039139A (ko) 1996-11-21
KR0147195B1 true KR0147195B1 (ko) 1998-11-02

Family

ID=19411431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007703A KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Country Status (1)

Country Link
KR (1) KR0147195B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186639B2 (en) 2003-12-11 2007-03-06 Dongbu Electronics Co., Ltd. Metal interconnection lines of semiconductor devices and methods of forming the same
WO2019093627A1 (ko) 2017-11-07 2019-05-16 주식회사 엘지화학 배터리 온도 추정 장치 및 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7186639B2 (en) 2003-12-11 2007-03-06 Dongbu Electronics Co., Ltd. Metal interconnection lines of semiconductor devices and methods of forming the same
US7514793B2 (en) 2003-12-11 2009-04-07 Dongbu Electronics Co., Ltd. Metal interconnection lines of semiconductor devices and methods of forming the same
WO2019093627A1 (ko) 2017-11-07 2019-05-16 주식회사 엘지화학 배터리 온도 추정 장치 및 방법

Also Published As

Publication number Publication date
KR960039139A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
JP3582841B2 (ja) 半導体ダイの保護壁を形成する方法及び半導体ダイ
EP0119497B1 (en) Method of forming electrode/wiring layer
US6184127B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
US7397124B2 (en) Process of metal interconnects
KR100277377B1 (ko) 콘택트홀/스루홀의형성방법
US5641710A (en) Post tungsten etch back anneal, to improve aluminum step coverage
US6350682B1 (en) Method of fabricating dual damascene structure using a hard mask
KR0147195B1 (ko) 반도체 소자의 금속배선층 형성방법
KR100282232B1 (ko) 반도체장치의 배선 형성방법
JP3534269B2 (ja) 半導体装置及びその製造方法
US20040232547A1 (en) High aspect ratio contact surfaces having reduced contaminants
JP3534589B2 (ja) 多層配線装置及びその製造方法
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH0974095A (ja) 半導体装置の製造方法
US6271120B1 (en) Method of enhanced silicide layer for advanced metal diffusion barrier layer application
KR100265850B1 (ko) 반도체장치의금속배선형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100470923B1 (ko) 반도체장치의금속배선형성방법
US6323540B1 (en) Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass, and a semiconductor structure
JPH10106973A (ja) 半導体装置およびその製造方法
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR19990003485A (ko) 반도체 소자의 금속 배선 형성 방법
KR0184157B1 (ko) 반도체장치의 금속배선 및 그 형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee