JP3582841B2 - 半導体ダイの保護壁を形成する方法及び半導体ダイ - Google Patents
半導体ダイの保護壁を形成する方法及び半導体ダイ Download PDFInfo
- Publication number
- JP3582841B2 JP3582841B2 JP33387892A JP33387892A JP3582841B2 JP 3582841 B2 JP3582841 B2 JP 3582841B2 JP 33387892 A JP33387892 A JP 33387892A JP 33387892 A JP33387892 A JP 33387892A JP 3582841 B2 JP3582841 B2 JP 3582841B2
- Authority
- JP
- Japan
- Prior art keywords
- protective wall
- semiconductor die
- layer
- forming
- die according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001681 protective effect Effects 0.000 title claims description 99
- 239000004065 semiconductor Substances 0.000 title claims description 82
- 238000000034 method Methods 0.000 title claims description 50
- 125000006850 spacer group Chemical group 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 56
- 239000000463 material Substances 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 18
- 239000010937 tungsten Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 150000002736 metal compounds Chemical class 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- 235000012239 silicon dioxide Nutrition 0.000 claims description 11
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 210000000988 bone and bone Anatomy 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000007788 roughening Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000007142 ring opening reaction Methods 0.000 description 43
- 239000005380 borophosphosilicate glass Substances 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 30
- 229910021341 titanium silicide Inorganic materials 0.000 description 24
- 230000032798 delamination Effects 0.000 description 18
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 238000011109 contamination Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 239000000356 contaminant Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- WXLPKTIAUMCNDX-UHFFFAOYSA-N 2h-pyran-3-ol Chemical compound OC1=CC=COC1 WXLPKTIAUMCNDX-UHFFFAOYSA-N 0.000 description 1
- LKTZODAHLMBGLG-UHFFFAOYSA-N alumanylidynesilicon;$l^{2}-alumanylidenesilylidenealuminum Chemical compound [Si]#[Al].[Si]#[Al].[Al]=[Si]=[Al] LKTZODAHLMBGLG-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011874 heated mixture Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体デバイスの分野に関し、特に、層間剥離がダイの縁部から始まるか否かにかかわらず、ダイの電気的活性領域に向かって動いてゆくおそれのある層間剥離の伝播をほぼ阻止することに関する。
【０００２】
【従来の技術】
従来のデバイスの多くにおいて、デバイスの最良の性能を得るために相対的な平坦な面が必要とされる。ダイの電気的活性領域と、電気的相互接続層との間などに、基板上に半導体ダイ内部の絶縁層として誘電体層を蒸着しても良い。電気的活性領域は半導体トランジスタ，ポリシリコン負荷抵抗器，電気的相互接続線路及びボンドパッドを含むと考えられる。蒸着時、誘電体層は実質的に平坦でない面を有していることがある。面をより平坦にするために、誘電体層をリフローしても良い。化学蒸着させた不純物無添加の二酸化シリコンは、リフローするために、少なくとも１０００℃の温度を必要とする。１０００℃では、拡散接合部は著しく深くまで拡散してしまい、浅い拡散接合部を必要とし且つ側方への拡散を最小限に抑えなければならない従来のデバイスに利用することは不可能である。
【０００３】
リフロー温度は、通常、誘電体層内部のドーパント濃度によって決まる。誘電体層のドーパント濃度が高くなれば、層がリフローする温度は低くなる。従って、不純物を添加した誘電体層は不純物無添加のときと比べてかなり低い温度でリフローする。二酸化シリコン層を蒸着するときに一般に添加されるドーパントはホウ素とリンであり、それによってホウリンケイ酸ガラス（ＢＰＳＧ）層が形成される。ＢＰＳＧ層が約６．４重量％のホウ素と、約３．８重量％のリンを含む場合、ＢＰＳＧ層は約８２５℃の温度の蒸気中でリフローする。
【０００４】
約６．４重量％のホウ素と、約３．８重量％のリンとを含むＢＰＳＧ層は、後続する作業の間に層間剥離を起こすおそれがある。ＢＰＳＧ層を有するダイをプラスチックパッケージ中に組付け、圧力ポット試験（大気圧より高い圧力の蒸気）を実施すると、ＢＰＳＧ層は剥離するであろう。論理上は、蒸気がＢＰＳＧ層中の結合を溶解するか又は弱め、その結果、ＢＰＳＧ層の剥離が起こるということになる。層間剥離は、通常、ダイの縁部で始まり、ダイの中心に向かって伝播する。層間剥離が電気的相互接続部に達すると、剥離を引起こすダイ中の力が今度は電気的相互接続部に加わるので、電気的相互接続部は垂直相互接続スタックの中の最も弱い箇所、通常は接点開口の付近か、又はたとえば、アルミニウム−ケイ化物界面などの電気的相互接続部中の界面で裂けてしまう。層間剥離は信頼性に関わる他の問題、たとえば、ダイの気密保護部の中に水分が入るという問題を生じさせるであろう。
【０００５】
ＢＰＳＧ層の剥離は一般にドーパントの濃度が低いときには起こらないが、ドーパントの総濃度が約５モル％未満である場合、ＢＰＳＧ層は約８２５℃の蒸気中では大きくはリフローしない。より高いリフロー温度を使用すると、ダイの拡散接合部又は他の部分はその高温によって悪影響を受けると思われる。
【０００６】
汚染物質がダイの電気的活性領域に拡散するのを停止するために使用される保護リングは、従来の技術では良く知られている。電気的活性領域はトランジスタ、埋込みビット線、ワード線などを含むと考えられる。従来の典型的な保護リングは、ＢＰＳＧ層を貫通する開口をエッチングし、汚染を停止するために、たとえばアルミニウムなどの金属化合物によって開口を充填することにより形成される。図１は従来の典型的な保護リングを示す。図１に示すダイ１０は縁部１１を有する。保護リング１２は縁部１１の付近にある。保護リングはダイの縁部とほぼ平行であり、保護リングの４つの辺のそれぞれは、一般に、４本の直線線分を形成する。保護リング１２の内側には電気的活性領域１５と、ポンドパッド１６がある。
【０００７】
従来の技法の中には、相互接続層を蒸着するのに先立って充填すべき接点開口又は通路を要求するものがある。従来の保護リングを形成するときに起こりうる問題を図２を参照しながら説明する。半導体基板は、チャネル領域２２を有する単結晶シリコン層（シリコン層）２０を含む。シリコン層２０の上には、チャネル領域２２に隣接して位置するフィールド酸化物領域２１がある。パターン通りに形成されたＢＰＳＧ層２３は保護リング開口２４を含む。接点又は通路を充填する工程の間に、基板上に、たとえば、タングステンなどの導電性材料から成る層を蒸着してエッチバックし、それにより、保護リング開口２４の側面に沿って側壁スペーサ２５を形成する。側壁スペーサ２５は通常は非常に長く（少なくとも長さ１００μｍ）、保護リング開口２４の側面から剥がれるに足る力を有するであろう。通常、タングステンを蒸着する前にケイ化物層を形成する。従って、スペーサはケイ化物層の上に位置している。電気的相互接続層を蒸着する前に、スペーサのエッチング又は洗浄の間にケイ化物層を除去して、粗面２６を形成する。側壁スペーサ２５はその下部でアンダーカットされるので、チャネル領域２２と側壁スペーサ２５との間に間隙２７ができる。側壁スペーサ２５の下方には機械的な支えがないため、側壁スペーサ２５が保護リング開口２４の側面から剥げ落ちる確率は高くなる。
【０００８】
このように、従来の保護リングはＢＰＳＧ層の剥離を停止するが、保護リング形成工程は接点又は通路充填工程を使用する場合に別の問題を生じさせるであろう。保護リングは、通常、図１に示すような長く、まっすぐで中断のない側面を有する。接点穴又は通路充填工程を採用する場合、保護リング開口の側面に沿って側壁スペーサを形成しても良い。スペーサは保護リング開口の側面から剥げ落ちるに足る力を有すると考えられる。ケイ化物層の上にスペーサを形成すると、スペーサの下部はアンダーカットされるので、スペーサが保護リング開口の側面から剥離する確率は増すであろう。スペーサが保護リング開口の側面から剥がれれば、望ましくない短絡又は信頼性に関わる問題が起こるであろう。
【０００９】
【発明が解決しようとする課題】
以上のことを考慮して、本発明の１つの目的は、ダイの電気的活性領域の付近で剥離しない誘電体層を含む半導体ダイを形成することである。
本発明の別の目的は、拡散接合部に悪影響を与えずに、又は半導体ダイ内部の誘電体層の剥離を起こさずに平面化させた誘電体層を形成することである。
本発明のさらに別の目的は、誘電体層の剥離を半導体ダイに伴なう粒子、望ましくない短絡又は信頼性の問題を発生させずに阻止する保護リングを形成することである。
【００１０】
【課題を解決するための手段】
誘電体層の剥離及び汚染物質がダイの電気的活性領域に到達するのを停止するための保護壁を含む半導体ダイを形成する方法を説明する。長さ１０μｍを越える直線線分を含まないパターンを有する保護壁を形成する。短い線分は、保護壁開口に沿って形成される側壁スペーサの中に十分な応力を蓄積させない。従って、スペーサは保護壁の側面から剥げ落ちにくくなる。側壁スペーサの剥離に起因する問題を生じさせずに、剥離及び汚染がダイの電気的活性領域に到達するのをほぼ停止する保護リングも説明する。本発明については数多くの代替実施例が存在する。
本発明の他の目的、特徴及び利点は添付の図面及び以下の詳細な説明から明白になるであろう。
本発明を添付の図面の各図に例示するが、それは本発明を限定するものではない。図面中、同じ図中符号は同様の素子を指示する。
【００１１】
【実施例】
本発明は、誘電体層の層間剥離又はトランジスタ，埋込みビット線，ワード線などを含むと考えられる電気的に活性の領域に到達する汚染を受けにくいダイを製造するために、半導体ダイの電気素子の付近に保護壁を形成する。図１９に関して簡単に説明すると、図１９には好ましい実施例が示されている。ダイ４０は、ダイの縁部４１の付近から始まるＢＰＳＧ層の剥離又は汚染が電気的活性領域４５及びボンドパッド２００に達するのをほぼ阻止するスティッチ保護リング１９０を有する。保護リング開口の中に側壁スペーサを形成すると、スペーサは保護リング開口の側面から剥げ落ちにくくなる。本実施例では、保護リング開口は長さが約３．０μｍ以下である複数の直線セグメントを有する。別の実施例においては、保護壁開口は直線セグメントを有していないか、直線セグメントを有するとしても、その長さは約１０．０μｍ以下である。加えて、スペーサは後にエッチングによって除去されるケイ化物層の上には形成されない。
【００１２】
本発明は、誘電体層の剥離が局所領域で起こるような場合に使用できるであろう。それらの局所領域では、保護リングの代わりに保護壁を使用しても良い。金属酸化物半導体デバイスに関連して本発明を説明するが、バイポーラ半導体デバイスや ＩＩＩ−Ｖ半導体デバイスと共に本発明を使用しても良い。本発明と共に数多くの異なる種類の材料を使用できるであろう。誘電体層は二酸化シリコン，窒化シリコン又はオキシ窒化シリコンから形成される。側壁スペーサは、通常、導電性であり、金属，金属化合物又は不純物添加多結晶シリコン（ポリシリコン）などの材料から形成される。保護リング充填材料は通常は相互接続材料であるが、他の種類の材料で保護リングを充填しても良い。通常、保護リング充填材料は金属，金属化合物，ポリシリコン又は誘電体層から形成される。本発明は以下に説明する多数のパターンを含むが、本発明はそれらのパターンにより限定されない。数多くの代替実施例によって本発明を説明するが、本発明がここで列挙する実施例により限定されないことは当業者には認められるであろう。
【００１３】
本発明の好ましい実施例では、半導体基板の上にダイを形成する。この実施例はダイを形成するために使用されている既存の工程シーケンスのそれぞれの工程と共に使用されるので、時折、ダイの電気的活性領域を参照する。従って、付加的な工程を追加することはない。図３は、基板の一部を示す横断面図である。基板は単結晶シリコン層（シリコン層）３０と、二酸化シリコンから成るパッド酸化物層３１と、窒化シリコン層３２とを含む。
【００１４】
基板を第１のフォトレジスト層で被覆し、それによりパターンを規定（パターンニング）して、窒化シリコン層３２の上にフォトレジスト部材を形成する。図４は、縁部４１を有するダイ４０の平面図である。フォトレジストパターンは、幅が約２．０μｍのフォトレジスト部材４２を含む。フォトレジスト部材４２はダイの縁部付近に位置している。電気的活性領域４５は複数のフォトレジスト部材（図示せず）を含む。簡明にするため、電気的活性領域４５はパターンの詳細を含まずに示されている。図５に示すように、基板から窒化シリコン層３２をエッチングにより選択的に除去する。フォトレジスト部材はプラズマ灰化又は硫酸と過酸化水素の加熱混合物により除去される。
【００１５】
図６を参照する。基板を長期間の蒸気酸化にさらしてシリコン層３０の窒化シリコン層３２が存在していないところに厚さ約６０００Åのフィールド酸化物領域７０が成長させる。フィールド酸化物領域７０の間にはシリコン層３０のチャネル領域７１がある。電気的活性領域４５の中に、図６に示すのと同様のフィールド酸化物領域とチャネル領域が形成される。チャネル領域７１は電気的活性領域内部のチャネル領域に類似しているが、チャネル領域７１は、たとえば、トランジスタなどの電気的活性デバイスを形成する目的では使用されない。
【００１６】
窒化シリコン層３２とパッド酸化物層３１を除去して、図７に示すように、チャネル領域７１の中でシリコン層３０を露出させる。基板にチタン層を蒸着し、次に周知の方法を使用して基板のケイ化工程を実行する。ケイ化工程は、チタン層がシリコン層と接触しているところでケイ化チタン層を形成する。チタンがフィールド酸化物領域７０と接触しているところでは、チタンは反応してケイ化チタンを形成しない。未反応のチタンを周知の方法を使用して除去する。図８は、チャネル領域７１内部のケイ化チタン層９０を示す。チャネル領域７１の上に、ケイ化チタンの代わりに、コバルト，モリブデン，タングステン又はタンタルを使用して形成される他のケイ化物材料を形成しても良い。金属酸化物半導体デバイスでは、通常、ゲート酸化物層，ゲート電極，ソース領域及びドレイン領域を形成するために他の工程（図示せず）を使用する。それらの他の工程は先に説明した工程の途中又はその後に実行されるのが普通である。それら他の工程は、ガラス層の蒸着前に実行される。
【００１７】
図９に示すように、基板の上に厚さ約８０００Åのホウリンケイ酸ガラス（ＢＰＳＧ）層１００を化学蒸着する。ＢＰＳＧ層１００は約６．４重量％のホウ素と、約３．８重量％のリンとを添加した二酸化シリコンから形成されている。その基板をほぼ大気圧の炉の中に入れる。炉の周囲は約８２５℃の蒸気から成る。ＢＰＳＧ層を伴なう基板を約３０分ないし約６０分にわたりリフローさせる。図１０は、蒸着後のＢＰＳＧ層１００と比較して急激な微細構造変化が少ないリフロー後のＢＰＳＧ層１１０を示す。
【００１８】
基板を第２のフォトレジスト層で被覆し、パターン規定し、それにより、ＢＰＳＧ層１１０の上に複数のフォトレジスト部材を形成する。図１１は、チャネル領域７１の上に位置するケイ化チタン層９０に関するフォトレジストパターンの一部を示す平面図である。フォトレジストパターンはフォトレジスト部材１２０と、フォトレジスト開口１２１とを含む。開口１２１はメインライン１２２と、複数の横部材１２３とを有する。メインライン１２２の幅は約３．０μｍである。横部材１２３はメインライン１２２に対しほぼ垂直である。各横部材１２３は幅約１．０μｍであり、メインライン１２２から約２．０μｍ先まで延出している。１対の横部材１２３の中心間の距離は約５．０μｍである。開口１２１は、ケイ化チタン層９０の幅及び後に形成される側壁スペーサの底部の幅とほぼ等しい最小幅である。その後に側壁スペーサを形成するときには、スペーサはケイ化チタン層９０の上方には位置しない。図１２は、第２のフォトレジスト層を被覆し、パターン規定した後の図１０の基板の一部の横断面図である。図１２はフォトレジスト部材１２０と、フォトレジスト開口１２１とを含む。
【００１９】
基板を周知の方法を使用してエッチングして、図１３に示すような保護リング開口１４０を形成する。第２のフォトレジスト層の開口の中のＢＰＳＧ層１１０の全てと、フィールド酸化物領域７０の一部とを除去して、チャネル領域７１の上に位置するケイ化チタン層９０を露出させる。保護リング開口１４０を形成すると同時に、電気的活性領域の中にＢＰＳＧ層１１０を貫通する接点開口（図示せず）を形成する。接点開口の中のエッチングの損傷を最小に抑えるために、この工程のエッチング時間をできる限り短く保持する。これが保護リング開口をチャネル領域７１の上に形成する理由である。保護リングをフィールド酸化物領域の上に形成し、シリコン層３０に達するまでエッチングを続けると、保護リング開口１４０はエッチングのために接点開口より著しく長い時間を要するようになるであろう。接点開口は過剰なエッチング損傷を受け、それにより、接触抵抗は許容しえないほど高くなってしまうであろう。従って、本実施例では、保護壁開口をエッチングするのに要する時間が接点開口をエッチングする時間により近くなるように、保護リング開口１４０をチャネル領域７１の上に形成する。
【００２０】
本実施例を使用する保護壁開口のＢＰＳＧパターン規定は従来の技術とは異なる。従来の保護壁開口は図４に示すパターン４２に類似している。従来の保護壁開口は、図１１に見られるケイ化チタン層９０とほぼ一致する。本実施例においては、１）保護壁開口は従来より短い線分から構成されており且つ、２）スペーサは後になって除去されるケイ化チタン層９０の上には形成されないので、側壁スペーサが保護リング開口の縁部から剥がれるおそれは少ない。
【００２１】
本実施例では、図１４に示すように基板を厚さ約１μｍのタングステン層１５０で被覆する。タングステンの蒸着は相対的にコンフォーマルであり、基板全体を覆う。タングステン層１５０は接点開口（図示せず）と、保護リング開口とを充填する。タングステン層を異方性エッチングして、ＢＰＳＧ層１１０の上面からタングステン層を除去する。保護リング開口の中で、メインライン内のタングステンをエッチングして、図１５に示すように側壁スペーサ１６０を残す。ケイ化チタン層からタングステン層を除去した後、ケイ化チタン層を等方性エッチングし、それにより、チャネル領域７１の中に粗いシリコン面１７０を形成する。保護壁開口は、形成されているように少なくともケイ化チタン層９０の幅と、側壁スペーサの底面の幅の２倍とであるので、各スペーサ１６０は粗面１７０又はエッチング中にケイ化チタンが全て除去されたのではない場合にはケイ化チタン層の上には位置しない底面１６１を有する。電気的活性領域の横部材１２３と接点開口（図示せず）は幅約１．０μｍであり、タングステンの蒸着はほぼコンフォーマルであるので、蒸着部分のほぼ中程までタングステン層で完全に充填される。横部材１２３及び接点開口の中のタングステン層の大半はエッチングによって除去されない。その他の接点充填媒体としては金属，金属化合物又は不純物添加ポリシリコンを含む材料が考えられる。
【００２２】
本実施例に戻ると、相互接続層を蒸着する前に、典型的には、たとえばＨＦなどの二酸化シリコンエッチング剤を含む水溶液の中で基板を洗浄する。この水溶液はＢＰＳＧ層１１０の一部と、フィールド酸化物領域７０の露出部分と、残留しているケイ化チタン層のほぼ全てとをエッチングする。スペーサ１６０はフィールド酸化物領域７０の上に位置しており、洗浄中にフィールド酸化物領域７０の一部がエッチングされるときに、スペーサ１６０の下部の一部はえぐられる。洗浄は通常は短時間であり、フィールド酸化物領域のエッチングの速度はケイ化チタン層と比べて遅いので、ケイ化チタン層９０の上に側壁スペーサを設けている従来の方法と比べて、スペーサ１６０の下部のえぐりは少ない。従って、スペーサ１６０の底面１６１はかなり大きな機械的支えを受けることになるため、スペーサは基板から剥がれにくい。ケイ化チタン層を除去した後、チャネル領域７１は露出する。チャネル領域７１は図１６に示すような粗面１７０を有する。粗面１７０は、一般に、保護リング開口の中に後に蒸着される相互接続層が基板に接着するのを助ける。大量のイオンを注入するなどの別の粗面形成方法を使用しても良いが、粗面の形成は任意である。別の実施例の場合、ケイ化されていないシリコン領域の上に保護リング開口を形成しても良い。本実施例では、図１６に示すように相互接続層として使用される厚さ約１μｍのアルミニウム層１７１を基板にスパッタリングする。他の相互接続材料としては金属，金属化合物及び不純物を添加したポリシリコンがある。
【００２３】
本実施例に戻ると、厚さ約１μｍの第３のフォトレジスト層で基板を被覆し、それをパターン規定して、アルミニウム層１７１の上に第３のフォトレジスト層部材を形成する。図１７は、保護リング開口上の第３のフォトレジスト層部材１８０を示す。他の第３のフォトレジスト層部材（図示せず）は、接点が充填され且つボンドパッドも形成されている電気的活性領域の中のアルミニウム層１７１の上にある。アルミニウム層を選択的にエッチングし、フォトレジスト部材を除去すると、図１７に示すようなアルミニウム層１７１が形成される。電気的活性領域の内部の電気的相互接続部と、ボンドパッド及び電気的活性領域に至る関連相互接続部とを形成する。それらの電気的相互接続部とボンドパッド（関連相互接続部を含む）は共に図１７には示されていない。フォトレジスト部材はプラズマ灰化又はたとえば、ｍ−ｐｙｒｏｌなどのフォトレジスト溶媒により除去される。図１８には、保護リング開口と、側壁スペーサ１６０と、アルミニウム層１７１と、粗いチャネル面１７０とを含む保護リング１９０を示す。
【００２４】
その基板をさらに処理して、ダイを完成させる。ダイはレベル間誘電体層、他の相互接続層及びパッシベーション層などの追加の層を含んでいても良い。これらの層の形成方法は当該技術では良く知られている。図１９は、本発明の好ましい実施例を使用して形成したダイを示す平面図である。ダイ４０は縁部４１を有し、電気的活性領域４５と、保護リング１９０と、ボンドパッド２００とを含む。保護リング１９０はメインライン１９１と、横部材１９２とを含む。図１９に示すように、保護リング１９０はボンドパッド開口２００と縁部４１との間に位置している。保護リング７２はダイの電気的活性領域とボンドパッドを側方から取囲んでいる。保護リングのパターンは、一般的に縫い目のように見えるので、図１９のパターンを「スティッチ」形保護リングと呼ぶ。
【００２５】
本発明の好ましい実施例は従来の技術に比べていくつかの利点を有する。保護リングは、ＢＰＳＧ層の剥離と汚染がダイの電気的活性領域に到達するのを阻止することに加えて、保護壁の側面から剥がれ落ちにくい側壁スペーサを含む。側壁スペーサは、通常は引張応力を有するタングステンから形成されている。スペーサの直線長さが増すにつれて応力は大きくなる。本実施例では、保護リング開口はそれぞれ長さが３．０μｍを越えない直線線分を含む。別の実施例においては、それらの直線線分の長さを変えても良い。図１の従来の保護リングは、通常は１００μｍ以上の長さの直線線分を含む保護リング開口を有する。上限又は下限はわかっていないが、直線線分は典型的には約２．０μｍから約５．０μｍであって、約１０．０μｍより長くてはならない。保護リングは図２０に示すような蛇行パターン２１０、図２１の方形波パターン２２０、図２２の丸い波形パターン２３０、図２３ののこぎり歯パターン２４０、図２４の犬の骨形パターン又は図２５の複雑な犬の骨形パターン２６０を含む他のパターンを有していても良い。尚、保護リングのパターンは以上記載したパターンに限定されないことに注意すべきである。
【００２６】
本実施例は既存の工程流れを使用し、ダイの工程流れに工程を追加することはない。保護リング開口は接点開口エッチング工程の間に形成される。保護リング開口内と、接点開口内のシリコン層にほぼ同じエッチング時間のうちに到達するように、保護リング開口をフィールド酸化物領域間のチャネル領域の上に形成する。従って、接点開口内部におけるエッチング損傷は減少する。
一般に好ましい実施例のもう１つの利点は、層間剥離と汚染をほぼ停止するための保護リングが工程をそれ以上複雑にせずに形成されることである。スペーサが保護リング開口の側面から剥がれると、粒子の発生、望ましくない短絡及び信頼性低下の問題が起こりうる。本発明では、スペーサが開口の側面から剥がれにくいので、スペーサによって起こるそれらの問題は排除される。
【００２７】
本実施例のさらに別の利点は、保護リング開口内部のアルミニウム層がシリコンと接触することである。アルミニウム層を蒸着するのに先立ってケイ化チタン層が除去されないと、アルミニウムはケイ化チタンから剥がれてしまうであろう。別の実施例では、アルミニウム層は保護リング開口の底面で、たとえばフィールド酸化物領域などの誘電体層と接触しても良いが、通常、アルミニウムはシリコンに接着しやすい。加えて、アルミニウム層の下方のフィールド酸化物領域は多少の汚染物質をフィールド酸化物領域に通してしまうであろう。
【００２８】
別の実施例においては、保護リング開口はＢＰＳＧ層の蒸着とパッシベーション層の蒸着との間の任意の時点で形成されれば良い。保護リング開口は接点開口とは別の時点で形成されても良い。好ましい実施例は接点開口と同時に保護壁開口を形成するので、余分の処理工程は追加されない。別の実施例では、保護リング開口を形成するために別個のマスキング・エッチング工程を使用しても良い。
【００２９】
さらに別の実施例では、第１の相互接続層と第２の相互接続層との間にあるレベル間誘電体層の中の剥離をほぼ停止するために保護リングを使用する。第１の相互接続層は、先に説明した実施例の電界隔離パターンと同様にパターン規定される。第１の相互接続層は図４の図中符号４２により示すのと同様の直線線分から構成されている。誘電体層は図１１に図中符号１２０で示すのと同様の保護壁開口を形成するように蒸着され且つパターン規定される。パターン規定中、エッチングは第１の相互接続層で止まる。通常、通路開口は保護リング開口と同時に形成される。通路充填媒体を蒸着し、エッチバックすると、保護リング開口の中にスペーサが残る。第２の相互接続層は保護リング開口を充填するために使用される。
【００３０】
保護リング開口の幅は変わっても良い。保護リング開口の幅は、１）側壁スペーサがケイ化物層の上に形成されず、２）その後に蒸着される保護リング充填材料が蒸着時に保護リング開口内部に空隙を有さず且つ、３）開口を形成した後にＢＰＳＧ層をリフローする場合に、リフロー工程中にＢＰＳＧ層がリフローして、保護リング開口の底面の中にほぼ連続するＢＰＳＧ層を形成することのないように、十分な幅でなければならない。通常、側壁スペーサは第１に重要な要素である。従って、保護リング開口はケイ化物層の幅と、スペーサの底面の幅の２倍との和にほぼ等しい最小幅を有するのが普通である。
【００３１】
誘電体層は隔離された場所で剥離するかもしれない。別の実施例においては、保護壁を形成しても良い。保護壁は、電気的活性領域（又はその一部）が保護壁により側方から四方で包囲されているわけではないという点を除いて、保護リングに類似している。ダイの縁部の付近に一連の分離した保護壁を設けても良い。分離した保護壁は保護リングと比べて層間剥離及び汚染を防護する力に関しては劣るが、この代替実施例によって本発明の利点を実現できるであろう。
以上、本発明をその特定の実施例を参照しながら説明した。しかしながら、特許請求の範囲に記載する本発明のより広い趣旨から逸脱せずに本発明に対し様々な変形や変更を実施しうることは自明であろう。従って、以上の説明及び添付の図面は限定的な意味ではなく、例示を目的とするものとみなされるべきである。
【図面の簡単な説明】
【図１】従来の保護リングを有するダイの平面図。
【図２】下部がえぐられた後の長い側壁スペーサを示す斜視図（従来の技術）。
【図３】基板上に窒化シリコン層を蒸着した後の半導体基板の一部の横断面図。
【図４】電界分離領域パターン規定中のダイを示す平面図。
【図５】窒化シリコン層を選択的にエッチングした後の図３の基板を示す横断面図。
【図６】フィールド酸化物領域を形成した後の図５の基板を示す図。
【図７】パッド酸化物層を除去した後の図６の基板を示す図。
【図８】ケイ化チタン層を形成した後の図７の基板を示す図。
【図９】ＢＰＳＧ層を蒸着した後の図８の基板を示す図。
【図１０】ＢＰＳＧ層をリフローした後の図９の基板を示す図。
【図１１】ケイ化チタン領域の上に開口を有するパターン規定後のフォトレジスト層を示す平面図。
【図１２】ＢＰＳＧ層の上にパターン規定フォトレジスト層を形成した後の図１０の基板を示す図。
【図１３】ＢＰＳＧ層をエッチングした後の図１２の基板を示す図。
【図１４】基板上にタングステン層を蒸着した後の図１３の基板を示す図。
【図１５】タングステン層を異方性エッチングして側壁スペーサを形成した後の図１４の基板を示す図。
【図１６】基板上にアルミニウム層を蒸着した後の図１５の基板を示す図。
【図１７】アルミニウム層を選択的にエッチングした後の図１６の基板を示す図。
【図１８】パターン規定フォトレジスト層を除去した後の図１７の基板を示す図。
【図１９】本発明の現時点で好ましい実施例に従った保護リングを有する完成後のダイを示す平面図。
【図２０】本発明の代替実施例を示す図。
【図２１】本発明の代替実施例を示す図。
【図２２】本発明の代替実施例を示す図。
【図２３】本発明の代替実施例を示す図。
【図２４】本発明の代替実施例を示す図。
【図２５】本発明の代替実施例を示す図。
【符号の説明】
３０ 単結晶シリコン層
３１ パッド酸化物層
３２ 窒化シリコン層
４０ ダイ
４２ フォトレジスト部材
４５ 電気的活性領域
７０ フィールド酸化物領域
７１ チャネル領域
９０ ケイ化チタン層
１００，１１０ ＢＰＳＧ層
１２０ フォトレジスト部材
１２１ 開口
１４０ 保護リング開口
１５０ タングステン層
１６０ 側壁スペーサ
１７０ 粗面
１７１ アルミニウム層
１８０ 第３のフォトレジスト部材層
１９０ 保護リング
２００ ボンドパッド
【産業上の利用分野】
本発明は半導体デバイスの分野に関し、特に、層間剥離がダイの縁部から始まるか否かにかかわらず、ダイの電気的活性領域に向かって動いてゆくおそれのある層間剥離の伝播をほぼ阻止することに関する。
【０００２】
【従来の技術】
従来のデバイスの多くにおいて、デバイスの最良の性能を得るために相対的な平坦な面が必要とされる。ダイの電気的活性領域と、電気的相互接続層との間などに、基板上に半導体ダイ内部の絶縁層として誘電体層を蒸着しても良い。電気的活性領域は半導体トランジスタ，ポリシリコン負荷抵抗器，電気的相互接続線路及びボンドパッドを含むと考えられる。蒸着時、誘電体層は実質的に平坦でない面を有していることがある。面をより平坦にするために、誘電体層をリフローしても良い。化学蒸着させた不純物無添加の二酸化シリコンは、リフローするために、少なくとも１０００℃の温度を必要とする。１０００℃では、拡散接合部は著しく深くまで拡散してしまい、浅い拡散接合部を必要とし且つ側方への拡散を最小限に抑えなければならない従来のデバイスに利用することは不可能である。
【０００３】
リフロー温度は、通常、誘電体層内部のドーパント濃度によって決まる。誘電体層のドーパント濃度が高くなれば、層がリフローする温度は低くなる。従って、不純物を添加した誘電体層は不純物無添加のときと比べてかなり低い温度でリフローする。二酸化シリコン層を蒸着するときに一般に添加されるドーパントはホウ素とリンであり、それによってホウリンケイ酸ガラス（ＢＰＳＧ）層が形成される。ＢＰＳＧ層が約６．４重量％のホウ素と、約３．８重量％のリンを含む場合、ＢＰＳＧ層は約８２５℃の温度の蒸気中でリフローする。
【０００４】
約６．４重量％のホウ素と、約３．８重量％のリンとを含むＢＰＳＧ層は、後続する作業の間に層間剥離を起こすおそれがある。ＢＰＳＧ層を有するダイをプラスチックパッケージ中に組付け、圧力ポット試験（大気圧より高い圧力の蒸気）を実施すると、ＢＰＳＧ層は剥離するであろう。論理上は、蒸気がＢＰＳＧ層中の結合を溶解するか又は弱め、その結果、ＢＰＳＧ層の剥離が起こるということになる。層間剥離は、通常、ダイの縁部で始まり、ダイの中心に向かって伝播する。層間剥離が電気的相互接続部に達すると、剥離を引起こすダイ中の力が今度は電気的相互接続部に加わるので、電気的相互接続部は垂直相互接続スタックの中の最も弱い箇所、通常は接点開口の付近か、又はたとえば、アルミニウム−ケイ化物界面などの電気的相互接続部中の界面で裂けてしまう。層間剥離は信頼性に関わる他の問題、たとえば、ダイの気密保護部の中に水分が入るという問題を生じさせるであろう。
【０００５】
ＢＰＳＧ層の剥離は一般にドーパントの濃度が低いときには起こらないが、ドーパントの総濃度が約５モル％未満である場合、ＢＰＳＧ層は約８２５℃の蒸気中では大きくはリフローしない。より高いリフロー温度を使用すると、ダイの拡散接合部又は他の部分はその高温によって悪影響を受けると思われる。
【０００６】
汚染物質がダイの電気的活性領域に拡散するのを停止するために使用される保護リングは、従来の技術では良く知られている。電気的活性領域はトランジスタ、埋込みビット線、ワード線などを含むと考えられる。従来の典型的な保護リングは、ＢＰＳＧ層を貫通する開口をエッチングし、汚染を停止するために、たとえばアルミニウムなどの金属化合物によって開口を充填することにより形成される。図１は従来の典型的な保護リングを示す。図１に示すダイ１０は縁部１１を有する。保護リング１２は縁部１１の付近にある。保護リングはダイの縁部とほぼ平行であり、保護リングの４つの辺のそれぞれは、一般に、４本の直線線分を形成する。保護リング１２の内側には電気的活性領域１５と、ポンドパッド１６がある。
【０００７】
従来の技法の中には、相互接続層を蒸着するのに先立って充填すべき接点開口又は通路を要求するものがある。従来の保護リングを形成するときに起こりうる問題を図２を参照しながら説明する。半導体基板は、チャネル領域２２を有する単結晶シリコン層（シリコン層）２０を含む。シリコン層２０の上には、チャネル領域２２に隣接して位置するフィールド酸化物領域２１がある。パターン通りに形成されたＢＰＳＧ層２３は保護リング開口２４を含む。接点又は通路を充填する工程の間に、基板上に、たとえば、タングステンなどの導電性材料から成る層を蒸着してエッチバックし、それにより、保護リング開口２４の側面に沿って側壁スペーサ２５を形成する。側壁スペーサ２５は通常は非常に長く（少なくとも長さ１００μｍ）、保護リング開口２４の側面から剥がれるに足る力を有するであろう。通常、タングステンを蒸着する前にケイ化物層を形成する。従って、スペーサはケイ化物層の上に位置している。電気的相互接続層を蒸着する前に、スペーサのエッチング又は洗浄の間にケイ化物層を除去して、粗面２６を形成する。側壁スペーサ２５はその下部でアンダーカットされるので、チャネル領域２２と側壁スペーサ２５との間に間隙２７ができる。側壁スペーサ２５の下方には機械的な支えがないため、側壁スペーサ２５が保護リング開口２４の側面から剥げ落ちる確率は高くなる。
【０００８】
このように、従来の保護リングはＢＰＳＧ層の剥離を停止するが、保護リング形成工程は接点又は通路充填工程を使用する場合に別の問題を生じさせるであろう。保護リングは、通常、図１に示すような長く、まっすぐで中断のない側面を有する。接点穴又は通路充填工程を採用する場合、保護リング開口の側面に沿って側壁スペーサを形成しても良い。スペーサは保護リング開口の側面から剥げ落ちるに足る力を有すると考えられる。ケイ化物層の上にスペーサを形成すると、スペーサの下部はアンダーカットされるので、スペーサが保護リング開口の側面から剥離する確率は増すであろう。スペーサが保護リング開口の側面から剥がれれば、望ましくない短絡又は信頼性に関わる問題が起こるであろう。
【０００９】
【発明が解決しようとする課題】
以上のことを考慮して、本発明の１つの目的は、ダイの電気的活性領域の付近で剥離しない誘電体層を含む半導体ダイを形成することである。
本発明の別の目的は、拡散接合部に悪影響を与えずに、又は半導体ダイ内部の誘電体層の剥離を起こさずに平面化させた誘電体層を形成することである。
本発明のさらに別の目的は、誘電体層の剥離を半導体ダイに伴なう粒子、望ましくない短絡又は信頼性の問題を発生させずに阻止する保護リングを形成することである。
【００１０】
【課題を解決するための手段】
誘電体層の剥離及び汚染物質がダイの電気的活性領域に到達するのを停止するための保護壁を含む半導体ダイを形成する方法を説明する。長さ１０μｍを越える直線線分を含まないパターンを有する保護壁を形成する。短い線分は、保護壁開口に沿って形成される側壁スペーサの中に十分な応力を蓄積させない。従って、スペーサは保護壁の側面から剥げ落ちにくくなる。側壁スペーサの剥離に起因する問題を生じさせずに、剥離及び汚染がダイの電気的活性領域に到達するのをほぼ停止する保護リングも説明する。本発明については数多くの代替実施例が存在する。
本発明の他の目的、特徴及び利点は添付の図面及び以下の詳細な説明から明白になるであろう。
本発明を添付の図面の各図に例示するが、それは本発明を限定するものではない。図面中、同じ図中符号は同様の素子を指示する。
【００１１】
【実施例】
本発明は、誘電体層の層間剥離又はトランジスタ，埋込みビット線，ワード線などを含むと考えられる電気的に活性の領域に到達する汚染を受けにくいダイを製造するために、半導体ダイの電気素子の付近に保護壁を形成する。図１９に関して簡単に説明すると、図１９には好ましい実施例が示されている。ダイ４０は、ダイの縁部４１の付近から始まるＢＰＳＧ層の剥離又は汚染が電気的活性領域４５及びボンドパッド２００に達するのをほぼ阻止するスティッチ保護リング１９０を有する。保護リング開口の中に側壁スペーサを形成すると、スペーサは保護リング開口の側面から剥げ落ちにくくなる。本実施例では、保護リング開口は長さが約３．０μｍ以下である複数の直線セグメントを有する。別の実施例においては、保護壁開口は直線セグメントを有していないか、直線セグメントを有するとしても、その長さは約１０．０μｍ以下である。加えて、スペーサは後にエッチングによって除去されるケイ化物層の上には形成されない。
【００１２】
本発明は、誘電体層の剥離が局所領域で起こるような場合に使用できるであろう。それらの局所領域では、保護リングの代わりに保護壁を使用しても良い。金属酸化物半導体デバイスに関連して本発明を説明するが、バイポーラ半導体デバイスや ＩＩＩ−Ｖ半導体デバイスと共に本発明を使用しても良い。本発明と共に数多くの異なる種類の材料を使用できるであろう。誘電体層は二酸化シリコン，窒化シリコン又はオキシ窒化シリコンから形成される。側壁スペーサは、通常、導電性であり、金属，金属化合物又は不純物添加多結晶シリコン（ポリシリコン）などの材料から形成される。保護リング充填材料は通常は相互接続材料であるが、他の種類の材料で保護リングを充填しても良い。通常、保護リング充填材料は金属，金属化合物，ポリシリコン又は誘電体層から形成される。本発明は以下に説明する多数のパターンを含むが、本発明はそれらのパターンにより限定されない。数多くの代替実施例によって本発明を説明するが、本発明がここで列挙する実施例により限定されないことは当業者には認められるであろう。
【００１３】
本発明の好ましい実施例では、半導体基板の上にダイを形成する。この実施例はダイを形成するために使用されている既存の工程シーケンスのそれぞれの工程と共に使用されるので、時折、ダイの電気的活性領域を参照する。従って、付加的な工程を追加することはない。図３は、基板の一部を示す横断面図である。基板は単結晶シリコン層（シリコン層）３０と、二酸化シリコンから成るパッド酸化物層３１と、窒化シリコン層３２とを含む。
【００１４】
基板を第１のフォトレジスト層で被覆し、それによりパターンを規定（パターンニング）して、窒化シリコン層３２の上にフォトレジスト部材を形成する。図４は、縁部４１を有するダイ４０の平面図である。フォトレジストパターンは、幅が約２．０μｍのフォトレジスト部材４２を含む。フォトレジスト部材４２はダイの縁部付近に位置している。電気的活性領域４５は複数のフォトレジスト部材（図示せず）を含む。簡明にするため、電気的活性領域４５はパターンの詳細を含まずに示されている。図５に示すように、基板から窒化シリコン層３２をエッチングにより選択的に除去する。フォトレジスト部材はプラズマ灰化又は硫酸と過酸化水素の加熱混合物により除去される。
【００１５】
図６を参照する。基板を長期間の蒸気酸化にさらしてシリコン層３０の窒化シリコン層３２が存在していないところに厚さ約６０００Åのフィールド酸化物領域７０が成長させる。フィールド酸化物領域７０の間にはシリコン層３０のチャネル領域７１がある。電気的活性領域４５の中に、図６に示すのと同様のフィールド酸化物領域とチャネル領域が形成される。チャネル領域７１は電気的活性領域内部のチャネル領域に類似しているが、チャネル領域７１は、たとえば、トランジスタなどの電気的活性デバイスを形成する目的では使用されない。
【００１６】
窒化シリコン層３２とパッド酸化物層３１を除去して、図７に示すように、チャネル領域７１の中でシリコン層３０を露出させる。基板にチタン層を蒸着し、次に周知の方法を使用して基板のケイ化工程を実行する。ケイ化工程は、チタン層がシリコン層と接触しているところでケイ化チタン層を形成する。チタンがフィールド酸化物領域７０と接触しているところでは、チタンは反応してケイ化チタンを形成しない。未反応のチタンを周知の方法を使用して除去する。図８は、チャネル領域７１内部のケイ化チタン層９０を示す。チャネル領域７１の上に、ケイ化チタンの代わりに、コバルト，モリブデン，タングステン又はタンタルを使用して形成される他のケイ化物材料を形成しても良い。金属酸化物半導体デバイスでは、通常、ゲート酸化物層，ゲート電極，ソース領域及びドレイン領域を形成するために他の工程（図示せず）を使用する。それらの他の工程は先に説明した工程の途中又はその後に実行されるのが普通である。それら他の工程は、ガラス層の蒸着前に実行される。
【００１７】
図９に示すように、基板の上に厚さ約８０００Åのホウリンケイ酸ガラス（ＢＰＳＧ）層１００を化学蒸着する。ＢＰＳＧ層１００は約６．４重量％のホウ素と、約３．８重量％のリンとを添加した二酸化シリコンから形成されている。その基板をほぼ大気圧の炉の中に入れる。炉の周囲は約８２５℃の蒸気から成る。ＢＰＳＧ層を伴なう基板を約３０分ないし約６０分にわたりリフローさせる。図１０は、蒸着後のＢＰＳＧ層１００と比較して急激な微細構造変化が少ないリフロー後のＢＰＳＧ層１１０を示す。
【００１８】
基板を第２のフォトレジスト層で被覆し、パターン規定し、それにより、ＢＰＳＧ層１１０の上に複数のフォトレジスト部材を形成する。図１１は、チャネル領域７１の上に位置するケイ化チタン層９０に関するフォトレジストパターンの一部を示す平面図である。フォトレジストパターンはフォトレジスト部材１２０と、フォトレジスト開口１２１とを含む。開口１２１はメインライン１２２と、複数の横部材１２３とを有する。メインライン１２２の幅は約３．０μｍである。横部材１２３はメインライン１２２に対しほぼ垂直である。各横部材１２３は幅約１．０μｍであり、メインライン１２２から約２．０μｍ先まで延出している。１対の横部材１２３の中心間の距離は約５．０μｍである。開口１２１は、ケイ化チタン層９０の幅及び後に形成される側壁スペーサの底部の幅とほぼ等しい最小幅である。その後に側壁スペーサを形成するときには、スペーサはケイ化チタン層９０の上方には位置しない。図１２は、第２のフォトレジスト層を被覆し、パターン規定した後の図１０の基板の一部の横断面図である。図１２はフォトレジスト部材１２０と、フォトレジスト開口１２１とを含む。
【００１９】
基板を周知の方法を使用してエッチングして、図１３に示すような保護リング開口１４０を形成する。第２のフォトレジスト層の開口の中のＢＰＳＧ層１１０の全てと、フィールド酸化物領域７０の一部とを除去して、チャネル領域７１の上に位置するケイ化チタン層９０を露出させる。保護リング開口１４０を形成すると同時に、電気的活性領域の中にＢＰＳＧ層１１０を貫通する接点開口（図示せず）を形成する。接点開口の中のエッチングの損傷を最小に抑えるために、この工程のエッチング時間をできる限り短く保持する。これが保護リング開口をチャネル領域７１の上に形成する理由である。保護リングをフィールド酸化物領域の上に形成し、シリコン層３０に達するまでエッチングを続けると、保護リング開口１４０はエッチングのために接点開口より著しく長い時間を要するようになるであろう。接点開口は過剰なエッチング損傷を受け、それにより、接触抵抗は許容しえないほど高くなってしまうであろう。従って、本実施例では、保護壁開口をエッチングするのに要する時間が接点開口をエッチングする時間により近くなるように、保護リング開口１４０をチャネル領域７１の上に形成する。
【００２０】
本実施例を使用する保護壁開口のＢＰＳＧパターン規定は従来の技術とは異なる。従来の保護壁開口は図４に示すパターン４２に類似している。従来の保護壁開口は、図１１に見られるケイ化チタン層９０とほぼ一致する。本実施例においては、１）保護壁開口は従来より短い線分から構成されており且つ、２）スペーサは後になって除去されるケイ化チタン層９０の上には形成されないので、側壁スペーサが保護リング開口の縁部から剥がれるおそれは少ない。
【００２１】
本実施例では、図１４に示すように基板を厚さ約１μｍのタングステン層１５０で被覆する。タングステンの蒸着は相対的にコンフォーマルであり、基板全体を覆う。タングステン層１５０は接点開口（図示せず）と、保護リング開口とを充填する。タングステン層を異方性エッチングして、ＢＰＳＧ層１１０の上面からタングステン層を除去する。保護リング開口の中で、メインライン内のタングステンをエッチングして、図１５に示すように側壁スペーサ１６０を残す。ケイ化チタン層からタングステン層を除去した後、ケイ化チタン層を等方性エッチングし、それにより、チャネル領域７１の中に粗いシリコン面１７０を形成する。保護壁開口は、形成されているように少なくともケイ化チタン層９０の幅と、側壁スペーサの底面の幅の２倍とであるので、各スペーサ１６０は粗面１７０又はエッチング中にケイ化チタンが全て除去されたのではない場合にはケイ化チタン層の上には位置しない底面１６１を有する。電気的活性領域の横部材１２３と接点開口（図示せず）は幅約１．０μｍであり、タングステンの蒸着はほぼコンフォーマルであるので、蒸着部分のほぼ中程までタングステン層で完全に充填される。横部材１２３及び接点開口の中のタングステン層の大半はエッチングによって除去されない。その他の接点充填媒体としては金属，金属化合物又は不純物添加ポリシリコンを含む材料が考えられる。
【００２２】
本実施例に戻ると、相互接続層を蒸着する前に、典型的には、たとえばＨＦなどの二酸化シリコンエッチング剤を含む水溶液の中で基板を洗浄する。この水溶液はＢＰＳＧ層１１０の一部と、フィールド酸化物領域７０の露出部分と、残留しているケイ化チタン層のほぼ全てとをエッチングする。スペーサ１６０はフィールド酸化物領域７０の上に位置しており、洗浄中にフィールド酸化物領域７０の一部がエッチングされるときに、スペーサ１６０の下部の一部はえぐられる。洗浄は通常は短時間であり、フィールド酸化物領域のエッチングの速度はケイ化チタン層と比べて遅いので、ケイ化チタン層９０の上に側壁スペーサを設けている従来の方法と比べて、スペーサ１６０の下部のえぐりは少ない。従って、スペーサ１６０の底面１６１はかなり大きな機械的支えを受けることになるため、スペーサは基板から剥がれにくい。ケイ化チタン層を除去した後、チャネル領域７１は露出する。チャネル領域７１は図１６に示すような粗面１７０を有する。粗面１７０は、一般に、保護リング開口の中に後に蒸着される相互接続層が基板に接着するのを助ける。大量のイオンを注入するなどの別の粗面形成方法を使用しても良いが、粗面の形成は任意である。別の実施例の場合、ケイ化されていないシリコン領域の上に保護リング開口を形成しても良い。本実施例では、図１６に示すように相互接続層として使用される厚さ約１μｍのアルミニウム層１７１を基板にスパッタリングする。他の相互接続材料としては金属，金属化合物及び不純物を添加したポリシリコンがある。
【００２３】
本実施例に戻ると、厚さ約１μｍの第３のフォトレジスト層で基板を被覆し、それをパターン規定して、アルミニウム層１７１の上に第３のフォトレジスト層部材を形成する。図１７は、保護リング開口上の第３のフォトレジスト層部材１８０を示す。他の第３のフォトレジスト層部材（図示せず）は、接点が充填され且つボンドパッドも形成されている電気的活性領域の中のアルミニウム層１７１の上にある。アルミニウム層を選択的にエッチングし、フォトレジスト部材を除去すると、図１７に示すようなアルミニウム層１７１が形成される。電気的活性領域の内部の電気的相互接続部と、ボンドパッド及び電気的活性領域に至る関連相互接続部とを形成する。それらの電気的相互接続部とボンドパッド（関連相互接続部を含む）は共に図１７には示されていない。フォトレジスト部材はプラズマ灰化又はたとえば、ｍ−ｐｙｒｏｌなどのフォトレジスト溶媒により除去される。図１８には、保護リング開口と、側壁スペーサ１６０と、アルミニウム層１７１と、粗いチャネル面１７０とを含む保護リング１９０を示す。
【００２４】
その基板をさらに処理して、ダイを完成させる。ダイはレベル間誘電体層、他の相互接続層及びパッシベーション層などの追加の層を含んでいても良い。これらの層の形成方法は当該技術では良く知られている。図１９は、本発明の好ましい実施例を使用して形成したダイを示す平面図である。ダイ４０は縁部４１を有し、電気的活性領域４５と、保護リング１９０と、ボンドパッド２００とを含む。保護リング１９０はメインライン１９１と、横部材１９２とを含む。図１９に示すように、保護リング１９０はボンドパッド開口２００と縁部４１との間に位置している。保護リング７２はダイの電気的活性領域とボンドパッドを側方から取囲んでいる。保護リングのパターンは、一般的に縫い目のように見えるので、図１９のパターンを「スティッチ」形保護リングと呼ぶ。
【００２５】
本発明の好ましい実施例は従来の技術に比べていくつかの利点を有する。保護リングは、ＢＰＳＧ層の剥離と汚染がダイの電気的活性領域に到達するのを阻止することに加えて、保護壁の側面から剥がれ落ちにくい側壁スペーサを含む。側壁スペーサは、通常は引張応力を有するタングステンから形成されている。スペーサの直線長さが増すにつれて応力は大きくなる。本実施例では、保護リング開口はそれぞれ長さが３．０μｍを越えない直線線分を含む。別の実施例においては、それらの直線線分の長さを変えても良い。図１の従来の保護リングは、通常は１００μｍ以上の長さの直線線分を含む保護リング開口を有する。上限又は下限はわかっていないが、直線線分は典型的には約２．０μｍから約５．０μｍであって、約１０．０μｍより長くてはならない。保護リングは図２０に示すような蛇行パターン２１０、図２１の方形波パターン２２０、図２２の丸い波形パターン２３０、図２３ののこぎり歯パターン２４０、図２４の犬の骨形パターン又は図２５の複雑な犬の骨形パターン２６０を含む他のパターンを有していても良い。尚、保護リングのパターンは以上記載したパターンに限定されないことに注意すべきである。
【００２６】
本実施例は既存の工程流れを使用し、ダイの工程流れに工程を追加することはない。保護リング開口は接点開口エッチング工程の間に形成される。保護リング開口内と、接点開口内のシリコン層にほぼ同じエッチング時間のうちに到達するように、保護リング開口をフィールド酸化物領域間のチャネル領域の上に形成する。従って、接点開口内部におけるエッチング損傷は減少する。
一般に好ましい実施例のもう１つの利点は、層間剥離と汚染をほぼ停止するための保護リングが工程をそれ以上複雑にせずに形成されることである。スペーサが保護リング開口の側面から剥がれると、粒子の発生、望ましくない短絡及び信頼性低下の問題が起こりうる。本発明では、スペーサが開口の側面から剥がれにくいので、スペーサによって起こるそれらの問題は排除される。
【００２７】
本実施例のさらに別の利点は、保護リング開口内部のアルミニウム層がシリコンと接触することである。アルミニウム層を蒸着するのに先立ってケイ化チタン層が除去されないと、アルミニウムはケイ化チタンから剥がれてしまうであろう。別の実施例では、アルミニウム層は保護リング開口の底面で、たとえばフィールド酸化物領域などの誘電体層と接触しても良いが、通常、アルミニウムはシリコンに接着しやすい。加えて、アルミニウム層の下方のフィールド酸化物領域は多少の汚染物質をフィールド酸化物領域に通してしまうであろう。
【００２８】
別の実施例においては、保護リング開口はＢＰＳＧ層の蒸着とパッシベーション層の蒸着との間の任意の時点で形成されれば良い。保護リング開口は接点開口とは別の時点で形成されても良い。好ましい実施例は接点開口と同時に保護壁開口を形成するので、余分の処理工程は追加されない。別の実施例では、保護リング開口を形成するために別個のマスキング・エッチング工程を使用しても良い。
【００２９】
さらに別の実施例では、第１の相互接続層と第２の相互接続層との間にあるレベル間誘電体層の中の剥離をほぼ停止するために保護リングを使用する。第１の相互接続層は、先に説明した実施例の電界隔離パターンと同様にパターン規定される。第１の相互接続層は図４の図中符号４２により示すのと同様の直線線分から構成されている。誘電体層は図１１に図中符号１２０で示すのと同様の保護壁開口を形成するように蒸着され且つパターン規定される。パターン規定中、エッチングは第１の相互接続層で止まる。通常、通路開口は保護リング開口と同時に形成される。通路充填媒体を蒸着し、エッチバックすると、保護リング開口の中にスペーサが残る。第２の相互接続層は保護リング開口を充填するために使用される。
【００３０】
保護リング開口の幅は変わっても良い。保護リング開口の幅は、１）側壁スペーサがケイ化物層の上に形成されず、２）その後に蒸着される保護リング充填材料が蒸着時に保護リング開口内部に空隙を有さず且つ、３）開口を形成した後にＢＰＳＧ層をリフローする場合に、リフロー工程中にＢＰＳＧ層がリフローして、保護リング開口の底面の中にほぼ連続するＢＰＳＧ層を形成することのないように、十分な幅でなければならない。通常、側壁スペーサは第１に重要な要素である。従って、保護リング開口はケイ化物層の幅と、スペーサの底面の幅の２倍との和にほぼ等しい最小幅を有するのが普通である。
【００３１】
誘電体層は隔離された場所で剥離するかもしれない。別の実施例においては、保護壁を形成しても良い。保護壁は、電気的活性領域（又はその一部）が保護壁により側方から四方で包囲されているわけではないという点を除いて、保護リングに類似している。ダイの縁部の付近に一連の分離した保護壁を設けても良い。分離した保護壁は保護リングと比べて層間剥離及び汚染を防護する力に関しては劣るが、この代替実施例によって本発明の利点を実現できるであろう。
以上、本発明をその特定の実施例を参照しながら説明した。しかしながら、特許請求の範囲に記載する本発明のより広い趣旨から逸脱せずに本発明に対し様々な変形や変更を実施しうることは自明であろう。従って、以上の説明及び添付の図面は限定的な意味ではなく、例示を目的とするものとみなされるべきである。
【図面の簡単な説明】
【図１】従来の保護リングを有するダイの平面図。
【図２】下部がえぐられた後の長い側壁スペーサを示す斜視図（従来の技術）。
【図３】基板上に窒化シリコン層を蒸着した後の半導体基板の一部の横断面図。
【図４】電界分離領域パターン規定中のダイを示す平面図。
【図５】窒化シリコン層を選択的にエッチングした後の図３の基板を示す横断面図。
【図６】フィールド酸化物領域を形成した後の図５の基板を示す図。
【図７】パッド酸化物層を除去した後の図６の基板を示す図。
【図８】ケイ化チタン層を形成した後の図７の基板を示す図。
【図９】ＢＰＳＧ層を蒸着した後の図８の基板を示す図。
【図１０】ＢＰＳＧ層をリフローした後の図９の基板を示す図。
【図１１】ケイ化チタン領域の上に開口を有するパターン規定後のフォトレジスト層を示す平面図。
【図１２】ＢＰＳＧ層の上にパターン規定フォトレジスト層を形成した後の図１０の基板を示す図。
【図１３】ＢＰＳＧ層をエッチングした後の図１２の基板を示す図。
【図１４】基板上にタングステン層を蒸着した後の図１３の基板を示す図。
【図１５】タングステン層を異方性エッチングして側壁スペーサを形成した後の図１４の基板を示す図。
【図１６】基板上にアルミニウム層を蒸着した後の図１５の基板を示す図。
【図１７】アルミニウム層を選択的にエッチングした後の図１６の基板を示す図。
【図１８】パターン規定フォトレジスト層を除去した後の図１７の基板を示す図。
【図１９】本発明の現時点で好ましい実施例に従った保護リングを有する完成後のダイを示す平面図。
【図２０】本発明の代替実施例を示す図。
【図２１】本発明の代替実施例を示す図。
【図２２】本発明の代替実施例を示す図。
【図２３】本発明の代替実施例を示す図。
【図２４】本発明の代替実施例を示す図。
【図２５】本発明の代替実施例を示す図。
【符号の説明】
３０ 単結晶シリコン層
３１ パッド酸化物層
３２ 窒化シリコン層
４０ ダイ
４２ フォトレジスト部材
４５ 電気的活性領域
７０ フィールド酸化物領域
７１ チャネル領域
９０ ケイ化チタン層
１００，１１０ ＢＰＳＧ層
１２０ フォトレジスト部材
１２１ 開口
１４０ 保護リング開口
１５０ タングステン層
１６０ 側壁スペーサ
１７０ 粗面
１７１ アルミニウム層
１８０ 第３のフォトレジスト部材層
１９０ 保護リング
２００ ボンドパッド
Claims (46)
- 半導体ダイの保護壁を形成する方法であって、
半導体基板上に誘電体層を蒸着する工程を備え；
前記誘電体層をパターンニングして、その誘電体層を貫通する保護壁開口を形成する行程を備え、前記保護壁開口は、ダイの電気的活性領域に隣接して位置し、メインラインおよびそれに角度をなしている複数の横部材を有しており、
前記半導体基板に第１の層を蒸着する工程を備え；
前記第１の層をエッチングして、前記保護壁開口の前記メインラインの側面に沿って少なくとも１つの前記第１の層の側壁スペーサを形成する工程を備え、
第２の層を前記保護壁開口の中に蒸着する行程を備えている、
ことを特徴とする半導体ダイの保護壁を形成する方法。 - 半導体ダイの保護壁を形成する方法であって、
半導体基板上にケイ化物層を形成する工程を備え；
前記半導体基板上に誘電体層を蒸着する工程を備え；
前記誘電体層をパターンニングして、その誘電体層を貫通する保護壁開口を形成する行程を備え、前記保護壁開口は、ダイの電気的活性領域に隣接して位置し、前記ケイ化物層を露出させ、前記ケイ化物層の幅よりも広い幅を有しており、
前記保護壁開口および接点開口を含めて前記半導体基板上に、第１の層を蒸着する工程を備え；
前記保護壁開口の部分の前記第１の層をエッチングして前記保護壁開口の側面に沿って少なくとも１つの前記第１の層の側壁スペーサを形成する工程を備え、前記側壁スペーサは前記ケイ化物層に接触しておらず；
第２の層を前記保護壁開口の中に蒸着する行程を備えている、
ことを特徴とする半導体ダイの保護壁を形成する方法。 - 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記保護壁開口は、スティッチパターン、蛇行パターン、方形波パターン、丸い波形パターン、のこぎり歯パターン、犬の骨形パターン、複雑な犬の骨形パターンから成るグループから選択されたパターンを有している、ことを特徴とする方法。
- 請求項３に記載の半導体ダイの保護壁を形成する方法において、前記保護壁開口は、前記電気的活性領域を側方から囲んでいる、ことを特徴とする方法。
- 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記誘電体層は、二酸化シリコン、窒化シリコン、オキシ窒化シリコンから成るグループから選択された物質で形成されている、ことを特徴とする方法。
- 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記第１の層は、金属、金属化合物、ポリシリコンから成るグループから選択された物質で形成されている、ことを特徴とする方法。
- 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記第２の層は、金属、金属化合物、ポリシリコン、二酸化シリコン、窒化シリコン、オキシ窒化シリコンから成るグループから選択された物質で形成されている、ことを特徴とする方法。
- 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記半導体基板上にフィールド酸化物領域およびそれに隣接したチャネル領域を形成する行程が含まれ、そのチャネル領域上に前記保護壁開口は形成される、ことを特徴とする方法。
- 請求項８に記載の半導体ダイの保護壁を形成する方法において、前記第２の層を蒸着する前に前記チャネル領域の粗面化をする行程が含まれている、ことを特徴とする方法。
- 請求項１または２に記載の半導体ダイの保護壁を形成する方法において、前記電気的活性領域への電気接点が、前記保護壁開口の形成と同時に形成される、ことを特徴とする方法。
- 請求項１に記載の半導体ダイの保護壁を形成する方法において、さらに、
半導体基板にケイ化物層領域を形成する行程と、
前記保護壁開口の前記メインラインから前記ケイ化物層を除去する行程と
を備えている、ことを特徴とする方法。 - 請求項１１に記載の半導体ダイの保護壁を形成する方法において、前記保護壁開口の前記メインラインは前記ケイ化物層領域の幅よりも広い幅を有し、前記側壁スペーサが前記ケイ化物層の上には形成されないようにされている、ことを特徴とする方法。
- 請求項２または１０に記載の半導体ダイの保護壁を形成する方法において、前記ケイ化物層は、チタン、コバルト、モリブデン、タングステン、タンタルからなるブループから選択された物質を用いて形成される物質である、ことを特徴とする方法。
- 請求項１に記載の半導体ダイの保護壁を形成する方法において、前記横部材は、前記メインラインに沿って１０μｍ以下の間隔で配置されている、ことを特徴とする方法。
- 請求項１４に記載の半導体ダイの保護壁を形成する方法において、前記横部材は、前記メインラインの幅よりも狭い幅を有している、ことを特徴とする方法。
- 請求項１５に記載の半導体ダイの保護壁を形成する方法において、前記横部材はほぼ１μｍ幅であり前記メインラインはほぼ３μｍ幅である、ことを特徴とする方法。
- 請求項１４に記載の半導体ダイの保護壁を形成する方法において、前記第１の層の少なくとも幾らかは前記横部材内に含まれている、ことを特徴とする方法。
- 請求項１に記載の半導体ダイの保護壁を形成する方法において、前記横部材は、前記メインラインの幅よりも狭い幅を有している、ことを特徴とする方法。
- 請求項１８に記載の半導体ダイの保護壁を形成する方法において、前記第１の層の少なくとも幾らかは前記横部材内に含まれている、ことを特徴とする方法。
- 請求項１８に記載の半導体ダイの保護壁を形成する方法において、前記横部材はほぼ１μｍ幅であり前記メインラインはほぼ３μｍ幅である、ことを特徴とする方法。
- 請求項１に記載の半導体ダイの保護壁を形成する方法において、前記第１の層の少なくとも幾らかは前記横部材内に含まれている、ことを特徴とする方法。
- 請求項２に記載の半導体ダイの保護壁を形成する方法において、前記保護壁開口の幅は、前記ケイ化物層の幅と前記側壁スペーサの底面の２倍より狭くない、ことを特徴とする方法。
- 請求項２に記載の半導体ダイの保護壁を形成する方法において、前記保護壁開口は、メインラインおよびそれに角度をなしている複数の横部材を有している、ことを特徴とする方法。
- 請求項２３に記載の半導体ダイの保護壁を形成する方法において、前記横部材は、前記メインラインに沿って１０μｍ以下の間隔で配置されている、ことを特徴とする方法。
- 請求項２４に記載の半導体ダイの保護壁を形成する方法において、前記第１の層の少なくとも幾らかは前記横部材内に含まれている、ことを特徴とする方法。
- 請求項２３に記載の半導体ダイの保護壁を形成する方法において、前記横部材は、前記メインラインの幅よりも狭い幅を有している、ことを特徴とする方法。
- 請求項２３に記載の半導体ダイの保護壁を形成する方法において、前記第１の層の少なくとも幾らかは前記横部材内に含まれている、ことを特徴とする方法。
- 半導体基板を備え；
前記半導体基板上の電気的活性領域を備え；
前記半導体基板及び前記電気的活性領域の上のパターンニングされた誘電体層を備え；
前記電気的活性領域に隣接して位置し、前記誘電体層を貫通している保護壁を備え、その保護壁は前記誘電体層の保護壁開口の中に配置され、その保護壁開口はメインラインおよびそれに角度をなしている複数の横部材を有しており、前記保護壁は、前記メインラインに沿っている少なくとも１つの側壁スペーサと充填材料とを含んでいる、
ことを特徴とする半導体ダイ。 - 半導体基板を備え；
前記半導体基板上の電気的活性領域を備え；
前記半導体基板及び前記電気的活性領域の上のパターンニングされた誘電体層を備え；
前記電気的活性領域に隣接して位置し、前記誘電体層を貫通している保護壁を備え、その保護壁は前記誘電体層の保護壁開口の中に配置され、その保護壁開口はチャネル領域を露出させ、前記保護壁は、前記チャネル領域上の充填材料と、前記保護壁開口の側壁に沿っている側壁スペーサとを含んでおり、その側壁スペーサが前記チャネル領域上には配置されていない
ことを特徴とする半導体ダイ。 - 請求項２８に記載の半導体ダイにおいて、前記保護壁開口は、スティッチパターン、蛇行パターン、方形波パターン、丸い波形パターン、のこぎり歯パターン、犬の骨形パターン、複雑な犬の骨形パターンから成るグループから選択されたパターンを有している、ことを特徴とする半導体ダイ。
- 請求項２８に記載の半導体ダイにおいて、前記保護壁開口は、前記電気的活性領域を側方から囲んでいる、ことを特徴とする半導体ダイ。
- 請求項２８に記載の半導体ダイにおいて、前記誘電体層は、二酸化シリコン、窒化シリコン、オキシ窒化シリコンから成るグループから選択された物質で形成されている、ことを特徴とする半導体ダイ。
- 請求項２８に記載の半導体ダイにおいて、前記側壁スペーサは、金属、金属化合物、ポリシリコンから成るグループから選択された物質で形成されている、ことを特徴とする半導体ダイ。
- 請求項２８に記載の半導体ダイにおいて、前記充填材料は、金属、金属化合物、ポリシリコン、二酸化シリコン、窒化シリコン、オキシ窒化シリコンから成るグループから選択された物質で形成されている、ことを特徴とする半導体ダイ。
- 請求項２８に記載の半導体ダイにおいて、前記半導体基板上にフィールド酸化物領域およびそれに隣接したチャネル領域を備えている、ことを特徴とする半導体ダイ。
- 請求項３５に記載の半導体ダイにおいて、前記保護壁は前記チャネル領域上にある、ことを特徴とする半導体ダイ。
- 請求項３６に記載の半導体ダイにおいて、前記チャネル領域には前記充填材料に接触した粗面化された表面が含まれている、ことを特徴とする半導体ダイ。
- 請求項３５に記載の半導体ダイにおいて、前記側壁スペーサは前記チャネル領域上にはない、ことを特徴とする半導体ダイ。
- 請求項２９に記載の半導体ダイにおいて、前記保護壁開口は、メインラインおよび複数の横部材を有している、ことを特徴とする半導体ダイ。
- 請求項２８または３９に記載の半導体ダイにおいて、前記横部材は、前記メインラインに沿って１０μｍ以下の間隔で配置されている、ことを特徴とする半導体ダイ。
- 請求項２８または３９に記載の半導体ダイにおいて、前記横部材の幅は、前記メインラインの幅よりも狭いことを特徴とする半導体ダイ。
- 請求項４１に記載の半導体ダイにおいて、前記横部材はほぼ１μｍ幅であり前記メインラインはほぼ３μｍ幅である、ことを特徴とする半導体ダイ。
- 請求項２８または３９に記載の半導体ダイにおいて、前記側壁スペーサは、前記横部材の少なくとも一部を充填する物質となっている、ことを特徴とする半導体ダイ。
- 請求項２８または２９に記載の半導体ダイにおいて、前記充填材料はシリコンの面に配置されている、ことを特徴とする半導体ダイ。
- 請求項４３に記載の半導体ダイにおいて、前記充填材料はシリコンの面に配置されている、ことを特徴とする半導体ダイ。
- 請求項２９に記載の半導体ダイにおいて、
前記側壁スペーサは、金属、金属化合物、ポリシリコンから成るグループから選択された物質で形成され、
前記充填材料は、金属、金属化合物、ポリシリコン、二酸化シリコン、窒化シリコン、オキシ窒化シリコンから成るグループから選択された物質で形成されている、
ことを特徴とする半導体ダイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US799,556 | 1991-11-27 | ||
| US07/799,556 US5270256A (en) | 1991-11-27 | 1991-11-27 | Method of forming a guard wall to reduce delamination effects |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05251575A JPH05251575A (ja) | 1993-09-28 |
| JP3582841B2 true JP3582841B2 (ja) | 2004-10-27 |
Family
ID=25176206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33387892A Expired - Fee Related JP3582841B2 (ja) | 1991-11-27 | 1992-11-20 | 半導体ダイの保護壁を形成する方法及び半導体ダイ |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5270256A (ja) |
| JP (1) | JP3582841B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5409861A (en) * | 1993-09-15 | 1995-04-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| USRE36475E (en) * | 1993-09-15 | 1999-12-28 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| US5464782A (en) * | 1994-07-05 | 1995-11-07 | Industrial Technology Research Institute | Method to ensure isolation between source-drain and gate electrode using self aligned silicidation |
| US5491099A (en) * | 1994-08-29 | 1996-02-13 | United Microelectronics Corporation | Method of making silicided LDD with recess in semiconductor substrate |
| US5895255A (en) * | 1994-11-30 | 1999-04-20 | Kabushiki Kaisha Toshiba | Shallow trench isolation formation with deep trench cap |
| US5843838A (en) * | 1995-12-27 | 1998-12-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Modified clean recipe to suppress formation of BPSG bubble |
| US5670426A (en) * | 1996-01-29 | 1997-09-23 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for reducing contact resistance |
| US5767565A (en) * | 1996-07-22 | 1998-06-16 | Alliance Semiconductor Corporation | Semiconductor devices having cooperative mode option at assembly stage and method thereof |
| US5998272A (en) * | 1996-11-12 | 1999-12-07 | Advanced Micro Devices, Inc. | Silicidation and deep source-drain formation prior to source-drain extension formation |
| US5874356A (en) * | 1997-02-28 | 1999-02-23 | Taiwan Semiconductor Manufacturing Co. Ltd. | Method for forming zig-zag bordered openings in semiconductor structures |
| US5977639A (en) * | 1997-09-30 | 1999-11-02 | Intel Corporation | Metal staples to prevent interlayer delamination |
| US6043551A (en) * | 1997-09-30 | 2000-03-28 | Intel Corporation | Metal locking structures to prevent a passivation layer from delaminating |
| US5880528A (en) * | 1997-09-30 | 1999-03-09 | Intel Corporation | Energy absorbing structures to prevent damage to an integrated circuit |
| US6163065A (en) * | 1997-12-31 | 2000-12-19 | Intel Corporation | Energy-absorbing stable guard ring |
| US6137155A (en) * | 1997-12-31 | 2000-10-24 | Intel Corporation | Planar guard ring |
| TW411602B (en) * | 1998-02-07 | 2000-11-11 | Winbond Electronics Corp | Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process |
| US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
| US6509622B1 (en) | 2000-08-23 | 2003-01-21 | Intel Corporation | Integrated circuit guard ring structures |
| US6480385B2 (en) | 2000-09-13 | 2002-11-12 | Intel Corporation | Electronic assembly and cooling thereof |
| JP4118029B2 (ja) * | 2001-03-09 | 2008-07-16 | 富士通株式会社 | 半導体集積回路装置とその製造方法 |
| JP2005129717A (ja) * | 2003-10-23 | 2005-05-19 | Renesas Technology Corp | 半導体装置 |
| US7337425B2 (en) * | 2004-06-04 | 2008-02-26 | Ami Semiconductor, Inc. | Structured ASIC device with configurable die size and selectable embedded functions |
| JP2006259687A (ja) * | 2005-02-17 | 2006-09-28 | Seiko Epson Corp | 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器 |
| KR100781850B1 (ko) * | 2005-07-20 | 2007-12-03 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US20100264225A1 (en) * | 2005-11-22 | 2010-10-21 | Lex Kosowsky | Wireless communication device using voltage switchable dielectric material |
| US20080029405A1 (en) * | 2006-07-29 | 2008-02-07 | Lex Kosowsky | Voltage switchable dielectric material having conductive or semi-conductive organic material |
| CN101595535A (zh) * | 2006-09-24 | 2009-12-02 | 肖克科技有限公司 | 利用电压可切换电介质材料和光辅助进行电镀衬底器件的技术 |
| US20090050856A1 (en) * | 2007-08-20 | 2009-02-26 | Lex Kosowsky | Voltage switchable dielectric material incorporating modified high aspect ratio particles |
| US8206614B2 (en) | 2008-01-18 | 2012-06-26 | Shocking Technologies, Inc. | Voltage switchable dielectric material having bonded particle constituents |
| US20090220771A1 (en) * | 2008-02-12 | 2009-09-03 | Robert Fleming | Voltage switchable dielectric material with superior physical properties for structural applications |
| US8203421B2 (en) | 2008-04-14 | 2012-06-19 | Shocking Technologies, Inc. | Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration |
| US8362871B2 (en) * | 2008-11-05 | 2013-01-29 | Shocking Technologies, Inc. | Geometric and electric field considerations for including transient protective material in substrate devices |
| US11545449B2 (en) | 2018-06-25 | 2023-01-03 | Intel Corporation | Guard ring structure for an integrated circuit |
| US11411013B2 (en) * | 2020-01-08 | 2022-08-09 | Micron Technology, Inc. | Microelectronic devices including stair step structures, and related electronic devices and methods |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096622A (en) * | 1975-07-31 | 1978-06-27 | General Motors Corporation | Ion implanted Schottky barrier diode |
| US4137109A (en) * | 1976-04-12 | 1979-01-30 | Texas Instruments Incorporated | Selective diffusion and etching method for isolation of integrated logic circuit |
| US4261095A (en) * | 1978-12-11 | 1981-04-14 | International Business Machines Corporation | Self aligned schottky guard ring |
| JPS6055988B2 (ja) * | 1979-01-26 | 1985-12-07 | 株式会社日立製作所 | 半導体装置の製法 |
| US4375597A (en) * | 1980-09-25 | 1983-03-01 | The United States Of America As Represented By The Secretary Of The Air Force | Method of implementing uniform background charge subtraction in a radiation sensing array |
| US4414737A (en) * | 1981-01-30 | 1983-11-15 | Tokyo Shibaura Denki Kabushiki Kaisha | Production of Schottky barrier diode |
| US4691435A (en) * | 1981-05-13 | 1987-09-08 | International Business Machines Corporation | Method for making Schottky diode having limited area self-aligned guard ring |
| JPS58202550A (ja) * | 1982-05-21 | 1983-11-25 | Hitachi Ltd | 半導体装置の製造方法 |
| US4507853A (en) * | 1982-08-23 | 1985-04-02 | Texas Instruments Incorporated | Metallization process for integrated circuits |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4641420A (en) * | 1984-08-30 | 1987-02-10 | At&T Bell Laboratories | Metalization process for headless contact using deposited smoothing material |
| US4656732A (en) * | 1984-09-26 | 1987-04-14 | Texas Instruments Incorporated | Integrated circuit fabrication process |
| US4722910A (en) * | 1986-05-27 | 1988-02-02 | Analog Devices, Inc. | Partially self-aligned metal contact process |
| JPS63211755A (ja) * | 1987-02-27 | 1988-09-02 | Nec Corp | 半導体装置の製造方法 |
| JP2701502B2 (ja) * | 1990-01-25 | 1998-01-21 | 日産自動車株式会社 | 半導体装置 |
-
1991
- 1991-11-27 US US07/799,556 patent/US5270256A/en not_active Expired - Lifetime
-
1992
- 1992-11-20 JP JP33387892A patent/JP3582841B2/ja not_active Expired - Fee Related
-
1993
- 1993-08-26 US US08/112,445 patent/US5986315A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05251575A (ja) | 1993-09-28 |
| US5986315A (en) | 1999-11-16 |
| US5270256A (en) | 1993-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3582841B2 (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
| EP0391562B1 (en) | Semiconductor devices incorporating a tungsten contact and fabrication thereof | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JP2003163264A (ja) | エアギャップの銅のインタコネクト | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| US5641710A (en) | Post tungsten etch back anneal, to improve aluminum step coverage | |
| US7274049B2 (en) | Semiconductor assemblies | |
| US5801096A (en) | Self-aligned tungsen etch back process to minimize seams in tungsten plugs | |
| JP3277855B2 (ja) | 半導体装置の配線形成方法 | |
| EP0216017A2 (en) | Method of manufacturing a semiconductor device including forming a multi-level interconnection layer | |
| US5843837A (en) | Method of contact hole burying | |
| KR20010004598A (ko) | 반도체 소자의 게이트 형성방법 | |
| US20050140012A1 (en) | Method for forming copper wiring of semiconductor device | |
| US6236091B1 (en) | Method of forming a local interconnect with improved etch selectivity of silicon dioxide/silicide | |
| US5940726A (en) | Method for forming an electrical contact for embedded memory | |
| US5946595A (en) | Method of forming a local interconnect between electronic devices on a semiconductor substrate | |
| US6627504B1 (en) | Stacked double sidewall spacer oxide over nitride | |
| JPH0837289A (ja) | 半導体装置及びその製造方法 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| JPH10163430A (ja) | 半導体装置およびその製造方法 | |
| JPH11135623A (ja) | 多層配線装置及びその製造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| KR0154190B1 (ko) | 반도체 소자의 텅스텐-플러그 형성방법 | |
| KR100632042B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| US5565381A (en) | Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040727 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100806 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |