KR0144958B1

KR0144958B1 - Pip picture data position variable circuit

Info

Publication number: KR0144958B1
Application number: KR1019940011810A
Authority: KR
Inventors: 이민승
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1994-05-30
Filing date: 1994-05-30
Publication date: 1998-07-15

Abstract

이 발명은 픽쳐 인 픽쳐 기능을 채용하고 있는 와이드 텔레비젼 수상기의 시네마 모드시의 화상 데이타 위치 가변회로에 관한 것이다. 이 화상 데이타 위치 가변회로는 입력되는 수직동기신호를 수평동기신호의 펄스입력을 받는 카운터를 이용하여 카운터한 후, 미리 설정된 소정값과 비교시키고, 그 비교결과에 따른 논리신호를 출력함으로써 새로운 수직동기신호를 발생시킨다. 또한, 픽쳐 인 픽쳐 블랭크 신호를 카운터한 후 소정 범위의 블랭크 신호만을 디스플레이하도록 비교기로써 비교한다. 그 결과, 사용자의 제어신호에 의해 원하는 부위가 조정될 수 있다.The present invention relates to an image data position variable circuit in the cinema mode of a wide television receiver employing a picture in picture function. The image data position variable circuit counts the input vertical synchronization signal by using a counter that receives a pulse input of the horizontal synchronization signal, compares it with a predetermined value, and outputs a logic signal according to the comparison result. Generate a signal. In addition, the picture-in-picture blank signal is countered and compared with a comparator to display only a blank signal of a predetermined range. As a result, the desired part can be adjusted by the user's control signal.

따라서, 현재 사용되고 있는 와이드 텔레비젼의 시네마 모드시에 효과적으로 적용되어진다.Therefore, it is effectively applied in the cinema mode of the wide television currently used.

Description

픽쳐 인 픽쳐 화상 데이타 위치 가변회로Picture-in-picture image data position variable circuit

제 1 도는 종래의 시네마 텔리비젼의 픽쳐 인 픽쳐 화면의 블랭크 신호 출력 회로도,1 is a blank signal output circuit diagram of a picture-in-picture screen of a conventional cinema television,

제 2 도는 종래의 시네마 모드 채용 와이드 텔레비젼의 픽쳐 인 픽쳐 화면 절단 상태도,2 is a picture-in-picture cutting state diagram of a wide-screen TV adopting a conventional cinema mode;

제 3 도는 이 발명에 따른 시네마 모드 채용 와이드 텔레비젼의 화상 데이타가 위치 가변 회로도,3 is a position-variable circuit diagram of image data of a wide-screen television employing a cinema mode according to the present invention;

제 4 도는 이 발명에 따른 시네마 모드 채용 와이드 텔레비젼의 화상데이타 위치 가변회로에 의한 픽쳐 인 픽쳐 화면 상태도이다.4 is a picture in picture screen state diagram by the image data position variable circuit of the wide television adopting the cinema mode according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10: 수직동기식 발생부 15, 21: 카운터10: vertical synchronous generator 15, 21: counter

16, 22: 합산기 17, 23: 비교기16, 22: summer 17, 23: comparator

18: 복합 PIP 신호처리부 20: PIP 신호 발생부18: composite PIP signal processor 20: PIP signal generator

24: 앤드 게이트24: And Gate

이 발명은 화상 데이타 위치 가변회로에 관한 것으로서, 보다 상세하게는 와이드 텔레비젼에 채용된 시네마-모드시에 픽쳐 인 픽쳐(Picture in Picture) 화면을 사용자의 선택에 의해 화면내용을 조절할 수 있는 화상 데이타 위치 가변회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image data position variable circuit, and more particularly, to an image data position capable of adjusting a screen content by a user's selection of a picture in picture screen in a cinema mode employed in wide television. It relates to a variable circuit.

종래에는, 입력되는 텔레비져ㅌ 영상신호를 시네마 모드에 적용키위해 수직 블랭크 신호(fv)를 편향측에서 수직적으로 늘림으로써 서브 화면, 즉 PIP 사이즈가 메인 화면 모드 변화에 따라 달라지기 때문에, PIP 화면을 상·하에서 고정적으로 일정량 개수를 잘라 디스플레이하였다. (즉, 16:9 모드에서 PIP 화면 크기가 시네마 1, 시네마 2 모드시에는 다름)Conventionally, since the vertical blank signal fv is vertically increased on the deflection side in order to apply the input televised video signal to the cinema mode, the PIP screen is changed according to the change of the main screen mode. The fixed amount was cut off and displayed on the top and bottom. (I.e. the PIP screen size is different in Cinema 1 and Cinema 2 modes in 16: 9 mode)

제 1 도는 종래의 시네마 모드 텔레비젼의 PIP 화면의 블랭크 신호 출력 회로도이다. 제 1 도에 도시된 바와 같이, 수직적으로 화면 전체를 76개로 구성되어 있는 PIP 블랭크 신호와 7비트 카운터(11)를 이용하여 수직동기신호를 카운터한 후, 비교기(13)를 통하여 소정영역에 해당하는 숫자인지를 비교한 후, 조건이 참이면 하이레벨 신호를 내보내도록 구성되어 있다. 또한, 비교기(13) 신호와 상술한 PIP 블랭크 신호를 논리곱하는 앤드 게이트 회로(14)를 통하여 소정영역의 PIP 블랭크 신호를 출력하도록 구성되어 있다.1 is a blank signal output circuit diagram of a PIP screen of a conventional cinema mode television. As shown in FIG. 1, the vertical synchronization signal is counted using the PIP blank signal and the 7-bit counter 11 composed of 76 screens vertically, and then corresponds to a predetermined region through the comparator 13. After comparing whether or not the number, and if the condition is true, it is configured to emit a high level signal. Further, the PIP blank signal of the predetermined region is output through the AND gate circuit 14 which ANDs the comparator 13 signal with the PIP blank signal described above.

제 2 도는 제 1 도의 PIP 화면의 블랭크 신호 출력 회로도에 의하여 화면이 상·하로 잘린 형태의 상태도이다. 제 2 도에서 알 수 있는 바와 같이 화면 길이 전체를 76개의 PIP 블랭크 신호로 볼 때 위쪽으로 8개의 블랭크 신호와 밑쪽으로 8개의 블랭크 신호가 잘린다. 그러나, 이러한 종래의 회로에 의하면 화면의 중요위치와 관계없이 항상 상·하로 일정량의 화면이 잘리게 되므로, 상부 또는 하부에 디스플레이되는 중요한 정보, 예를 들면 스포츠 중계시 스코어등을 시청자가 PIP 화면을 통해 알 수 없어 시네마 모드 채용 와이드 TV의 PIP 화면의 이점을 감소시키게 된다.FIG. 2 is a state diagram in which a screen is cut up and down by a blank signal output circuit diagram of the PIP screen of FIG. As can be seen in FIG. 2, when the entire screen length is viewed as 76 PIP blank signals, eight blank signals are cut upwards and eight blank signals downward. However, according to the conventional circuit, since a certain amount of screen is always cut up and down irrespective of the important position of the screen, viewers can view important information displayed on the upper or lower part, for example, the score during sports relay, and the PIP screen. This will reduce the benefits of PIP screens in widescreen TVs using cinema mode.

이 발명은 상기 문제점을 해결하기 위해 된 것으로서, 이 발명의 목적은 와이드 텔레비젼에서 채택되고 있는 시네마 모드시 PIP 화면을 사용자의 의도에 따라 적절히 조절되는 화상 데이타 위치 가변회로를 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an image data position variable circuit which adjusts a PIP screen appropriately according to a user's intention in a cinema mode adopted in wide televisions.

상기 목적을 달성하기 위한 이 발명에 따른 PIP 화상 데이타 위치 가변화로의 특징은, 픽쳐 인 픽쳐 기능을 채용한 텔레비젼 수상기의 화상 데이타 위치 가변화로에 있어서, 입력되는 픽쳐 인 픽쳐 수직동기신호를 수평동기신호로 카운터하고 그 카운터된 값과 미리 셋팅된 소정 숫자값과 비교하여, 새로운 수직동기신호를 발생시키는 수직동기신호 발생수단과; 입력되는 픽쳐 인 픽쳐 블랭크 신호를 카운터한 후 그 카운터된 값과 미리 셋팅된 하면 부위값과 비교하여, 상기 원래의 픽쳐 인 픽쳐 블랭크 신호와 부위값과 비교하여, 상기 원래의 픽쳐 인 픽쳐 블랭크 신호와 논리곱시켜 새로운 픽쳐 인 픽쳐 블랭크 신호를 발생시키는 픽쳐 인 픽쳐 블랭크 신호 발생수단과; 상기 수직동기신호 발생수단과 상기 픽쳐 인 픽쳐 블랭크 신호 발생 수단으로부터 새로운 수직동기신호 및 블랭크 신호를 받고, 사용자의 제어신호에 응답하여 상기 수직동기신호 및 블랭크 신호를 한쌍으로 각각 출력하는 복합 픽쳐 인 픽쳐 신호 처리부로 된 점에 있다.A feature of the PIP image data position shifting path according to the present invention for achieving the above object is that the image data position shifting path of a television receiver employing a picture-in-picture function is used to convert a picture-in-picture vertical synchronization signal into a horizontal sync signal. Vertical synchronizing signal generating means for generating a new vertical synchronizing signal by counter counting and comparing with the counter value and a predetermined numerical value preset; After counting an input picture-in-picture blank signal and comparing the counter-value with the preset lower surface region value, the original picture-in-picture blank signal and the region value are compared with the original picture-in-picture blank signal. Picture-in-picture blank signal generating means for performing logical multiplication to generate a new picture-in-picture blank signal; A picture-in-picture complex picture receiving new vertical synchronization signals and blank signals from the vertical synchronization signal generating means and the picture-in-picture blank signal generating means, and outputting the vertical synchronization signal and blank signals in pairs in response to a user control signal; It is at the point of signal processing.

이하, 이 발명에 따른 화상 데이타 위치 가변회로의 바람직한 일 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS A preferred embodiment of an image data position variable circuit according to the present invention will be described below in detail with reference to the accompanying drawings.

제 3 도는 이 발명에 따른 시네마 모드 화상 데이타 위치 가변 회로도이다. 제 3 도에 도시된 바와같이, 수직동기신호 발생부에서는 클리어 단자를 통해 수직동기신호(Sub-fv)를 입력하고 클럭단자를 통해 서브 수평동기신호(Sub-f_H)를 입력하여 7비트 카운터(15)에 의해 출력되는 신호를 합산기(16)를 통하여 1을 합산시킨 후 다시 입력시키도록 구성되어 있다. 비교기(17)는 7비트 카운터(15)의 출력신호와 미리 정해진 소정의 임의의 정수들 (X₀, X₁, ...)과 비교한 후 그 결과에 따라서 새로운 수직동기신호를 발생시키도록 구성되어 있다.3 is a cinema mode image data position variable circuit diagram according to the present invention. As shown in FIG. 3, the vertical synchronous signal generator inputs the vertical synchronous signal Sub-fv through the clear terminal and the sub horizontal synchronous signal Sub-f _H through the clock terminal to input the 7-bit counter. The signal output by (15) is configured to be inputted again after summing 1 through the summer 16. The comparator 17 compares the output signal of the 7-bit counter 15 with a predetermined predetermined arbitrary integers (X ₀ , X ₁ , ...) and generates a new vertical synchronization signal according to the result. Consists of.

한편, PIP 신호 발생부(20)내의 카운터(21)는 클럭단자로 PIP 블랭크 신호를 입력받아 카운터하고, 그 출력이 비교기(23)의 입력단자로 제공되거나, 합산기(22)를 통하여 다시 귀환하도록 구성되어 있다. 또한 비교기(23)는 일단자로부터 상술한 카운터(21)의 출력신호를 받고, 다른 단자로부터는 일정한 조건 값을 받아, 그 값이 참인 경우는 비교기(23)에서 하이 레벨 논리신호를 보내고 그 결과와 카운터에 입력되는 PIP 블랭크 신호와 논리곱시킴으로써 안정한 개수의 PIP 블랭크 신호를 얻는다. 또한, 복합신호 처리부(18)는 상술한 비교기(17) 및 앤드 게이트(24)로부터의 출력신호를 받고, 사용자의 조작신호에 응답하여 처리된 신호를 내보내도록 구성되어 있다.On the other hand, the counter 21 in the PIP signal generator 20 receives and counters the PIP blank signal as a clock terminal, and its output is provided as an input terminal of the comparator 23, or fed back through the summer 22. It is configured to. The comparator 23 receives the output signal of the above-described counter 21 from one end, receives a constant condition value from the other terminal, and if the value is true, the comparator 23 sends a high level logic signal as a result. By multiplying the PIP blank signal input to the and counters, a stable number of PIP blank signals are obtained. In addition, the composite signal processing unit 18 is configured to receive the output signals from the comparator 17 and the AND gate 24 described above, and output the processed signal in response to a user's operation signal.

제 4 도는 이 발명에 따른 화상 데이타 위치 가변회로에 의해 위치 조정되는 PIP 회로의 상태를 보여주고 있다. 즉, 서브 수직동기 주파수를 서브 수평동기 주파수로 카운팅해서 소정치를 미리 셋팅하여 화면 디스플레이 포인트를 정하도록 구성되어 있다.4 shows the state of the PIP circuit which is adjusted by the image data position variable circuit according to the present invention. That is, the screen display point is determined by counting the sub vertical synchronization frequency to the sub horizontal synchronization frequency and setting a predetermined value in advance.

제 3 도 및 제 4 도를 참조하여 일 실시예의 동작을 설명하면 다음과 같다. 7 비트 카운터(15)는 서브 수직동기신호를 클리어 신호로 받고, 서브 수평동기신호를 클럭신호로 해서 서브 수직동기신호를 서브 수평동기신호로 카운터한다. 이렇게 카운터된 값은 비교기(17)의 일단자에 입력되는 한편, 합산기(16)에 입력된다. 합산기는 카운터(15)의 출력신호를 하나씩 증가시킨 후 다시 카운터(15)로 귀환시켜 증가된 카운터 신호를 받도록 구성되어 있다. 비교기(17)는 다른 단자를 통하여 미리 셋팅된 일정한 값을 받아들이고 상술한 카운터(15)의 출력신호와 셋팅된 일정한 값(X₀, X₁, ...)이 동일한 때 로우레벨 신호를 출력한다. 이 일정 셋팅값은 PIP 화면의 디스플레이 포인터를 결정하며, 후술되는 PIP 블랭크 신호의 개수를 카운팅해서 항상 일정한 크기의 PIP 화면이 디스플레이되도록 한다.An operation of an embodiment will be described with reference to FIGS. 3 and 4 as follows. The 7-bit counter 15 receives the sub vertical synchronous signal as a clear signal, and counts the sub vertical synchronous signal as the sub horizontal synchronous signal with the sub horizontal synchronous signal as the clock signal. This counter value is input to one end of the comparator 17 and input to the summer 16. The summer is configured to increase the output signal of the counter 15 one by one and then return to the counter 15 to receive the increased counter signal. The comparator 17 accepts a predetermined value preset through the other terminal and outputs a low level signal when the output signal of the counter 15 described above and the set constant value X ₀ , X ₁ , ... are the same. . This constant setting value determines the display pointer of the PIP screen, and counts the number of PIP blank signals described below so that a PIP screen of a constant size is always displayed.

한편, PIP 신호 발생부(20)의 카운터(21)는 입력되는 PIP 블랭크 신호를 카운터하여 그 값을 비교기(23)의 일단자로 출력시키거나, 합산기(22)로 출력시켜 그 값을 하나씩 증가시킨 후 다시 받아들인다. 비교기(23)는 일단자를 통하여 카운터(21)의 출력신호를 받고, 다른 단자를 통하여 일정조건(yx≤A≤yxn)을 입력하여 그 조건에 맞을 경우 하이레벨 신호를 출력한다. 이 출력은 원래의 PIP 블랭크 신호와 앤드 게이트(24)에서 논리곱된다. 이 논리곱된 신호에 의해 원하는 개수의 PIP 블랭크 신호(y₀, y₁, ...)를 얻을 수 있다. 이때 비교기(23)에서 비교할 때의 셋팅값중 초기 스타트 포인트값은 상술한 수직동기신호 발생부(10)와의 관계를 고려하여 셋팅하여야 한다.On the other hand, the counter 21 of the PIP signal generator 20 counters the input PIP blank signal and outputs the value to one end of the comparator 23, or outputs to the summer 22 to increase the value by one. And then accept it again. The comparator 23 receives the output signal of the counter 21 through one end, inputs a predetermined condition (yx ≦ A ≦ yxn) through another terminal, and outputs a high level signal when the condition is met. This output is ANDed at the AND gate 24 with the original PIP blank signal. By this ORed signal, a desired number of PIP blank signals y ₀ , y ₁ , ... can be obtained. At this time, the initial start point value among the setting values compared in the comparator 23 should be set in consideration of the relationship with the vertical synchronization signal generator 10 described above.

이와같이, 수직동기신호 발생부(10) 및 PIP 신호 발생부(20)로부터 발생된 신호는 복함 PIP 신호 처리부(18)에서 사용자의 PIP 제어신호에 의해 하나의 쌍으로 처리된다.In this way, the signals generated from the vertical synchronization signal generator 10 and the PIP signal generator 20 are processed by the PIP signal processor 18 into a pair by the user's PIP control signal.

이상 설명한 바와같이, 이 발명에 따른 화상 데이타 위치 가변회로에 의하면, 사용자의 선택에 의해 PIP 화면의 원하는 부분을 조절할 수 있기 대문에, PIP 채용 와이드 TV 시스템의 장점을 훨씬 부각시킬 수 있는 효과가 있다.As described above, according to the image data variable position circuit according to the present invention, since the desired portion of the PIP screen can be adjusted by the user's selection, there is an effect that the advantages of the wide-screen TV system employing the PIP can be highlighted. .

Claims

픽쳐 인 픽쳐 기능을 채용한 와이드 텔레비젼 수상기의 화상 데이타 위치 가변회로에 있어서, 입력되는 픽쳐 인 픽쳐 수직동기신호를 수평동기신호로 카운터하고 그 카운터된 값과 미리 셋팅된 소정 숫자값과 비교하여, 새로운 수직동기신호를 발생시키는 수직동기신호 발생수단과; 입력되는 픽쳐 인 픽쳐 블랭크 신호를 카운터한 후 그 카운터된 값과 미리 셋팅된 화면 부위값과 비교하여, 상기 원래의 픽쳐 인 픽쳐 블랭크 신호와 논리곱시켜 새로운 픽쳐 인 픽쳐 블랭크를 발생시키는 픽쳐 인 픽쳐 블랭크 신호 발생수단과; 상기 수직동기신호 발생수단과 상기 픽쳐 인 픽쳐 블랭크 신호 발생수단으로부터 새로운 수직동기신호 및 블랭크 신호를 받고, 사용자의 제어신호에 응답하여 상기 수직동기신호 및 블랭크 한쌍으로 각각 출력하는 복합 픽쳐 인 픽쳐 신호 처리부로 된 것을 특징으로 하는 픽쳐 인 픽쳐 화상 데이타 위치 가변회로.In the image data position variable circuit of a wide television receiver employing a picture-in-picture function, the input picture-in-picture vertical synchronization signal is counted as a horizontal synchronization signal, and the counter value is compared with a predetermined numerical value preset. Vertical synchronous signal generating means for generating a vertical synchronous signal; A picture-in-picture blank which counts an input picture-in-picture blank signal and compares the countered value with a preset screen area value, and logically multiplies the original picture-in-picture blank signal to generate a new picture-in-picture blank. Signal generating means; A composite picture-in-picture signal processing unit for receiving new vertical synchronization signals and blank signals from the vertical synchronization signal generating means and the picture-in-picture blank signal generating means, and outputting the vertical synchronization signal and a pair of blanks respectively in response to a user control signal; A picture-in-picture image data position variable circuit, characterized in that.

제 1 항에 있어서, 상기 수직동기신호 발생수단은, 클리어 단자를 통하여 수직동기신호를 받고, 클럭단자를 통하여 수평동기신호를 받으며, 그 출력신호에 하나씩 증가된 신호를 귀환 입력하도록 구성된 것을 특징으로 하는 픽쳐 인 픽쳐 화상 데이타 위치 가변회로.The method of claim 1, wherein the vertical synchronizing signal generating means is configured to receive a vertical synchronizing signal through a clear terminal, a horizontal synchronizing signal through a clock terminal, and input a signal incremented by the output signal one by one. A picture-in-picture image data position variable circuit.

제 1 항에 있어서, 상기 픽쳐 인 픽쳐 블랭크 신호 발생수단은, 클럭단자를 통하여 픽쳐 인 픽쳐 블랭크 신호를 받아 카운터를 행하고, 그 카운터된 값이 합산기를 통하여 하나씩 증가된 신호를 귀환 입력시키도록 구성된 것을 특징으로 하는 픽쳐 인 픽쳐 화상 데이타 위치 가변회로.2. The apparatus of claim 1, wherein the picture-in-picture blank signal generating means is configured to receive a picture-in-picture blank signal through a clock terminal to perform a counter, and to input a signal whose counter value is increased one by one through a summer. A picture-in-picture image data position variable circuit.

사용자의 화상 데이타 제어신호에 의해 조정되는 픽쳐 인 픽쳐 기능을 갖는 와이드 텔레비젼 수상기의 화상 데이타 위치 가변회로에 있어서, 수직동기신호를 클럭단자로부터 입력되는 수평 주파수를 이용하여 카운터하는 제 1 카운터와; 상기 카운터로부터 입력된 값과 미리 셋팅된 값을 비교하는 제 1 비교회로와; 픽쳐 인 픽쳐 블랭크 신호를 카운터하는 제 2 카운터와; 상기 제 2 카운터의 카운팅 신호와 미리 셋팅된 블랭크 신호의 조건을 비교한 후, 그 비교결과 값을 논리회로로 출력시키는 제 2 비교회로와; 사용자의 선택신호를 받아 해당된 수직동기 주파수 및 픽쳐 인 픽쳐 블랭크 신호를 처리하는 복합신호 처리부로 구성된 픽쳐 인 픽쳐 화상 데이타 위치 가변회로.1. A picture data position variable circuit of a wide television receiver having a picture-in-picture function adjusted by a user's picture data control signal, comprising: a first counter for countering a vertical synchronization signal using a horizontal frequency input from a clock terminal; A first comparison circuit for comparing a value input from the counter with a preset value; A second counter for counting a picture-in-picture blank signal; A second comparison circuit for comparing a counting signal of the second counter with a condition of a preset blank signal and outputting a result of the comparison to a logic circuit; A picture-in-picture data position variable circuit comprising a composite signal processor for receiving a user's selection signal and processing a corresponding vertical synchronization frequency and a picture-in-picture blank signal.

제 4 항에 있어서, 상기 제 2 비교회로와 상기 복합 신호 처리부 사이에 논리곱을 하는 앤드 게이트 더 구비되는 것을 특징으로 하는 픽쳐 인 픽쳐 화상 데이타 위치 가변회로.5. The picture-in-picture image position variable circuit according to claim 4, further comprising an AND gate for performing an AND operation between the second comparison circuit and the composite signal processing section.