KR0143025B1 - Motive mode selective circuit of semiconductor memory device - Google Patents
Motive mode selective circuit of semiconductor memory deviceInfo
- Publication number
- KR0143025B1 KR0143025B1 KR1019940037368A KR19940037368A KR0143025B1 KR 0143025 B1 KR0143025 B1 KR 0143025B1 KR 1019940037368 A KR1019940037368 A KR 1019940037368A KR 19940037368 A KR19940037368 A KR 19940037368A KR 0143025 B1 KR0143025 B1 KR 0143025B1
- Authority
- KR
- South Korea
- Prior art keywords
- operation mode
- selection circuit
- pad
- mode setting
- mode selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
DRAM등이 반도체 메모리에서 사용되는 복수개의 동작 모우드들중 동작 모우드를 선택하기 위한 동작 모우드 선택회로Operation mode selection circuit for selecting an operation mode among a plurality of operation modes used in a semiconductor memory such as DRAM
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
동작 모우드 선택회로의 전류소모 방지Current consumption prevention of operation mode selection circuit
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
전원공급전압 또는 기준전압을 제공하는 모우드 설정소자와 패드 사이에 휴우즈를 제공하고, 전원공급전압을 제공하는 모우드 설정소자가 사용될때 상기 패드와 기준전압이 제공되는 리이드 사이를 와이어 본딩하고 상기 휴우즈를 용단하며, 기준전압이 제공되는 모우드 설정소자가 사용될 때 상기 패드와 전원공급전압이 제공되는 리이드 사이를 와이어 본딩하고 상기 슈우즈를 용단함A fuse is provided between the pad and the mode setting element providing the power supply voltage or reference voltage, and when the mode setting element providing the power supply voltage is used, wire bonding is performed between the pad and the lead provided with the reference voltage. Melting the wood, wire bonding between the pad and the lead provided with the power supply voltage when the mode setting device provided with the reference voltage is used, and melting the shoe
4. 발명의 중요한 용도4. Important uses of the invention
DRAM등의 반도체 메모리Semiconductor memory such as DRAM
Description
제1도는 종래의 동작 모우드 선택회로의 회로도1 is a circuit diagram of a conventional operation mode selection circuit.
제2도는 본 발명의 실시예에 따른 동작 모우드 선택회로의 회로도2 is a circuit diagram of an operation mode selection circuit according to an embodiment of the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
12,22:동작 모우드 설정소자 10,20:패드12, 22: operation mode setting element 10, 20: pad
36:Vss리이드 38:Vcc리이드36: Vss lead 38: Vcc lead
48,50:휴우즈48,50: House
본 발명은 반도체 메모리 장치에서 사용되는 동장 모우드 선택회로에 관한 것으로, 특히 전류 소모를 줄일 수 있는 동작 모우드 선택회로의 개량에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dynamic mode selection circuit used in a semiconductor memory device, and more particularly to an improvement of an operation mode selection circuit that can reduce current consumption.
일반적으로, 상용화되고 있는 다이나믹 랜덤 액세스 메모리(이하 DRAM이라 칭함)는 페이지 모우드, 니블 모우드, 스테이틱 컬럼 모우드 등과 같은 고속 기입/독출 동작 모우드, 8K 및 16K등의 리프레쉬 동작 모우드와 x4, x8, x16등과 같은 일시에 기입/독출가능한 비트들의 수를 나타내는 비트 동작 모우드를 제공할 수 있다. 그러한 DRAM을 제공하기 위하여 반도체 메모리의 제조업자는 동일 반도체 칩상에 여러종류의 동작 모우드들을 행할 수 있는 회로를 설계한후, 사용자의 요구에 따라 이들의 동작 모우드들중 요구되는 동작 모우드만을 선택한다. 제조업자들은 동일칩상에 여러동작 모우드들을 행할 수 있는 회로를 처음서부터 설계해야하는 부담을 갖고 있지만, 사용자의 요구를 신속하게 만족할 수 있다는 이점을 갖는다. 그러한 이점은 여러동작 모우드를 가지는 회로들이 동일 칩상에 형성되는 웨이퍼 프로세스의 완료후 요구되는 동작 모우드들이 선택된다면 더욱 바람직하다.In general, commercially available dynamic random access memory (hereinafter referred to as DRAM) includes fast write / read operation modes such as page mode, nibble mode, and static column mode, refresh operation modes such as 8K and 16K, and x4, x8, x16. And a bit operation mode indicating the number of bits that can be written / read at a time. In order to provide such a DRAM, a manufacturer of a semiconductor memory designs a circuit capable of performing various kinds of operation modes on the same semiconductor chip, and then selects only the operation modes required among these operation modes according to a user's request. Manufacturers have the burden of designing a circuit from scratch that can run multiple operating modes on the same chip, but with the advantage of being able to quickly meet the needs of the user. Such an advantage is more desirable if the desired operating modes are selected after completion of the wafer process in which circuits having multiple operating modes are formed on the same chip.
종래기술의 동작 모우드 선택회로가 제1도에 도시되어 있다. 도면중 참조번호들(10)과 (20)은 반도체 칩상에 형성된 알루미니움과 같은 금속 패드들이다. 패드(10)는 도체라인(44)를 통하여 인버어터(14)와 접속되어 있고 상기 인버어터(14)의 출력라인은 인버어터(16)의 입력과 접속되어 있다. 상기 도체라인(44)과 전원공급전원 Vcc사이에는 동작 모우드를 설정하기 위한 트랜지스터 예컨대 풀엎용 P채널 모우드 트랜지스터(12)의 채널이 접속되어 있고 상기 트랜지스터(12)의 게이트는 기준전압 Vss, 예컨대 접지전압과 접속되어 있다. 참조번호(36)는 기준전압 Vss가 공급되는 핀과 접속된 Vss 리이드의 일단을 나타내고 있고, 상기 패드(10)와 상기 Vss 리이드(36)사이에는 조립공정중 설정하고자 하는 동작 모우드를 설정하도록 알루미니움, 금과 같은 와이어(40)가 와이어 본딩 공정에 의해 접속될 수 있다. 만약 패드(10)과 Vss 리이드(36)사이에 와이어(40)가 본딩되어 있지 않다면 상기 P채널 트랜지스터(12)는 턴온상태에 있고 이에 의해 라인(44)은 H상태에 있다. 그러므로 인버어터(14)의 출력라인(30)은 L상태에 있고 인버어터(16)의 출력라인(28)은 H상태에 유지된다. 그러므로 라인들(28)과 (30)상의 H상태와 L상태는 하나의 동작 모우드, 예컨대 니블 모우드, 페이지 모우드, 스테이틱 컬럼 모우드, 고속 페이지 모우드 등과 같은 동작 모우들중 하나를 인에이블할 수 있다. 이와는 달리 패드(10)과 Vss 리이드(36)사이에 와이어 본딩 공정에 의해 와이어(40)이 본딩되어 있다면 라인(44)는 접지상태에 있고 이에 의해 인버어터(14)의 출력은 라인(30)상에 H상태를 유지하고 인버어터(16)의 출력은 라인(28)상이 L상태를 유지한다. 그러므로 라인(28)상에 H상태와 라인(30)상의 L상태는 타의 동작 모우드 예컨대 8K리프레쉬 모우드와 16K리프레쉬 모우드 중 하나를 인에이블 할 수 있다. 유사하게, 패드(20)는 도체라인(46)을 통하여 인버어터(24)의 입력과 접속되어 있고 상기 인버어터(24)의 출력은 인버어터(26)의 입력과 접속되어 있다. 상기 라인(46)과 기준전압 Vss사이에는 동작 모우드 설정용의 트랜지스터 예컨데 풀다운용 N채널 트랜지스터(22)의 채널이 접속되어 있고 상기 트랜지스터(22)의 게이트 전원공급전압 Vcc와 접속되어 있다. 참조번호(38)은 전원공급전압 Vcc가 공급되는 핀과 접속된 Vcc리이드의 일단을 나타내고 있고, 상기 패드(20)와 상기 Vcc리이드(38)사이에는 와이어(42)가 와이어 본딩공정에 의해 접속될 수 있다. 그러므로 상기 와이어(42)가 상기 Vcc리이드(38)와 패드(20)사이에 본딩되어 있지 않을 경우, 동작 모우드예컨데 비트동작 모우드중 x4비트 동작 모우드가 인에이블 될 수 있고, 이와는 달리 상기 와이어(42)가 상기 Vcc 리이드(38)와 상기 패드(20)사이에 본딩되어 있을 경우에는 x8비트 동작 모우드가 인에이블 될 수 있다. 동작 모우드 제어회로(18)는 전술한 바와 같이 여러 동작 모우드들중 상기 라인들(28)∼(34)상의 논리 상태들 또는 이들의 조합에 의해 선택된 동작 모우드를 인에이블하도록 제어하는 회로이다.A prior art operating mode selection circuit is shown in FIG. Reference numerals 10 and 20 in the drawings are metal pads such as aluminium formed on a semiconductor chip. The pad 10 is connected to the inverter 14 via the conductor line 44 and the output line of the inverter 14 is connected to the input of the inverter 16. Between the conductor line 44 and the power supply power supply Vcc, a channel for setting an operation mode, for example, a pull-out P-channel mode transistor 12, is connected, and the gate of the transistor 12 has a reference voltage Vss, for example, ground. It is connected to the voltage. Reference numeral 36 denotes one end of the Vss lead connected to the pin to which the reference voltage Vss is supplied, and anod is set between the pad 10 and the Vss lead 36 to set an operation mode to be set during the assembly process. Wires 40 such as minium and gold may be connected by a wire bonding process. If no wire 40 is bonded between pad 10 and Vss lead 36, then P-channel transistor 12 is turned on and line 44 is in H state. Therefore, the output line 30 of the inverter 14 is in the L state and the output line 28 of the inverter 16 is kept in the H state. Thus, the H and L states on lines 28 and 30 can enable one of the operation modes, such as nibble mode, page mode, static column mode, fast page mode, and the like. . In contrast, if the wire 40 is bonded between the pad 10 and the Vss lead 36 by a wire bonding process, the line 44 is in a ground state, whereby the output of the inverter 14 is output to the line 30. Phase H and the output of inverter 16 remains L on phase 28. Therefore, the H state on line 28 and the L state on line 30 can enable one of the other operating modes, such as 8K refresh mode and 16K refresh mode. Similarly, pad 20 is connected to the input of inverter 24 via conductor line 46 and the output of inverter 24 is connected to the input of inverter 26. Between the line 46 and the reference voltage Vss, a channel of a transistor for operating mode setting, for example, a pull-down N-channel transistor 22 is connected, and is connected to a gate power supply voltage Vcc of the transistor 22. Reference numeral 38 denotes one end of the Vcc lead connected to the pin to which the power supply voltage Vcc is supplied, and a wire 42 is connected between the pad 20 and the Vcc lead 38 by a wire bonding process. Can be. Therefore, when the wire 42 is not bonded between the Vcc lead 38 and the pad 20, the x4 bit operation mode of the operation mode, for example, the bit operation mode, may be enabled, otherwise the wire 42 X8 bit operation mode may be enabled when Vcc is bonded between the Vcc lead 38 and the pad 20. The operation mode control circuit 18 is a circuit for controlling the operation mode selected by the logic states on the lines 28 to 34 or a combination thereof among the various operation modes as described above.
종래의 동작 모우드 선택회로는 동작 모우드를 선택하기 위하여 상기 패드들(10)(20)과 리이드들 (36)(38)사이에 와이어가 본딩되었을 때 턴온된 P채널 및 N채널 트랜지스터들(12)와 (22)에 의해 전류소모를 발생한다. 고밀도의 DRAM의 경우, 전류소모는 될 수 있는한 작게 줄이는 것이 요망되고 있다. 그러므로 모우드 선택을 하기 위하여 전류소모가 계속하여 발생한다는 것은 소망스럽지 못한것이 된다.Conventional operating mode selection circuitry turns on the P-channel and N-channel transistors 12 that are turned on when a wire is bonded between the pads 10, 20 and the leads 36, 38 to select an operating mode. And (22) generate current consumption. In the case of high density DRAM, it is desired to reduce the current consumption as small as possible. Therefore, it is undesired that current consumption continues to occur in order to select the mode.
따라서 본 발명의 목적은 동일칩상에서 전류소모 없이 여러동작 모우드들중 선택된 동작 모우드를 선택할 수 있는 동작 모우드 선택회로를 가지는 반도체 메모리를 제공하는데 있다.Accordingly, an object of the present invention is to provide a semiconductor memory having an operation mode selection circuit capable of selecting a selected operation mode among several operation modes on the same chip without current consumption.
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명은 복수개의 동작 모우드들을 수행할 수 있는 회로가 형성되고, 상기 복수개의 동작 모우드들 중 적어도 하나의 동작 모우드를 선택하기 위한 동작 모우드 선택회로가 동일 칩상에 형성된 반도체 메모리에 있어서; 적어도 하나의 패드와; 전원공급전압 또는 기준전압을 제공하기 위한 동작 모우드 설정소자와; 상기 동작 모우드 설정소자와 상개 패드사이에 접속된 휴우즈와; 상기 동작 모우드 설정소자가 전원공급전압을 제공할때 기준전압이 공급되고, 상기 동작 모우드 설정소자가 기준전압을 제공할때 전원공급전압이 공급되며 상기 회로와 절연이 되게 상기 침과 인접하는 리이드와; 상기 휴우즈가 용단되는 경우 상기 패드와 상기 리이드 사이를 접속하는 접속수단을 가지는 반도체 메모리의 동작 모우드 선택회로를 제공한다.In order to achieve the object of the present invention as described above, the present invention is a circuit capable of performing a plurality of operation modes is formed, the operation mode selection circuit for selecting at least one operation mode of the plurality of operation modes are the same A semiconductor memory formed on a chip; At least one pad; An operation mode setting element for providing a power supply voltage or a reference voltage; A fuse connected between the operation mode setting element and an upper pad; A reference voltage is supplied when the operation mode setting element provides a power supply voltage, and a lead adjacent to the needle is insulated from the circuit and supplied with the power supply voltage when the operation mode setting element provides a reference voltage. ; An operation mode selection circuit of a semiconductor memory having a connecting means for connecting the pad and the lead when the fuse is melted is provided.
이하 첨부도면을 참조하여 본 발명의 바람직한 실시예가 설명된다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.
제2도는 본 발명의 바람직한 실시예에 따라 동작 모우드 선택회로를 나타낸 도면이다. 도면중, 제1도의 구성요소들과 동일한 구성요소들은 동일한 참조번호들로 나타내고 있다. 제1도와 제2도의 구성요소들 사이의 차이는 동작 모우드 설정용 P채널 및 N채널 트랜지스터들(12)(22)의 드레인들과 도체라인들(44)(46)사이에 폴리 실리콘과 같은 재질로 만들어진 휴우즈들(48)(50)이 접속되어 있다는 점에 있다.2 is a view showing an operation mode selection circuit according to a preferred embodiment of the present invention. In the drawings, the same components as those in FIG. 1 are denoted by the same reference numerals. The difference between the components of FIGS. 1 and 2 is due to a material such as polysilicon between the drains of the P-channel and N-channel transistors 12, 22 and the conductor lines 44, 46 for setting the operation mode. The fuses 48 and 50 made of the above are connected.
제2도를 참조하면 미리 예정된 동작 모우드를 설정하기 위하여 패드(10)과 Vss리이드(36)사이에 와이어(40)가 본딩되는 경우, 휴우즈(48)를 용단시킨다. 그러므로 풀엎용 P채널 트랜지스터(12)로부터 라인(44), 패드(10), 와이어(40) 및 Vss리이드(36)를 통하는 전류으 흐름은 중단된다. 그러면 라인(44)는 L상태에 유지되고 인버어터들(14)와 (16)의 출력라인들(30)과 (28)은 각각 H상태와 L상태가 되고 이에 의해 미리 예정된 동작 모우드가 설정된다. 유사하게 패드(20)과 Vcc리이드(38)사이에 와이어(42)가 본딩되는 경우 휴우즈(50)을 용단시킨다. 그러므로 상기 Vcc라이드(38)로부터 공급되는 전원공급전압 Vcc는 상기 와이어(42)를 통해 도체라인(46)으로 공급된다. 상기 휴우즈(50)의 용단으로 인하여 풀다운용 N채널 트랜지스터(22)의 채널을 통한 전류소모는 없다. 그러므로 인버어터들(24)와 (26)의 출력라인들(34)와 (32)눈 걱거 L상태와 H상태로 유지되고 타의 동작 모우드가 설정된다.Referring to FIG. 2, when the wire 40 is bonded between the pad 10 and the Vss lead 36 to set a predetermined operation mode, the fuse 48 is blown. Therefore, the current flows from the pull-up P-channel transistor 12 through the line 44, the pad 10, the wire 40 and the Vss lead 36 is stopped. The line 44 is then maintained in the L state and the output lines 30 and 28 of the inverters 14 and 16 are in the H state and L state, respectively, thereby setting a predetermined operating mode. . Similarly, fuse 50 is blown when wire 42 is bonded between pad 20 and Vcc lead 38. Therefore, the power supply voltage Vcc supplied from the Vcc ride 38 is supplied to the conductor line 46 through the wire 42. There is no current consumption through the channel of the pull-down N-channel transistor 22 due to the melting of the fuse 50. Therefore, the output lines 34 and 32 of the inverters 24 and 26 are kept in the L state and the H state, and the other operation mode is set.
제2도의 동작 모우드 선택회로는 설명의 편의상 2개의 모우드 설정용 트랜지스터들 (12)와 (22)을 사용하는 것의 동작 모우드 선택회로가 도시되어 있지만, 여러 동작 모우드들을 선택할 수 있도록 상기 2개의 모우드 설정용 트랜지스터들에 추가하여 원하는 모우드 설정용 느랜지스터들이 더 사용될 수도 있다. 또한 동작 모우드 설정용 트랜지스터들은 P채널 트랜지스터들(12) 또는 N채널 트랜지스터들 중 어느 하나의 트랜지스터들이 사용될 수도 있다.The operation mode selection circuit of FIG. 2 shows an operation mode selection circuit of using two mode setting transistors 12 and 22 for convenience of description, but the two mode setting allows selection of various operation modes. In addition to the transistors for transistors may also be used for the desired mode setting. In addition, the transistors for operation mode setting may be any one of the P-channel transistors 12 and the N-channel transistors.
상기 휴우즈둘(48)은 페이저 빔을 사용하여 용단될 수도 있고, 동작 모우드 설정용 트랜지스터들은 통하여 흐르는 전류에 의하여 용단될 수도 있다.The two fuses 48 may be melted using a phaser beam, or may be melted by a current flowing through the operation mode setting transistors.
상기 패드들(10)(20)은 동일칩상의 중앙부 또는 주변부의 소정위치에 형성될 수 있다. 상기 패드들이 중앙부에 형성될 경우 상기 Vss리이드 또는 Vcc리이드는 상기 칩상에 형성된 회로와 절연이 되게 상기 칩상에 올라타는 LOC(lead-on-chip)형의 리이드가 될 수 있고, 상기 패드들이 주변부에 형성될 경우 상기 Vss리이드 또는 Vcc리이드는 상기 칩의 모서리들에 인접하도록 신장되는 리이드가 될 수 있다.The pads 10 and 20 may be formed at predetermined positions on a central portion or a peripheral portion of the same chip. When the pads are formed in the center portion, the Vss lead or Vcc lead may be a lead-on-chip (LOC) type lead that rides on the chip so as to be insulated from the circuit formed on the chip. When formed, the Vss lead or Vcc lead may be a lead extending to be adjacent to the edges of the chip.
본 발명의 변형예로써 제2도의 동작 모우드 설정용 트랜지스터들(12)와 (22)대신 폴리 실리콘과 같은 고저항들이 사용될 수도 있다. 예를 들어, 전원공급전압 Vcc와 휴우즈(48)의 일단 사이에 풀엎용 고저항과 기준전압 Vss와 휴우즈(50)의 일단 사이에 풀다운용 고저항이 사용될 수도 있다. 상기 동작 모우드 설정용 트랜지스터들 또는 상기 고저항들은 동작 모우드 설정 소자들로 본 명세서에서 정의된다.As a modification of the present invention, high resistances such as polysilicon may be used instead of the transistors 12 and 22 for operating mode setting of FIG. For example, a pull-up high resistance between the power supply voltage Vcc and one end of the fuse 48 and a pull-down high resistance between the reference voltage Vss and one end of the fuse 50 may be used. The operating mode setting transistors or the high resistors are defined herein as operating mode setting elements.
또한 상기 패드들(10)(20)과 Vss 및 Vcc리이드들(36)(38)사이의 연결수단을 와이어들(40)(42)로 되어 있지만, 범프 패드들에 의한 페이스다운(face down)본딩 등에 의해 직접 상기 리이드들과 상기 패드들이 접속될 수도 있다.In addition, although the connecting means between the pads 10 and 20 and the Vss and Vcc leads 36 and 38 are wires 40 and 42, face down by bump pads is provided. The leads and the pads may be directly connected by bonding or the like.
전술한 바와 같이 본 발명은 모우드 설정용 트랜지스터의 드레인과 패드사이에 휴우즈 수단을 갖고 있고 상기 패드와 대응 리이드사이에 와이어가 본딩되어 미리 예정된 동작 모우드가 설정되는 경우 상기 휴우즈 수단을 용단하기 때문에 상기 풀엎 또는 풀다운 트랜지스터로 작용하는 상기 모우드 설정용 트랜지스터들 통한 전류소모가 방지될 수 있는 이점을 갖는다.As described above, the present invention has a fuse means between the drain and the pad of the mode setting transistor, and the fuse is blown when a wire is bonded between the pad and the corresponding lead to set a predetermined operation mode. Current consumption through the mode setting transistors acting as the pull-down or pull-down transistor can be prevented.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037368A KR0143025B1 (en) | 1994-12-27 | 1994-12-27 | Motive mode selective circuit of semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940037368A KR0143025B1 (en) | 1994-12-27 | 1994-12-27 | Motive mode selective circuit of semiconductor memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960025757A KR960025757A (en) | 1996-07-20 |
| KR0143025B1 true KR0143025B1 (en) | 1998-08-17 |
Family
ID=19403915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940037368A KR0143025B1 (en) | 1994-12-27 | 1994-12-27 | Motive mode selective circuit of semiconductor memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0143025B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101905327B1 (en) | 2017-06-29 | 2018-10-05 | 현대위아 주식회사 | Chip treatment apparatus of machine tool |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100474987B1 (en) * | 1997-06-30 | 2005-05-27 | 삼성전자주식회사 | Semiconductor device |
| KR100365431B1 (en) * | 2000-08-03 | 2002-12-18 | 주식회사 하이닉스반도체 | Bonding option circuit |
-
1994
- 1994-12-27 KR KR1019940037368A patent/KR0143025B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101905327B1 (en) | 2017-06-29 | 2018-10-05 | 현대위아 주식회사 | Chip treatment apparatus of machine tool |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960025757A (en) | 1996-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135108B1 (en) | Semiconductor memory apparatus including stress test circuit | |
| KR100429349B1 (en) | Clock synchronous semiconductor memory device | |
| US4833650A (en) | Semiconductor memory device including programmable mode selection circuitry | |
| KR0141495B1 (en) | Semiconductor memory device and defect remedying method thereof | |
| US5539692A (en) | Semiconductor memory and method of setting type | |
| US6141288A (en) | Semiconductor memory device allowing change of refresh mode and address switching method therewith | |
| KR19980063362A (en) | Semiconductor devices | |
| US5973554A (en) | Semiconductor device structured to be less susceptible to power supply noise | |
| US6351425B1 (en) | Method and circuit for high voltage programming of antifuses, and memory device and computer system using same | |
| JP3970396B2 (en) | Semiconductor memory device | |
| US4987325A (en) | Mode selecting circuit for semiconductor memory device | |
| KR900008554B1 (en) | A circuit for selecting memory operation mode | |
| JPH0271559A (en) | Static type memory | |
| KR0143025B1 (en) | Motive mode selective circuit of semiconductor memory device | |
| JP5456407B2 (en) | Semiconductor device | |
| KR20220127907A (en) | power voltage selection circuit | |
| US6225836B1 (en) | Semiconductor integrated circuit device capable of altering an operating mode by an electrical input applied from outside product package | |
| US6545528B2 (en) | Semiconductor device | |
| JP2000310672A (en) | Semiconductor device | |
| US6041009A (en) | Apparatus for stabilizing an antifuse used for a memory device | |
| KR100228522B1 (en) | Semiconductor memory device | |
| US5287012A (en) | Semiconductor integrated circuit equipped with diagnostic circuit for checking reference voltage signal supplied to internal step-down circuit | |
| KR0170518B1 (en) | A power supply circuit of a dram device on-chip boosted power | |
| JP3530402B2 (en) | Semiconductor integrated circuit device | |
| KR100192588B1 (en) | Semiconductor memory device having partial chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090316 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |