KR0142640B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치

Info

Publication number
KR0142640B1
KR0142640B1 KR1019940037293A KR19940037293A KR0142640B1 KR 0142640 B1 KR0142640 B1 KR 0142640B1 KR 1019940037293 A KR1019940037293 A KR 1019940037293A KR 19940037293 A KR19940037293 A KR 19940037293A KR 0142640 B1 KR0142640 B1 KR 0142640B1
Authority
KR
South Korea
Prior art keywords
program
circuit
memory device
flash memory
word line
Prior art date
Application number
KR1019940037293A
Other languages
English (en)
Other versions
KR960025750A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037293A priority Critical patent/KR0142640B1/ko
Priority to US08/576,056 priority patent/US5638324A/en
Publication of KR960025750A publication Critical patent/KR960025750A/ko
Application granted granted Critical
Publication of KR0142640B1 publication Critical patent/KR0142640B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/107—Programming all cells in an array, sector or block to the same state prior to flash erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로, 섹터 및 칩소거 모드시 선행되어야 할 프리-프로그램 모드확인에서 선택되는 워드라인의 모든 메모리셀의 프리-프로그램 상태를 한번에 검증이 가능하도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제 1 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.
제 2 도는 제 1 도의 프리-프로그램 검증회로의 상세 회로도
제 3 도는 제 2 도의 또 다른 실시예를 설명하기 위한 회로도.
*도면의 주요부분에 대한 부호의 설명
1:로우별 래치회로 및 워드라인 선택회로
2:프리-프로그램 검증회로 3:메모리셀군
4:프리-프로그램 모드확인 풀업회로.
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 섹터 및 칩 소거모드시 선행되어야 할 프리-프로그램(pre-program) 모드확인에서 선택되는 워드라인의 모든 메모리셀의 프리-프로그램 상태를 한번에 검증이 가능하도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스텍 메모리셀로 구성된 플래쉬 메모리 장치에서 프리-프로그램 모드확인시 종래에는 선택되는 워드라인에서 바이트(Byte)단위로 프로그램 상태를 검증하므로서 그에따른 검증시간이 많이 소비되는 단점이 있다.
따라서 본 발명은 상술한 단점을 해결하기 위해 섹터 및 칩 소거모드시 선행되어야 할 프리-프로그램모드확인에서 선택되는 워드라인의 모든 메모리셀의 프리-프로그램 상태를 한번에 검증이 가능하도록 한 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 프리-프로그램 검증회로 및 프리-프로그램 모드확인 풀업회로간에 접속되며 상기 프리-프로그램 검증회로의 출력신호인 검출신호에 따라 동작되는 로우별 래치회로 및 워드라인 선택회로를 입력으로 하는 메모리셀군으로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제 1 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서 동작을 설명하면 다음과 같다.
프리-프로그램 검증회로(2) 및 프리-프로그램 모드확인 풀업회로(4) 간에 메모리셀군(3)이 접속되며, 프리프로그램 검증회로(2)의 출력인 검출신호(So)가 로우별 래치회로 및 어드라인 선택회로(1)로 공급되도록 구성된 회로도로서, 프리-프로그램 모드확인에서 프리-프로그램 검증회로(2) 및 프리-프로그램 모드확인 풀업회로(4)에 의해 선택되어지는 임의의 워드라인(WLi)(i: 변수를 나타냄)에 접속되어 있는 모든 메모리셀의 프리-프로그램 상태를 한꺼번에 검증한다. 이때 검증된 신호(So)가 임의의 워드라인(WLi)에 래치(Latch)되어 다음의 프리-프로그램 모드에서 프리-프로그램 시행여부를 결정해준다. 예를들어 선택된 워드라인(WL1)에 접속되어 있는 모든 메모리셀(MC11 내지 MC1n)이 프리-프로그램 모드상태로 되어 있으면, 프리-프로그램 모드확인시 프리-프로그램 검증회로(2) 및 프리-프로그램 모드확인 풀업회로(4)에 의해 출력되는 검출신호(So)가 저전위(Low)로 되어 로우별 래치회로 및 워드라인 선택회로(1)에 래치된다. 이 래치된 저전위 검출신호(So)에 의해 다음의 프리-프로그램모드에서 프로그램환경을 제공하지 않게 된다. 상대적으로 선택된 워드라인(WL1)에 접속되어 있는 어느한 메모리셀이라도 소거모드상태로 되어 있으면 프리-프로그램 검증회로(2)의 검출신호(So)가 고전위(High)로 되어 로우별 래치회로 및 워드라인 선택회로(1)에 래치된다. 이 래치된 고전위 검출신호(So)에 의해 다음의 프리-프로그램 모드에서 프로그램 환경을 제공하여 프리-프로그램 시행이 반복된다.
제 2 도는 제 1 도의 프리-프로그램 검증회로의 상세회로도로서, 그 동작을 살펴보면 다음과 같다.
프리-프로그램 모드확인에서 워드라인(WL1)이 선택되었다고 가정하면, 프리-프로그램 확인 인에이블 신호(R)에 의해 동작되는 프리-프로그램 검증회로(2)의 NMOS 트랜지스터(NU1 내지 NUn)가 메모리셀(MC11 내지 MCln)에 전류를 공급한다. 이때 모든 메모리셀이 프리-프로그램 모드상태로 되어있으면 비트라인(BL1 내지 BLn)은 고전위(Vcc)가 된다. 또한 프리-프로그램 확인 인에이블신호(R)에 따라 동작되는 NMOS 트랜지스터(NU0)가 턴온되고, 비트라인(BL1 내지 BLn)을 입력으로 하는 NMOS 트랜지스터(N1 내지 Nn)가 턴온되어 노트(x)의 검출신호(So)가 저전위(Vss)상태로 유지된다. 이때 유지된 저전위 검출신호(So)는 로우별 래치회로 및 워드라인 선택회로(1)로 공급된다. 그러므로 다음의 프리-프로그램 모드시에 프리-프로그램 환경을 워드라인(WL1)에 공급하지 않게 된다. 상대적으로, 선택된 워드라인(WL1)에 접속된 메모리셀(MC11 내지 MCln)중 어느 한 메모리셀이라도 소거모드 상태로 되어 있으면, 노드(x)가 고전위(Vcc) 검출신호(So)를 유지하게 되며 로우별 래치회로 및 워드라인 선택회로(1)로 공급된다. 따라서 다음의 프리-프로그램 모드시에 프리-프로그램 환경을 제공하여 프리-프로그램시행을 반복하게 된다.
제 3 도는 제 2 도의 또 다른실시예로서 동작을 설명하면 다음과 같다.
프리-프로그램 모드확인에서 워드라인(WL1)이 선택되었다고 가정하면, 프리-프로그램 확인 인에이블 신호(R)에 의해 동작되는 프리-프로그램 검증회로(2)의 NMOS 트랜지스터(N1 내지 Nn)가 메모리셀(MC11 내지 MCln)에 전류를 공급한다. 이때 모든 메모리셀이 프리-프로그램 모드상태로 되어있으면 비트라인(BL1 내지 BLn)은 고전위(Vcc)가 된다. 또한 프리-프로그램 확인 인에이블신호(R)에 따라 동작되는 NMOS 트랜지스터(NU0)가 턴온되고, NMOS 트랜지스터(N1 내지 Nn)가 턴온된다. 그러므로 노드(x)의 검출신호(So)가 고전위(Vcc)상태로 유지된다. 이때 유지된 고전위 검출신호(So)는 로우별 래치회로 및 워드라인 선택회로(1)로 공급된다. 그러므로 다음의 프리-프로그램 모드시에 프리-프로그램 환경을 워드라인(WL1)에 공급하지 않게 된다. 상대적으로, 선택된 워드라인(WL1)에 접속된 메모리셀(MC11 내지 MCln)중 어느 한 메모리셀이라도 소거모드 상태로 되어 있으면, 노드(x)가 저전위(Vss) 검출신호(So)를 유지하게 되며 로우별 래치회로 및 워드라인 선택회로(1)로 공급된다. 따라서 다음의 프리-프로그램 모드시에 프리-프로그램 환경을 제공하지 않게 된다.
상술한 바와같이 본 발명에 의하면 섹터 및 칩소거모드시 선행되어야 할 프리-프로그램 모드확인에서 선택되는 워드라인의 모든 메모리셀의 프리-프로그램 상태를 한번에 검증이 가능하도록 하므로서 검증시간이 단축되어 원가절감에 큰 효과가 있다.

Claims (3)

  1. 플래쉬 메모리 장치에 있어서, 프리-프로그램 검증회로 및 프리-프로그램 모드확인 풀업회로간에 접속되며 상기 프리-프로그램 검증회로의 출력신호인 검출신호에 따라 동작되는 로우별 래치회로 및 워드라인 선택회로를 입력으로 하는 메모리셀군으로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 상기 제 1 항에 있어서, 상기 프리-프로그램 검증회로는 전원단자 간에 접속되며 상기 비트라인을 입력으로 하는 NMOS 트랜지스터 및 상기 프리-프로그램 인에이블 신호를 입력으로 하는 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 상기 제 1 항에 있어서, 상기 프리-프로그램 검증회로는 전원단자 및 비트라인간에 접속되며 상기 프리-프로그램 인에이블 신호를 입력으로 하는NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1019940037293A 1994-12-27 1994-12-27 플래쉬 메모리 장치 KR0142640B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940037293A KR0142640B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치
US08/576,056 US5638324A (en) 1994-12-27 1995-12-21 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037293A KR0142640B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR960025750A KR960025750A (ko) 1996-07-20
KR0142640B1 true KR0142640B1 (ko) 1998-08-17

Family

ID=19403855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037293A KR0142640B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Country Status (2)

Country Link
US (1) US5638324A (ko)
KR (1) KR0142640B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6157572A (en) * 1998-05-27 2000-12-05 Advanced Micro Devices Method for erasing flash electrically erasable programmable read-only memory (EEPROM)
US6002611A (en) * 1998-07-22 1999-12-14 Halo Lsi Design & Device Technology, Inc. Fast, low current program with auto-program for flash memory
US9001553B1 (en) * 2012-11-06 2015-04-07 Adesto Technologies Corporation Resistive devices and methods of operation thereof
US10062445B2 (en) * 2016-12-02 2018-08-28 Globalfoundries Inc. Parallel programming of one time programmable memory array for reduced test time

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252306B2 (ja) * 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置

Also Published As

Publication number Publication date
US5638324A (en) 1997-06-10
KR960025750A (ko) 1996-07-20

Similar Documents

Publication Publication Date Title
US4612630A (en) EEPROM margin testing design
US6490199B2 (en) Sense amplifier circuit for a flash memory device
KR100430205B1 (ko) 반도체 기억 장치
EP0293339B1 (en) Nonvolatile memory device with a high number of cycle programming endurance
US7408801B2 (en) Nonvolatile semiconductor memory device
US6021067A (en) Circuit of sensing a fuse cell in a flash memory
US4758748A (en) Sense amplifier for programmable read only memory
US6211710B1 (en) Circuit for generating a power-up configuration pulse
US6259630B1 (en) Nonvolatile semiconductor memory device equipped with verification circuit for identifying the address of a defective cell
KR100314644B1 (ko) 리페어퓨즈셀의과소거확인회로
KR0159454B1 (ko) 반도체 메모리장치
KR0142640B1 (ko) 플래쉬 메모리 장치
KR0139889B1 (ko) 플래쉬 메모리 장치
US5550842A (en) EEPROM verification circuit with PMOS transistors
US8144493B2 (en) CAM cell memory device
US5892711A (en) Sector protection circuit for a flash memory device
EP0158028A2 (en) Random access memory device
US5856941A (en) One-time programmable latch which allows volatile writes prior to permanent programming
KR950020753A (ko) 칩의 신뢰성 검사를 위한 테스트 회로와 이를 구비하는 반도체메모리 장치
KR0143034B1 (ko) 플래쉬 메모리 장치
KR0142638B1 (ko) 플래쉬 메모리 장치
EP0427260B1 (en) Non-volatile memory devices
JP3530402B2 (ja) 半導体集積回路装置
JP2534697B2 (ja) 半導体記憶装置
US6392940B2 (en) Semiconductor memory circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee