KR0142467B1 - 지연된 보호 회로 기능을 갖는 피드백 회로 - Google Patents

지연된 보호 회로 기능을 갖는 피드백 회로

Info

Publication number
KR0142467B1
KR0142467B1 KR1019950013454A KR19950013454A KR0142467B1 KR 0142467 B1 KR0142467 B1 KR 0142467B1 KR 1019950013454 A KR1019950013454 A KR 1019950013454A KR 19950013454 A KR19950013454 A KR 19950013454A KR 0142467 B1 KR0142467 B1 KR 0142467B1
Authority
KR
South Korea
Prior art keywords
current
circuit
current source
feedback
constant voltage
Prior art date
Application number
KR1019950013454A
Other languages
English (en)
Other versions
KR960043452A (ko
Inventor
성환호
정상훈
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950013454A priority Critical patent/KR0142467B1/ko
Priority to US08/653,058 priority patent/US5687051A/en
Priority to TW085106529A priority patent/TW328647B/zh
Publication of KR960043452A publication Critical patent/KR960043452A/ko
Application granted granted Critical
Publication of KR0142467B1 publication Critical patent/KR0142467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 지연된 보호 회로 기능을 갖는 피드백 회로에 관한 것으로, 비교적 작은 전류를 발생시켜 흘려주는 제1전류원(100)과, 상기 제1전류원에 비해 충분히 큰 전류를 발생시켜 흘려주는 제2전류원(200)과, 제1전류원(100)의 전류가 제2전류원(200)측으로 흐르는 것을 방지하는 정류 수단(D)가, 일정 전압(제너 전압) 이상은 인가되지 못하도록 하는 제1정전압 수단(ZD1)과, 상기 제1정전압 수단(ZD1)보다 높은 제너 전압을 갖는 제2정전압 수단(ZD2)과, 과도 현상시나 시스템 장애가 발생했을 때, 메인 회로를 보호하기 위한 제어 신호를 발생시켜 출력하는 보호 회로(300)와, 상기 제1정전압 수단(ZD1)에 인가되는 전압, 삼각파 및 상기 보호 회로(300)의 출력 신호를 입력으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 수행하여 트랜지스터의 게이트 제어 신호를 발생시키는 펄스폭 변조 회로(400)와, 지연된 차단(delayed shutdown)을 하도록 설계된 피드백 캐패시터(CFB)와, 상기 제1, 제2전류원(100, 200)으로부터 전류를 받는 장치로서의 피드백 전류 싱크(500)로 구성되었으며, 과도 현상시나 시스템 장애가 발생했을 때, 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로의 기능을 그대로 유지하면서, 간단한 하드웨어로 구현하고 외부 핀(pin)수를 줄임으로써, 집적 회로의 구현과 제어가 용이하고, 전체 시스템에서 차지하는 면적이 작아지도록 한 지연된 보호 회로 기능을 갖는 피드백 회로에 관한 것이다.

Description

지연된 보호 회로 기능을 갖는 피드백 회로
제1도는 종래의 스위칭 모드 파워 서플라이 제어용 회로(지연된 보호 회로 기능을 갖는 피드백 회로)를 적용한 블럭도이고,
제2도는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로를 적용한 블럭도이고,
제3도는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 작동시 피드백 캐패시터(CFB)의 전압 파형도이다.
* 도면의 주요부분에 대한 부호의 설명
100 : 제1전류원(Low Current Source)
200 : 제2전류원(High Current Source)
300 : 보호 회로(Protection Circuit)
400 : 펄스폭 변조 회로(Pulse Width Modulator)
500 : 피드백 전류 싱크(Feedback Current Sink)
410 : 비교기(Comparator) 420 : NOR 게이트
430 : 게이트 구동 회로(Gate Driver) D : 일반 다이오드
ZD1, ZD2 : 제너 다이오드 CFB: 피드백 캐피시터
본 발명은 지연된 보호 회로 기능을 갖는 피드백 회로에 관한 것으로서, 더 상세히 말하자면, 과도 현상시나 시스템 장애가 발생했을 때, 종래의 스위칭 모드 파워 서플라이(Switching Mode Power Supply) 제어용 회로의 기능을 그대로 유지하면서, 간단한 하드웨어로 구현하고 외부 핀(pin)수를 줄인 지연된 보호 회로 기능을 갖는 피드백 회로에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로에 대하여 설명하기로 한다.
제1도는 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로를 적용한 블럭도이다.
제1도에 도시되어 있듯이, 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로의 구성은, 비교적 작은 전류를 발생시켜 흘려주는 제1전류원(10)과; 상기 제1전류원(10)에 비해 충분히 큰 전류를 발생시켜 흘려주는 제2전류원(20)과; 시스템 장애가 발생했을 때, 메인 회로를 보호하기 위한 제어 신호를 발생시켜 출력하는 보호 회로(30)와; 상기 제2전류원(20)에 의해 인가되는 기준 전압, 삼각파(Saw-Tooth Wave) 및 상기 제1전류원(10)에 의해 충전된 캐패시터 전압을 입력으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 수행하여 트랜지스터의 게이트 제어 신호를 발생시키는 펄스폭 변조 회로(40)와; 일정 전류 이상 흐르지 못하도록 전류를 제한하는 전류 제한 회로(50)와; 발진 주파수를 발생시켜 출력하는 발진기(OSC, 60)와; 집적 회로의 전원 전압이 특정 전압 이하일 경우에, 출력을 턴-오프(turn-off)시키는 언더 볼티지 록 아웃 회로(Under Voltage Lock Out Circuit, 70)와; 상기 제2전류원(20)으로부터 전류를 받는 장치로서, 피드백 캐패시터(CFB)에 충전되는 전류를 조절하는 피드백 전류 싱크(80)와;
상기 제2전류원(20)으로부터 전류를 충전하고, 비교기(ZN1)의 기준 전압 이상이 되면 상기 제1전류원(10)이 타이밍 캐패시터(CT)를 충전하도록 하므로서, 지연된 차단(delayed shutdown)을 하도록 설계된 피드백 캐패시터(CFB)와; 상기 제1전류원(10)으로부터 발생되는 전류를 충전하고, 제너 다이오드(ZN2)의 제너 전압 이상이 되면 충전을 멈추고 있다가, 상기 피드백 캐패시터(CFB) 전압이 비교기(ZN1)의 기준 전압 이상이 되면 충전되기 시작하여, 지연된 차단을 하도록 설계된 타이밍 캐패시터(CT)와; 기준 전압에 의해 상기 타이밍 캐패시터(CT)의 충전 개시 시간을 조절하기 위한 비교기(ZN1)와; 상기 비교기(ZN1)의 출력을 베이스 입력으로 받는 npn 트랜지스터(Q1)와; 상기 트랜지스터(Q1)의 컬렉터 단자와 상기 타이밍 캐패시터(CT)를 연결하는 제너 다이오드(ZN2)로 이루어진다.
상기한 펄스폭 변조 회로(40)의 구성은, 삼각파(STW)를 비반전 입력(+)으로 받고, 상기 제2전류원(20)에 의해 인가되는 기준 전압과 상기 제1전류원(10)에 의해 충전된 캐패시터 전압을 반전 입력(-)으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 위해 기준 전압과 비교하여 신호를 출력하는 비교기(41)와; 상기 비교기(41), 언더 볼티지 록 아웃 회로(70) 및 전류 제한 회로(50)의 출력을 입력으로 받아, 부정 논리합을 수행하여 출력하는 부정 논리합 수단(42)과; 상기 부정 논리합 수단(42)의 출력을 입력으로 받아, 트랜지스터를 제어하기 위한 게이트 단자 구동 신호를 발생시켜 출력하는 게이트 구동 회로(43)로 이루어진다.
이와 같은 종래의 스위칭 모드 파워 서플라이 제어용 회로는, 과도 현상(피드백 루프가 오픈된 경우)이 발생할 경우, 곧바로 보호 회로를 동작시키는 것이 아니라, 일정한 시간을 지연시킨 후에 과도 현상이 계속 지속되는 경우에만 보호 회로를 동작시키도록 설계됨으로써, 과도 현상의 영향과 보호 회로 동작시의 영향을 구분하여 사용자가 적절히 대처할 수 있도록 한다.
그러나, 이같은 종래의 스위칭 모드 파워 서플라이 제어용 회로는, 하드웨어적으로 회로가 복잡하고 외부로 나온 핀의 수가 많아짐으로 인해 집적 회로의 구현이 어려워지고, 전체 시스템에서 차지하는 면적이 커지며, 제어하기가 용이하지 않다는 불편함이 있다.
따라서 본 발명의 목적은, 상기와 같은 종래의 문제점을 해결하기 위한 것으로서, 과도 현상시나 시스템 장애가 발생했을 때, 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로의 기능을 그대로 유지하면서, 간단한 하드웨어로 구현하고 외부 핀(pin)수를 줄인 지연된 보호 회로 기능을 갖는 피드백 회로를 제공하는 데에 있다.
상기의 목적을 달성하기 위한 본 발명의 구성은, 비교적 작은 전류를 발생시켜 흘려주는 제1전류원과; 상기 제1전류원에 비해 충분히 큰 전류를 발생시켜 흘려주는 제2전류원과; 상기 제1전류원측에 캐소드(-)가 연결되고, 제2전류원측에 애노드(+)가 연결되어 제1전류원의 전류가 제2전류원측으로 흐르는 것을 방지하는 정류 수단과; 상기 정류 수단의 애노드가 캐소드에 연결되고, 접지선이 애노드에 연결되어 일정 전압(제너 전압) 이상은 인가되지 못하도록 하는 제1정전압 수단과; 상기 정류 수단의 캐소드가 캐소드에 연결되고, 상기 제1정전압 수단보다 높은 제너 전압을 갖는 제2정전압 수단과; 상기 제2정전압 수단의 애노드와 연결되어 과도 현상시나 시스템 장애가 발생했을 때 메인 회로를 보호하기 위한 제어 신호를 발생시켜 출력하는 보호 수단과; 상기 제1정전압 수단에 인가되는 전압, 삼각파 및 상기 보호 수단의 출력 신호를 입력으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 수행하여 트랜지스터의 게이트 제어 신호를 발생시키는 펄스폭 변조 수단과; 상기 정류 수단의 캐소드와 접지선을 연결하여, 상기 제1, 제2전류원으로부터 전류를 충전하고, 상기 제2정전압 수단의 제너 전압 이상의 전압이 되면 지연된 차단(delayed shutdown)을 하도록 설계된 피드백 캐패시터와; 상기 제1, 제2전류원으로부터 전류를 받는 장치로서, 상기 피드백 캐패시터와 병률로 연결되어, 피드백 캐패시터에 충전되는 전류를 조절하는 피드백 전류 싱크로 이루어진다.
상기한 펄스폭 변조 수단의 구성은, 삼각파를 비반전 입력(+)으로 받고, 상기 제1정전압 수단에 의해 인가되는 기준 전압을 반전 입력(-)으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 위해 기준 전압과 비교하여 신호를 출력하는 비교 수단과; 상기 비교 수단과 상기 보호 수단의 출력을 입력으로 받아, 부정 논리합을 수행하여 출력하는 부정 논리합 수단과; 상기 부정 논리합 수단의 출력을 입력으로 받아, 트랜지스터를 제어하기 위한 게이트 단자 구동 신호를 발생시켜 출력하는 게이트 구동 수단으로 이루어진다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 설명하기로 한다.
제2도는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로를 적용한 블럭도이다.
제2도에 도시되어 있듯이, 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 구성은, 비교적 작은 전류를 발생시켜 흘려주는 제1전류원(100)과; 상기 제1전류원(100)에 비해 충분히 큰 전류를 발생시켜 흘려주는 제2전류원(200)과; 상기 제1전류원(100)측에 캐소드(-)가 연결되고, 제2전류원(200)측에 애노드(+)가 연결되어 제1전류원(100)의 전류가 제2전류원(200)측으로 흐르는 것을 방지하는 다이오드(D)와; 상기 다이오드(D)의 애노드가 캐소드에 연결되고, 접지선이 애노드에 연결되어 일정 전압(제너 전압) 이상은 인가되지 못하도록 하는 제1제너 다이오드(ZD1)와; 상기 다이오드(D)의 캐소드가 캐소드에 연결되고, 상기 제1제너 다이오드(ZD1)보다 높은 제너 전압을 갖는 제2제너 다이오드(ZD2)와; 상기 제2제너 다이오드(ZD2)의 애노드와 연결되어 과도 현상시나 시스템 장애가 발생했을 때, 메인 회로를 보호하기 위한 제어 신호를 발생시켜 출력하는 보호 회로(300)와; 상기 제1제너 다이오드(ZD1)에 인가되는 전압, 삼각파(STW) 및 상기 보호 회로(300)의 출력 신호를 입력으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 수행하여 트랜지스터의 게이트 제어 신호를 발생시키는 펄스폭 변조 회로(400)와; 상기 다이오드(D)의 캐소드와 접지선을 연결하여, 상기 제1, 제2전류원(100, 200)으로부터 전류를 충전하고, 상기 제2제너 다이오드(ZD2)의 제너 전압 이상의 전압이 되면 지연된 차단을 하도록 설계된 피드백 캐패시터(CFB)와;
상기 제1, 제2전류원(100, 200)으로부터 전류를 받는 장치로서, 상기 피드백 캐패시터(CFB)와 병렬로 연결되어, 피드백 캐패시터(CFB)에 충전되는 전류를 조절하는 피드백 전류 싱크(500)로 이루어진다.
상기한 펄스폭 변조 회로(400)의 구성은, 삼각파(STW)를 비반전 입력(+)으로 받고, 상기 제1제너 다이오드(ZD1)에 의해 인가되는 기준 전압을 반전 입력(-)으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 위해 기준 전압과 비교하여 신호를 출력하는 비교기(410)와; 상기 비교기(410)와 상기 보호 회로(300)의 출력을 입력으로 받아, 부정 논리합을 수행하여 출력하는 NOR 게이트(420)와; 상기 NOR 게이트(420)의 출력을 입력으로 받아, 트랜지스터를 제어하기 위한 게이트 단자 구동 신호를 발생시켜 출력하는 게이트 구동 회로(430)로 이루어진다.
상기와 같이 이루어져 있는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 동작은 다음과 같다.
본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로는, 과도 현상(피드백 루프가 오픈된 경우)이 발생할 경우, 보호 회로를 동작시킬 때까지 지연 시간을 주기 위해 상대적으로 작은 전류를 발생시키는 제1전류원(100)만으로 피드백 캐패시터(CFB)를 충전시키도록 설계되어 있다.
지연 시간은 다음과 같은 수식으로 나타낼 수 있다.
상기한 제(1)식과 제(2)식에 도식되어 있듯이, 캐패시턴스(C), 전류(i), 전압(v)의 3개의 변수를 조정함으로써, 적당힌 지연 시간을 정할 수 있다.
본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 동작을 좀 더 상세히 설명하면 다음과 같다.
제2도는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로를 적용한 블럭도이고, 제3도는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 작동시 피드백 캐패시터(CFB)의 전압 파형도이다.
제2도에 도시되어 있듯이, 피드백 루프가 정상적으로 동작하면, 제1전류원(100)의 전류(I1)와 제2전류원(200)의 전류(I1+I2)에 의해서 피드백 캐패시터(CFB)는 충전된다.
또한, 피드백 캐패시터(CFB)의 전압은 0[V]에서부터 제1제너 다이오드 전압(VZD1)과 다이오드(D)에서 강하되는 전압의 차 내에서 변화하게 된다.
다음으로, 피드백 루프가 오픈되면(과도 현상이나 시스템 장애시), 피드백 전류 싱크(500)의 전류가 0이 되므로 제3도에 도시되어 있듯이, 처음 t1의 시간동안은 제1전류원(100)과 제2전류원(200)에 의해 피드백 캐패시터(CFB)는 충전된다.
이와 같은 과정은 다음과 같이 표현될 수 있다.
상기한 바와 같이, 피드백 캐패시터(CFB)는 제(3)식에 나타난 시간동안 제1, 제2전류원(I1+I2)에 의해 제(4)식에 나타난 비율로 충전된다.
다음으로, 제3도에 도시된 t1의 시간이 되면 즉, 피드백 캐패시터(CFB)가 일정 전압(VZD1 - 다이오드(D)의 전압 강하)이 되면, 다이오드(D)와 제1제너 다이오드(ZD1)에 의해 제2전류원(200)은 차단되고, 피드백 캐패시터(CFB)는 제1전류원(100)에 의해서만 충전된다.
그러므로, 피드백 캐패시터(CFB)가 제1전류원(100)에 의해서만 충전되는 시간(t1에서 t2 구간)동안은 처음 t1까지의 시간보다는 낮은 충전 증가 비율로 피드백 캐패시터(CFB)는 충전된다.
다음으로, t2의 시간 이후에 피드백 캐패시터(CFB)의 전압이 제2제너 다이오드(ZD2)의 제너 전압 이상이 되면, 제2제너 다이오드(ZD2)는 역도통되고, 보호 회로(300)는 동작한다.
결국, 피드백 캐패시터(CFB)의 전압이 일정 전압(VZD1- 다이오드(D)의 전압 강하) 이상이 되면, 상대적으로 큰 전류원(200)은 차단되고, 작은 전류원(100)만으로 피드백 캐패시터(CFB)를 충전하게 되어 전압 상승 변화율(dv/dt)을 작게 하여 제2제너 다이오드 전압(VZD2)에 도달하는데 시간이 걸리게 되고, 그 시간만큼의 지연(delay)을 갖게 된다.
여기서, 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로는, 종래의 지연된 보호 회로 기능을 갖는 피드백 회로에 사용된 타이밍 캐패시터(CT)와 피드백 캐패시터(CFB)의 기능을 피드백 캐패시터(CFB) 하나만으로 수행하도록 설계함으로써, DS(Delayed Shutdown, 6)핀과 FB(FeedBack, 2)핀을 한 개의 핀(Feedback/Delayed Shutdown)으로 줄일 수 있는 장점이 있다.
따라서, 상기와 같이 동작하는 본 발명의 실시예에 따른 지연된 보호 회로 기능을 갖는 피드백 회로의 효과는, 과도 현상시나 시스템 장애가 발생했을 때, 종래의 스위칭 모드 파워 서플라이(SMPS) 제어용 회로의 기능을 그대로 유지하면서, 간단한 하드웨어로 구현하고 외부 핀(pin)수를 줄임으로써, 집적 회로의 구현과 제어가 용이하고, 전체 시스템에서 차지하는 면적이 작아지도록 한 것이다.

Claims (3)

  1. 비교적 작은 전류를 발생시켜 흘려주는 제1전류원(100)과; 상기 제1전류원에 비해 충분히 큰 전류를 발생시켜 흘려주는 제2전류원(200)과; 상기 제1전류원(100)측에 캐소드(-)가 연결되고, 제2전류원(200)측에 애노드(+)가 연결되어 제1전류원(100)의 전류가 제2전류원(200)측으로 흐르는 것을 방지하는 정류 수단(D)과; 상기 정류 수단(D)의 애노드가 캐소드에 연결되고, 접지선이 애노드에 연결되어 일정 전압(제너 전압) 이상은 인가되지 못하도록 하는 제1정전압 수단(ZD1)과; 상기 정류 수단(D)의 캐소드가 캐소드에 연결되고, 상기 제1정전압 수단(ZD1)보다 높은 제너 전압을 갖는 제2정전압 수단(ZD2)과; 상기 제2정전압 수단(ZD2)의 애노드와 연결되어 과도 현상시나 시스템 장애가 발생했을 때, 메인 회로를 보호하기 위한 제어 신호를 발생시켜 출력하는 보호 회로(300)와; 상기 제1정전압 수단(ZD1)에 인가되는 전압, 삼각파 및 상기 보호 회로(300)의 출력 신호를 입력으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 수행하여 트랜지스터의 게이트 제어 신호를 발생시키는 펄스폭 변조 회로(400)와; 상기 정류 수단(D)의 캐소드와 접지선을 연결하여, 상기 제1, 제2전류원(100, 200)의 전류로 충전하고, 상기 제2정전압 수단(ZD2)의 제너 전압 이상의 전압이 되면 지연된 차단(delayed shutdown)을 하도록 설계된 피드백 캐패시터(CFB)와; 상기 제1, 제2전류원(100, 200)으로부터 전류를 받는 장치로서, 상기 피드백 캐패시터(CFB)와 병렬로 연결되어, 피드백 캐패시터(CFB)에 충전되는 전류를 조절하는 피드백 전류 싱크(500)로 이루어지는 것을 특징으로 하는 지연된 보호 회로 기능을 갖는 피드백 회로.
  2. 제1항에 있어서, 상기한 펄스폭 변조 회로(400)는 삼각파를 비반전 입력(+)으로 받고, 상기 제1정전압 수단(ZD1)에 의해 인가되는 기준 전압을 반전 입력(-)으로 받아, 입력된 삼각파에 대해서 펄스폭 변조를 위해 기준 전압과 비교하여 신호를 출력하는 비교기(410)와; 상기 비교기(410)와 보호 회로(300)의 출력을 입력으로 받아, 부정 논리합을 수행하여 출력하는 부정 논리합 수단(420)과; 상기 부정 논리합 수단(420)의 출력을 입력으로 받아, 트랜지스터를 제어하기 위한 게이트 단자 구동 신호를 발생시켜 출력하는 게이트 구동 회로(430)로 이루어지는 것을 특징으로 하는 지연된 보호 회로 기능을 갖는 피드백 회로.
  3. 제1항에 있어서, 제1, 제2정전압 수단(ZD1, ZD2)은 제너 다이오드로 이루어지는 것을 특징으로 하는 지연된 보호 회로 기능을 갖는 피드백 회로.
KR1019950013454A 1995-05-26 1995-05-26 지연된 보호 회로 기능을 갖는 피드백 회로 KR0142467B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013454A KR0142467B1 (ko) 1995-05-26 1995-05-26 지연된 보호 회로 기능을 갖는 피드백 회로
US08/653,058 US5687051A (en) 1995-05-26 1996-05-24 Feedback circuit for protecting an integrated circuit with a delay time
TW085106529A TW328647B (en) 1995-05-26 1996-05-31 The feedback circuit for providing a delay time to protect IC

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013454A KR0142467B1 (ko) 1995-05-26 1995-05-26 지연된 보호 회로 기능을 갖는 피드백 회로

Publications (2)

Publication Number Publication Date
KR960043452A KR960043452A (ko) 1996-12-23
KR0142467B1 true KR0142467B1 (ko) 1998-10-01

Family

ID=19415558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013454A KR0142467B1 (ko) 1995-05-26 1995-05-26 지연된 보호 회로 기능을 갖는 피드백 회로

Country Status (3)

Country Link
US (1) US5687051A (ko)
KR (1) KR0142467B1 (ko)
TW (1) TW328647B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734542B1 (ko) * 2004-08-02 2007-07-04 인터내쇼널 렉티파이어 코포레이션 Ｉ²ｔ 혹은 다른 함수를 사용하는 전자 회로 보호 장치 및 방법 그리고 상기 함수를 구현하는 구분적 선형 근사회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486352B1 (ko) * 1997-11-13 2005-07-07 페어차일드코리아반도체 주식회사 과전류 보호회로
US6337788B1 (en) * 1998-11-16 2002-01-08 Power Integrations, Inc. Fault condition protection
CN115461999A (zh) 2020-04-28 2022-12-09 湖畔低温电子学公司 混合数字和模拟信号生成***和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2670958B1 (fr) * 1990-12-21 1994-01-07 Telemecanique Circuit de protection contre les court-circuits pour un interrupteur electronique.
US5224010A (en) * 1991-08-21 1993-06-29 Compaq Computer Corporation Power supply supervisor with independent power-up delays and a system incorporating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734542B1 (ko) * 2004-08-02 2007-07-04 인터내쇼널 렉티파이어 코포레이션 Ｉ²ｔ 혹은 다른 함수를 사용하는 전자 회로 보호 장치 및 방법 그리고 상기 함수를 구현하는 구분적 선형 근사회로

Also Published As

Publication number Publication date
TW328647B (en) 1998-03-21
KR960043452A (ko) 1996-12-23
US5687051A (en) 1997-11-11

Similar Documents

Publication Publication Date Title
US6304462B1 (en) Method and apparatus providing a multi-function terminal for a power supply controller
EP0650250B1 (en) DC-to-DC converter operating in a discontinuous mode
US5640317A (en) High voltage start-up circuit and method therefor
USRE37609E1 (en) Voltage regulator that operates in either PWM or PFM mode
JP3467679B2 (ja) Ｄｃ／ｄｃ変換器
US6107851A (en) Offline converter with integrated softstart and frequency jitter
US6545452B2 (en) Method and device for controlling a power converter valve that can be turned off and has at least two series circuits
US6515463B2 (en) Method and circuit for optimizing efficiency in a high frequency switching DC-DC converter
US20030035260A1 (en) Integrated circuit for generating a plurality of direct current (DC) output voltages
US5631810A (en) Control of switching devices in synchronized-rectification system
US6137702A (en) Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle
EP1235334B1 (en) Gate driver for thyristor
EP2367273B1 (en) Power control system startup method and circuit
US7635970B2 (en) Method for implementing radiation hardened, power efficient, non isolated low output voltage DC/DC converters with non-radiation hardened components
US4148097A (en) DC to DC converter utilizing current control for voltage regulation
US11703550B2 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
KR0142467B1 (ko) 지연된 보호 회로 기능을 갖는 피드백 회로
US5793193A (en) DC-to-DC converter having enhanced control features and associated methods
US5428633A (en) He-Ne laser driving power supply with means for interrupting feedback control at driving start of the laser
US5798914A (en) Power factor of a rectified power supply
JP2003134809A (ja) スイッチング電源回路
Dendinger A NEW, VERSATILE P. WM CONTROL CIRCUIT FOR SWITCHING POWER SUPPLIES
JP2005160163A (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
EXPY Expiration of term