JP2003134809A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】パルス過電流（リーディングエッジノイズ）に
よる、誤動作および動作不能を防止することができるス
イッチング電源回路を提供する。 【解決手段】図で示す基準電圧発生回路３００で、高い
基準電圧Ｖ１と低い基準電圧Ｖ２を発生させ、過電流保
護回路４００のＩＳコンパレータ５の基準電圧として利
用し、パルス過電流が流れる期間だけ、高い基準電圧Ｖ
１を入力することで、通常動作で発生するパルス過電流
では、過電流保護回路４００を働かせず、過大なパルス
過電流が流れたときに過電流保護回路４００を働かせる
ことでスイッチング電源回路が誤動作したり動作不能と
なることを防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、過電流保護回路
を有するスイッチング電源回路に関する。

【０００２】

【従来の技術】図４は、スイッチング電源の要部回路図
である。ＡＣ１００Ｖ電源（５０）にトランス（５１）
を介してダイオードブリッジ（５２）が接続し、このダ
イオードブリッジ（５２）に平滑用の電源コンデンサ
（５３）が接続する。この電源コンデンサ（５３）の高
電位側に、電源制御用ＩＣ（１００）のＶＨ端子と、ト
ランス（５５）の１次巻線側の一端が接続し、トランス
（５５）の１次巻線の他端とＭＯＳＦＥＴ（５７）のド
レインが接続し、ソースと電源制御用ＩＣ（１００）の
ＩＳ端子および抵抗（５８）の一端と接続し、抵抗（５
８）の他端とＧＮＤと接続する。ＭＯＳＦＥＴ（５７）
のゲートと抵抗（５９）の一端と接続し、抵抗（５９）
の他端と電源制御用ＩＣ（１００）のＯＵＴ端子と接続
する。トランス（５５）の補助巻線（５６）の一端とダ
イオード（６０）のアノードと接続し、ダイオード（６
０）のカソードと抵抗（６１）の一端と接続し、抵抗
（６１）の他端と、電源コンデンサ（５４）の一端（高
電位側）および電源制御用ＩＣ（１００）のＶＣＣ端子
と接続する。電源コンデンサ（５４）の他端とＧＮＤと
接続する。電源制御用ＩＣ（１００）のＣＳ端子と補助
コンデンサ（６２）の一端が接続し、補助コンデンサ
（６２）の他端とＧＮＤと接続する。電源制御用ＩＣ
（１００）のＦＢ端子とフォトカプラ（７８）のフォト
トランジスタ（７８ａ）のコレクタと接続し、フォトト
ランジスタ（７８ａ）のエミッタとＧＮＤと接続する。

【０００３】トランス（５５）の２次巻線の一端と整流
用のダイオード（７１）のアノードと接続し、ダイオー
ド（７１）のアノードと平滑コンデンサ（７２）の一端
および直流高電位端子（７３）と接続する。トランス
（５５）の２次巻線の他端と平滑コンデンサ（７２）の
他端および直流低電位端子（７４）と接続する。直流高
電位端子（７３）と抵抗（７５）の一端および抵抗（７
６）の一端と接続し、抵抗（７５）の他端とフォトカプ
ラ（７８）の発光ダイオード（７８ｂ）のアノードと接
続し、発光ダイオード（７８ｂ）のカソードとコンデン
サ（７９）の一端およびツェナーダイオード（８０）の
カソードと接続し、ツェナーダイオード（８０）のアノ
ードとトランス（５５）の２次巻線の他端と接続する。
抵抗（７６）の他端とコンデンサ（７９）の他端および
抵抗（７７）の一端と接続し、抵抗（７７）の他端とツ
ェナダイオード（８０）のアノードと接続する。また、
点線の回路（５５ｂ）はトランス（５５）の主捲線（５
５ａ）が動作を停止したときの還流電流を流す回路であ
る。

【０００４】図５は、電源制御用ＩＣの要部ブロック図
である。この電源制御用ＩＣ（１００）は、起動回路
（１０１）、制御回路（２００）、低電圧誤動作防止回
路（８５）および内部電源回路（８８）（ＲＥＧ）で構
成され、制御回路（２００）は発振器（８７）（ＯＳ
Ｃ）および説明は省略するが、ラッチ回路（Ｌａｔｃ
ｈ）および過負荷防止回路（ＯｖｅｒＬｏａｄ）などで
構成されている。

【０００５】起動回路（１０１）は、スイッチング電源
を起動するとき、制御回路（２００）に電力を供給する
電源コンデンサ（５４）を充電する回路である。制御回
路（２００）は電源制御用ＩＣの主要回路部である。低
電圧誤動作防止回路（８５）は、ＶCC端子の電圧が低下
した場合に、制御回路（２００）の動作を停止すること
で、電源制御用ＩＣの誤動作を防止する回路である。発
振器（８７）は、図示しない出力回路を介して図４のＭ
ＯＳＦＥＴ（５７）のゲート信号を制御し、負荷が軽く
なったときに、ＦＢ端子からの電圧によって、この発振
器（８７）の発振周波数を低下させ、また出力回路から
出力される矩形波パルスのパルス幅を狭くし、ＭＯＳＦ
ＥＴ（５７）が導通する期間を絞り、負荷に供給される
電力を小さくする回路である。

【０００６】通常動作において、ＭＯＳＦＥＴ（５７）
がオン・オフを繰り返す場合に、オン電流の立ち上がり
時にパルス過電流（リーディングエッジのノイズとも言
われる）が流れることが多い。このパルス過電流は、通
電期間が２００ｎｓ程度であり、このパルス過電流のピ
ーク値が大きくなり、過電流検出レベルを超えると、過
電流保護回路（８８）からオフ信号が出力され、ＭＯＳ
ＦＥＴ（５７）をオフさせてしまう。つまり、定常動作
状態で、スイッチング電源が停止してしまう不都合が生
じる。

【０００７】この不都合を回避するために、外部部品に
よるＣＲフィルタをＭＯＳＦＥＴ（５７）と電源制御用
ＩＣで構成されるループ内に挿入して、このパルス過電
流の立ち上がりを緩やかにして、ピーク値を抑えて過電
流検出レベル以下とする方法がある。また、特開平８−
４７２５２号公報で開示されているように、このパルス
過電流が流れる期間のみ、ＭＯＳＦＥＴ（５７）に相当
するトランジスタを停止させる信号が出ないように、非
検出回路を設けて、過電流保護回路を停止させ、パルス
過電流が小さくなる２００ｎｓ程度後は、過電流保護回
路を動作させる方法が開示されている。パルス過電流が
流れている期間、過電流保護回路が停止しているため、
このパルス過電流が流れても、スイッチング電源は停止
せずに正常動作が続けられる。

【０００８】一方、負荷短絡や過負荷時に流れる大きな
電流の立ち上がりは、２００ｎｓ程度に比べると緩やか
である。そのため、負荷短絡や過負荷による大きなパル
ス過電流に対しては、そのピーク値になる時点は２００
ｎｓ程度より遅くなる。２００ｎｓ程度より遅くなる
と、過電流保護回路が動作し、トランジスタは停止させ
られ、スイッチング電源は保護される。

【０００９】

【発明が解決しようとする課題】しかし、前記のＲＣフ
ィルタを挿入する方法では、部品点数が増大し、外部部
品を設置するために、スイッチング電源回路が大型化す
るという不都合を生じる。一方、特開平８─４７２５２
号公報に開示されている方法では、パルス過電流が発生
する期間、過電流保護回路を停止させると、この期間
に、何らかの原因で、大きなパルス電流がトランジスタ
に流れた場合、トランジスタは損傷する恐れがある。ト
ランジスタが損傷するとスイッチング電源は動作不能と
なる不都合が生じる。

【００１０】この発明の目的は、前記の課題を解決し
て、パルス過電流による、誤動作および動作不能を防止
することができるスイッチング電源回路を提供すること
にある。

【００１１】

【課題を解決するための手段】前記の目的を達成するた
めに、トランジスタをオン・オフ制御して所定の出力電
圧を出力するスイッチング電源回路において、前記トラ
ンジスタのオン時から、該トランジスタに流れる矩形波
電流の立ち上がりにパルス電流が重畳される所定期間は
高い第１の基準電圧を発生し、該所定期間以降は、前記
第１の基準電圧より低い第２の基準電圧を発生する基準
電圧発生回路より出力される基準電流値と前記トランジ
スタを流れる電流値を比較する比較器を具備し、前記ト
ランジスタを流れる電流値が前記基準電圧発生回路によ
り出力される電流基準値を超えたときに前記トランジス
タをオフする構成とする。

【００１２】また、前記基準電圧発生回路は、前記第１
の電流基準値を発生する第１の基準電源と、前記第２の
電流基準値を発生する第２の基準電源と前記第１、第２
の基準電源のいずれかを選択して出力するスイッチ回路
とを備え、前記所定期間は前記第１基準電源を選択し、
前記所定期間以降は前記第２の基準電源を選択するとよ
い。

【００１３】また、前記スイッチ回路は、前記第１の基
準電源に接続された第１のスイッチ回路と、前記第２の
基準電源に接続された第２のスイッチ回路からなり、前
記所定期間に同期した相補な信号によって前記第１、第
２のスイッチ回路を相補にオン・オフさせ、前記第１、
第２の基準電源を選択するとよい。また、前記第１の電
流基準値が、前記第２の電流基準値に対して１．５倍以
上で、１０倍以下であるとよい。

【００１４】

【発明の実施の形態】図１は、この発明の一実施例のス
イッチング電源回路の要部回路図である。ここでは、本
発明の主要部である基準電圧発生回路と、この基準電圧
発生回路から出力される基準電圧を利用した過電流保護
回路について説明する。基準電圧発生回路（３００）
は、基準電圧Ｖ１とＶ２を発生する基準電源（１）、
（２）と、それらとそれぞれ接続するアナログスイッチ
回路ＡＳＷ１（３）とＡＳＷ２（４）から構成される。
図５の過電流保護回路（８８）に相当する過電流保護回
路（４００）は、この基準電圧発生回路（３００）とＩ
ＳコンパレータＣＯＭＰ（５）とフリップフロップ回路
ＲＳＦＦ１（６）とＮＡＮＤ回路であるＮＡＮＤ１
（７）およびバッファ回路ＢＵＦＦ１（８）で構成さ
れ、ＢＵＦＦ１（８）の出力信号はＯＵＴ端子に入力さ
れ、ＯＵＴ端子から矩形波信号が出力され、この矩形波
信号が図４のＭＯＳＦＥＴ５７のゲートに入力される。

【００１５】基準電圧発生回路（３００）の基準電圧Ｖ
１、Ｖ２は、電源制御用ＩＣの内部で生成され、ＡＳＷ
１（３）、ＡＳＷ２（４）を介して過電流保護回路４０
０のＣＯＭＰ（５）の反転入力（マイナス端子）に基準
電圧として入力される。電源制御用ＩＣ内部の発振器
（図５の発振器ＯＳＣ）から生成されるエッジトリガー
の信号は、ＲＳＦＦ１（６）のリセット信号Ｖreset1と
して用いられ、電源制御用ＩＣ出力の１サイクル毎の制
御を行っている。

【００１６】ＮＡＮＤ１（７）の入力信号である矩形波
信号Ｖpwmcomp は、電源制御用ＩＣのＰＷＭコンパレー
タ回路（図５の出力回路内にある）から生成される、レ
ベルシフト前の電源制御用ＩＣの出力信号であるので、
ＮＡＮＤ回路１（７）により、過電流保護回路（４０
０）が働いた場合には、電源制御用ＩＣの出力信号を停
止させることができる。

【００１７】つぎに、アナログスイッチ回路であるＡＳ
Ｗ１（３）、ＡＳＷ２（４）のオン・オフを制御する信
号Ｖａ、Ｖａバーを発生させるトリガ回路について説明
する。図２は、図１のアナログスイッチ回路のオン・オ
フを制御する信号を生成するトリガ回路の要部回路図で
ある。このトリガ回路（５００）は図１のアナログスイ
ッチ回路ＡＳＷ１（３）、ＡＳＷ２（４）をトリガする
回路である。

【００１８】電源制御用ＩＣの出力波形（矩形波）の立
ち上がり部の波形（リーディングエッジという）から一
定時間、高い基準電圧Ｖ１が出力されて、その後に低い
基準電圧Ｖ２に切り替えるために、図１で用いたＶpwmc
omp の正の信号と、定電流源ＩＤＣ１（２２）によるコ
ンデンサＣ１（２５）への充電によって生じた遅延のか
かった信号とをＮＡＮＤ２（２６）へ入力して合成す
る。インバータ回路ＩＮＶ２（２７）の出力点ｂの電圧
Ｖb は、図３に示すように、Ｖpwmcomp に対して立ち上
がりが遅延した信号で生成される。

【００１９】電源制御用ＩＣの出力信号を１サイクル毎
に制御するために、フリップフロップ回路ＲＳＦＦ２
（２８）のリセット信号として、図１で用いたリセット
信号Ｖreset1を用いる。リセット信号Ｖreset1は、図３
の発振器出力信号ＶOSC の発振波形の三角波の山側の頂
点で、パルスが出る信号であり、発振器出力信号ＶOSC
が山側の頂点にある時は、電源制御用ＩＣの出力信号が
必ずオフしているので、このオフ信号を利用して、フリ
ップフロップ回路ＲＳＦＦ２（２８）の１サイクルのリ
セット信号としている。

【００２０】Ｖａ、Ｖａバーは、図３に示すタイミング
をもつ波形で図１のアナログスイッチ回路ＡＳＷ１
（３）、ＡＳＷ２（４）のオン・オフを制御する。この
結果、基準電圧発生回路（３００）から出力されるａ点
の電圧Ｖthの波形は、図３に示すように、電源制御用Ｉ
Ｃの出力信号が立ち上がってから、所定の期間（例え
ば、２００ｎｓ程度）は、高い高い基準電圧Ｖ１にあ
り、その後、低い基準電圧Ｖ２に切り替わる動作を毎サ
イクル行う。従って、過電流保護レベルも、電源制御用
ＩＣの出力信号が立ち上がってから、所定の期間（例え
ば、２００ｎｓ程度）は高いレベルとなり、その後、低
いレベルに切り替わる。

【００２１】この所定の期間を決めるのが、Ｃ１（２
５）の容量と、ＩＤＣ１（２２）からＣ１（２５）に流
入する電流の大きさである。前記の基準電圧Ｖ１を、基
準電圧Ｖ２より大きくすることで、常時発生するリーデ
ィングエッジでのパルス過電流（ノイズ）では、過電流
保護回路が働かないため、ＭＯＳＦＥＴ５７は動作を続
ける。ＭＯＳＦＥＴ５７が動作を続けることで、スイッ
チング電源の動作を継続させることができる。

【００２２】しかし、リーディングエッジで過大なパル
ス電流（過電流）が流れた場合には、過電流保護回路を
働かせて、ＭＯＳＦＥＴ５７の動作を停止させる。ＭＯ
ＳＦＥＴ５７が停止することで、ＭＯＳＦＥＴ５７の損
傷を防止し、スイッチング電源を保護することができ
る。また、負荷短絡などで生じる通常の過電流は、立ち
上がりがパルス過電流と比べて小さいために、切り換え
た後の基準電圧Ｖ２で検出され、通常と同様にＭＯＳＦ
ＥＴ５７を遮断して、ＭＯＳＦＥＴ５７の損傷を防止す
る。

【００２３】前記のパルス過電流のピーク値は、通常の
過電流検出レベルに対して１倍から１０倍を超える場合
もあり、概ね、１倍から１．５倍程度が多い。また、
１．５倍以上でＭＯＳＦＥＴ５７が破壊する場合がある
ために、パルス過電流で頻繁にスイッチング電源を停止
させることなく、ＭＯＳＦＥＴ５７の破壊を防止するた
めには、基準電圧Ｖ１を基準電圧Ｖ２に対して１．５倍
以上とするとよい。また、スイッチング電源によるパル
ス過電流の発生頻度は１０倍以下が殆どであり、パルス
過電流破壊耐量が大きいＭＯＳＦＥＴ５７を用いる場合
でも、最大で１０倍に設定すると十分である。

【００２４】尚、ＭＰ１（２３）はｐチャネルＭＯＳＦ
ＥＴで、ＭＮ１（２４）はｎチャネルＭＯＳＦＥＴであ
り、これらのＭＯＳＦＥＴで相補回路を構成し、Ｃ１
（２５）の充放電を行わせる。図３は、図１と図２の各
部の信号波形を示す図である。Ｖpwmcomp はＰＷＭコン
パレータの出力信号、Ｖosc は発振器の出力信号、Ｖb
はＲＳＦＦ１（２８）の入力信号でＣ１（２５）で遅延
した信号、Ｖreset1はＲＳＦＦ１（６）とＲＳＦＦ２
（２８）のリセット信号、Ｖa はトリガ回路（５００）
の出力信号、ＶaバーはＶa の反転信号、Ｖ１は高い基
準電圧を発生する基準電源（１）の電圧波形、Ｖ２は低
い基準電圧を発生する基準電源（２）の電圧波形、Ｖth
は、基準電圧発生回路（３００）の出力電圧波形であ
り、ＭＯＳＦＥＴ５７電流は、ＭＯＳＦＥＴ５７に流れ
る電流を図４のシャント抵抗５８で発生する電圧波形
で、モード別に示した波形である。

【００２５】Ａモードでは、パルス過電流のピーク
（イ）が、通常の過電流検出レベルであるＶ２を超える
が、パルス過電流検出レベルのＶ１より小さいために、
過電流保護回路は動作せずに、ＭＯＳＦＥＴ５７は動作
を継続する。Ｂモードでは、過電流のピーク（ロ）が、
通常の過電流検出レベルを超えるために、過電流保護回
路が動作して、ＭＯＳＦＥＴ５７の動作を停止させる。

【００２６】Ｃモードでは、パルス過電流のピーク
（イ）が、パルス過電流検出レベルを超えるために、過
電流保護回路が動作して、ＭＯＳＦＥＴ５７の動作を停
止させる。尚、上記の例では、基準電圧Ｖ１、Ｖ２を発
生する２つの基準電源（１、２）を設け、基準電源
（１、２）をアナログスイッチＡＳＷ１、ＡＳＷ２を介
していずれか一方をＣＯＭＰに入力しているが、異なる
２つの基準電圧を得る構成は、上記の構成に限られるも
のでなく、また、基準電源（１、２）の切換えもアナロ
グスイッチに限るものではない。例えば図６に示すよう
に、元になる１つの基準電圧（Ｖ０）を抵抗の直列回路
（Ｒ１１からＲ１６）で分圧し、前記抵抗に接続した半
導体スイッチ（ＭＯＳＦＥＴ（１０、１１）など）を前
記トリガ回路（５００）の出力によってオン・オフさ
せ、前記直列回路の抵抗値を切り換えて分圧値を変化さ
せることにより２つの基準電圧Ｖ１、Ｖ２を得てもよ
い。

【００２７】

【発明の効果】この発明では、高低の２種類の基準電圧
を発生する基準電圧発生回路を過電流保護回路に付加す
ることで、リーディングエッジで常時発生する小さなパ
ルス過電流が流れた場合には、過電流保護回路の動作を
停止させて、スイッチング電源の動作を維持し、スイッ
チング電源が遮断されるという誤動作を防止することが
できる。

【００２８】また、大きなパルス過電流では、過電流保
護回路を動作させて、ＭＯＳＦＥＴ５７が損傷すること
を防止し、スイッチング電源が動作不能に陥ることを防
止することができる。

【図面の簡単な説明】

【図１】この発明の一実施例のスイッチング電源回路の
要部回路図

【図２】図１のアナログスイッチ回路のオン・オフを制
御する信号を生成するトリガ回路の要部回路図

【図３】図１と図２の各部の信号波形を示す図

【図４】スイッチング電源の要部回路図

【図５】電源制御用ＩＣの要部ブロック図

【図６】基準電圧切換えの別の回路図

【符号の説明】

１ 基準電源（高い基準電圧Ｖ１を発生させる） ２ 基準電源（低い基準電圧Ｖ２を発生させる） ３ アナログスイッチ（ＡＳＷ１） ４ アナログスイッチ（ＡＳＷ２） ５ ＩＳコンパレータ（ＣＯＭＰ） ６ フリップフロップ回路（ＲＳＦＦ１） ７ ＮＡＮＤ回路（ＮＡＮＤ１） ９ バッファ回路（ＢＵＦＦ１） １０、１１ ＭＯＳＦＥＴ ２１ インバータ回路（ＩＮＶ１） ２２ 定電流源（ＩＤＣ１） ２３ ｐチャネルＭＯＳＦＥＴ（ＭＰ１） ２４ ｎチャネルＭＯＳＦＥＹ（ＭＮ１） ２５ コンデンサ（Ｃ１） ２６ ＮＡＮＤ回路（ＮＡＮＤ２） ２７ インバータ回路（ＩＮＶ２） ２８ フリップフロップ回路（ＲＳＦＦ２） ２９ インバータ回路（ＩＮＶ３） ３００ 基準電圧発生回路 ４００ 過電流保護回路 ５００ トリガ回路 Ｖ０ 基準電圧 Ｒ１〜Ｒ６ 抵抗

Claims (4)

【特許請求の範囲】
1. 【請求項１】トランジスタをオン・オフ制御して所定の
   出力電圧を出力するスイッチング電源回路において、 前記トランジスタのオン時から、該トランジスタに流れ
   る矩形波電流の立ち上がりにパルス電流が重畳される所
   定期間は高い第１の基準電圧を発生し、該所定期間以降
   は、前記第１の基準電圧より低い第２の基準電圧を発生
   する基準電圧発生回路より出力される基準電流値と前記
   トランジスタを流れる電流値を比較する比較器を具備
   し、前記トランジスタを流れる電流値が前記基準電圧発
   生回路により出力される電流基準値を超えたときに前記
   トランジスタをオフすることを特徴とするスイッチング
   電源回路。
2. 【請求項２】前記基準電圧発生回路は、前記第１の電流
   基準値を発生する第１の基準電源と、前記第２の電流基
   準値を発生する第２の基準電源と前記第１、第２の基準
   電源のいずれかを選択して出力するスイッチ回路とを備
   え、 前記所定期間は前記第１基準電源を選択し、前記所定期
   間以降は前記第２の基準電源を選択することを特徴とす
   る請求項１に記載のスイッチング電源回路。
3. 【請求項３】前記スイッチ回路は、前記第１の基準電源
   に接続された第１のスイッチ回路と、前記第２の基準電
   源に接続された第２のスイッチ回路からなり、前記所定
   期間に同期した相補な信号によって前記第１、第２のス
   イッチ回路を相補にオン・オフさせ、前記第１、第２の
   基準電源を選択することを特徴とする請求項１または２
   に記載のスイッチング回路。
4. 【請求項４】前記第１の電流基準値が、前記第２の電流
   基準値に対して１．５倍以上で、１０倍以下であること
   を特徴とする請求項１ないし３のいずれかに記載のスイ
   ッチング電源回路。