KR0139967B1

KR0139967B1 - 글로벌 버스의 멀티 프레임 전송제어회로

Info

Publication number: KR0139967B1
Application number: KR1019920022865A
Authority: KR
Inventors: 최억우
Original assignee: 정장호; 엘지정보통신주식회사
Priority date: 1992-11-30
Filing date: 1992-11-30
Publication date: 1998-07-01
Also published as: KR940012966A

Abstract

본 발명은 글로벌 버스의 멀티프레임 전송제어회로에 관한 것으로, 데이터 전송 트래픽이 다른 복수의 프로세서가 제한된 내부프로세서간 통신구조를 갖는 글로벌 버스를 공유하고 있는 시스템에서 프로세서의 데이터 전송트래픽에 따라 버스점유시 전송하는 프레임을 카운트하여 최대 전송할 수 있는 프레임의 수를 차별화하여, 트래픽이 많은 프로세서에는 버스점유시간을 많이 할당하여 한번 버스점유시 최대한 전송할 수 있는 프레임의 수를 트래픽이 적은 프로세서보다 많게 설정하여 각 프로세서의 출력 큐(Queue)에서의 지연시간을 최소화하여 프로세서들간의 데이터 송수신이 원활하다.

Description

글로벌 버스의 멀티 프레임 전송제어회로

제 1 도는 본 발명에 의한 글로벌 버스 멀티 프레임 전송 제어회로의 구성도

제 2 도는 제 1 도에 따른 각 신호간의 타이밍도

*도면의 주요부분에 대한 부호의 설명

10 : 프레임 카운터20 : 버스 점유허가부

30 : 데이터 전송 요구부40 : 버스점유 결정부

50 : 프레임 갭 제어부60 : SIO

70 : SIO/DMA간 전송제어부80 : DMA

90 : 프레임 전송완료 검출부

본 발명은 제한된 내부 프로세서간 통신구조를 갖는 글로벌 버스의 데이터 전송에 관한 것으로, 데이터 전송트래픽(traffic)이 다른 프로세서가 버스를 공유하고 있는 시스템에 적당하도록 각 프로세서의 출력 큐(Queue)에서의 데이터 지연시간을 최소화하여 프로세서들간의 데이터 송수신을 원활히 수행하기 위한 글로벌 버스의 멀티프레임 전송제어회로에 관한 것이다.

종래에 실시된 글로벌 버스의 데이타 전송방법은 첫 번째, 다수의 프로세서가 글로벌 버스를 통하여 데이터를 송신하고자 할 때 특정프로세서가 버스를 점유하여 1프레임만 전송한후 타 프로세서에 전송기회를 넘겨주어 타프로세서가 데이터를 전송하도록 하는 제한된 데이터 전송방법이 있는데 이는 버스를 공유하고 있는 모든 프로세서의 데이터 전송 트래픽이 균등할 경우 적합하나 트래픽이 다른 프로세서들이 버스를 공유하고 있는시스템에서는 트래픽이 많은 프로세서의 경우 입력 트래픽이 증가함에 따라 프로세서의 출력 큐(queue)에서의 데이터 지연시간이 증가하는 현상이 발행하므로 프로세서들간의 데이터 전송지연이 발생함에 따라 데이터 전송에 불균형이 초래된다. 두 번째, 특정 프로세서가 버스를 점유한 다음 전송하고자 하는 데이터를 제한없이 전송한후 타 프로세서에게 전송기회를 넘겨주는 방법이 있다. 이러한 방법은 트래픽이 많은 프로세서의 경우 자신에게 할당된 버스점유시간을 무제한으로 사용하는 반면 다른 프로세서는 이로 인하여 지연시간이 증가하게 되므로 다른 프로세서들의 버스 점유시간에 제한이 있다. 따라서 트래픽의 차이가 많은 프로세서들이 버스를 공유하고 있는 시스템에서는 부적합하다.

본 발명은 기존에 문제시되었던 데이터 전송지연 등의 문제점을 해결하기 위하여 안출된 것으로, 데이터 전송 트래픽이 다른 복수의 프로세서가 제한된 내부의 프로세서간 통신구조를 갖는 글로벌 버스를 공유하고 있는 시스템에서 프로세서의 데이터 전송 트래픽에 따라 버스 점유시 전송하는 프레임을 카운트하여 최대 전송할 수 있는 프레임의 수를 차별화 하도록 하는 전송제어회로를 제공하는데 그 목적이 있다.

이러한 목적을 달성하기 위하여 본 발명은 글로벌버스의 멀티프레임 전송제어회로에 있어서, 프로세서가 버스로 전송할 데이터가 있음을 나타내는 신호를 발생하기 위한 데이터 전송 요구부, 프로세서에 버스 점유기회를 부여해주는 버스 점유허가부, 버스 점유시 전송되어지는 프레임의 개수를 카운트 하는 프레임 카운터, 프레임과 프레임사이의 갭을 제어하는 프레임 갭 제어부, DMA와 핸드 세이크를 통하여 버스로 시리얼 데이터를 전송하는 SIO, SIO의 요구에 의해 전송할 데이터를 메모리에서 읽어 SIO로 데이터를 전송하는 DMA, 1프레임의 전송완료를 검출하는 프레임 전송완료 검출부, SIO에서 DMA측으로 데이터 전송을 요구하는 신호(STXREQ*)와 데이터 전송허가 신호(TXRDF*)를 제어하여 DMA로 데이터 전송요구신호(DTXREQ*) 발생시키는 SIO/DMA간 전송제어부, 프로세서가 데이터를 버스로 전송하고자 할 때 버스점유를 결정하는 버스점유 결정부를 구비한다.

이하 첨부된 도면을 참조로 하여 본 발명의 실시예를 상세히 설명한다. 제 1 도는 본 발명에 의한 멀티프레임 전송제어회로의 구성도이다. 버스 점유시 전송되어지는 프레임의 개수를 카운트하는 프레임카운터(10), 버스 점유기회를 부여하는 버스점유허가부(20), 프로세서가 버스로 전송할 데이터가 있음을 나타내는 데이터 전송요구부(30), 프레임카운터(10)로 부터의 LMULTI*(LAST MULTIFRAME), 버스점유허가부(20)로 부터의 송신허가 신호(TXALLOW), 데이터 전송요구부(30)로 부터의 송신 스트로브(TX STB*)를 입력으로 하여 프로세서가 데이터를 버스로 전송하고자 할 때 버스점유를 결정하는 버스점유결정부(40), 프레임사이의 갭을 제거하기 위한 프레임 갭 제어부(50), 버스로 시리얼 데이터를 전송하는 SIO(SERIAL INPUT OUTPUT:60), SIO(60)의 요구에 의해 전송할 데이터를 메모리에서 읽어 SIO(60)로 데이터를 전송하는 DMA(80), 1프레임당 전송이 완료되었음을 검출하는 프레임 전송완료 검출부(90), SIO(60)로 부터의 데이터 전송요구신호(STREQ*)신호를 수신하고 버스점유결정부(40)로부터 데이터 전송허가신호(TX RDF*)를 제어하여 DMA(80)측으로 데이터 전송요구신호(DTX REQ*)를 발생하는 (SIO/DMA)간 전송제어부(70)를 구비한다. 또한 제 1 도의 프레임카운터(10)로의 입력(P129N)은 사용자가 카운터하고자하는 프레임의 개수를 의미한다. 프레임 갭 제어부(50)는 버스점유결정부(40)측으로 송신완료신호(TX COM*)와 버스 릴리즈신호(BUS-RES*)를 발생한다.

상술한 구성의 멀티 프레임 전송제어 회로의 동작을 살펴보면, 제 1 도에서 프로세서가 버스로 전송할 데이터가 있을 경우 프로세서는 데이터 전송요구부(30)를 통하여 송신 스트로브(TXSTB*)를 발생시켜 전송할 데이터가 있음을 버스점유결정부(40)에 알린다. 이때 SIO(60)와 DMA(80)를 초기화하여 SIO(60)가 전송제어부(70)측으로 DMA(80)에 데이터 전송을 요구하는 데이터 전송요구신호(STXREQ*)를 발생시키며, 버스점유허가부(20)는 버스점유기회가 주어졌을 때 송신허가신호(TX ALLOW*)를 발생시켜 임의의 설정된 프레임 카운트 값(PI~PN)을 로드하고 버스점유결정부(40)에 현재 버스로 전송할 데이터가 존재하면, 즉, 송신 스트로브(TX STB*)신호가 발생되어 있으면 버스점유신호(ASTRDF*)를 발생시키며, 버스점유후 SIO(60)에서 DMA(80)로의 데이터 전송요구신호(STXREQ*)를 DMA(80)에 연결시켜주기 위해 송신준비(TX RDF*) 신호를 발생시켜 DMA(80)가 SIO(60)로 데이터를 전송하도록 하며 SIO(60)는 DMA(80)로부터 받은 데이터를 버스로 전송하게 된다. DMA(80)가 1프레임의 전송을 끝마치면 프레임당 전송완료를 알리는 (DONE*)신호를 발생시키며, 이때 프레임 전송완료 검출부(90)는 (DONE*)신호와 전송요구 인식(TXACK*) 신호를 감지하여 1프레임의 데이터 전송이 완료되었음을 알리는 (TXDONE*)신호를 발생시킨다. (TX DONE*)신호발생시 프레임카운터(10)는 한 번 버스점유시 전송되는 프레임을 카운트하며, 프레임 갭 제어부(50)는 프레임과 프레임사이의 갭을 주기위하여 DMA(80)가 전송을 끝마친 시점 즉, TX DONE*이 인식된 시점부터 임의의 설정된 시간까지 (TX COMP*)신호를 발생시켜 버스점유결정부(40)는 전송제어부(70)로 발생하는 송신준비 플래그(TXRDF*)를 인액티브(inactive)시켜 DMA(80)측으로 데이터 전송요구신호(DTXREQ*)가 발생하지 않도록 제어한다.

임의로 설정된 프레임 갭 타임이 되었을 경우 프레임 갭 제어부는 버스 릴리즈(BUS RES*) 신호를 발생시키며, 버스점유결정부(40)는 버스 릴리즈(BUS RES*) 신호를 발생시키며, 버스점유결정부(40)는 버스 릴리즈(BUS RES*), 송신 스트로브(TX STB*), 최종 멀티프레임(LMULTI*) 신호에 따라 현재 점유하고있는 버스를 계속 유지할 것인지를 결정한다. 즉, 송신스트로브(TXSTB*)가 인액티브한 상태이거나, 현재 버스점유에서 임의로 설정된 프레임의 수가 전송되어 최정 멀티프레임(LMULTI*) 신호가 발생되면 ASTRDF*(Assert Ready Flag)신호를 인액티배이션(inactovation)시켜 현재 점유하고 있는 버스를 릴리즈(release)시킨다. 그러나, 전송할 데이터가 있어, 송신 스트로브신호(TX STB*)가 발생되어 있고 최종 멀티프레임(LMULTI*) 신호가 발생되어 있지 않으면 현재점유하고있는 버스를 계속 유지하면서 버스로의 데이터 전송이 시작된다.

제 2 도는 제 1 도의 글로벌버스 멀티프레임 전송제어회로에 따른 입ㆍ출력신호의 타이밍도이다. 제 2 도의 타이밍도에서, (A)는 프로세서가 전송할 데이터가 있음을 버스점유 결정부(40)로 알리는 송신 스트로브신호(TX STB*) 파형이다. (B)는 송신 스트로브신호(A)가 전송되면 SIO(60)로부터 데이터 전송을 요구하는 신호(STXREQ*)파형이다. (C)는 SIO(60)로부터 데이터 전송요구신호(B)가 발생하면 이를 수신하여 DMA(80)로 전송요구를 발생하는 신호(DTXREQ*)파형이다. (D)는 DMA(80)로의 데이터 전송요구를 인지하여 DMA(80)에서 프레임 전송완료 검출부(90) 및 SIO(60)로 전송을 인식시키는 전송인지(TX ACK*)신호의 파형이다. (E)는 DMA(80)가 프레임의 전송을 끝마치면 이를 프레임 전송완료 검출부(90)로 발생하는 (DONE*)신호의 파형이며, (F)는 DONE* 신호(E)가 발생되면 이를 인식하고 1프레임의 전송을 마쳤음을 알리는 (TX DONE*)신호의 파형이다. (G)는 버스점유 허가부(20)에서 버스점유기회가 주어졌음을 알리는 송신허가 신호(TX ALLOW*)의 파형이며, (H)는 프로세서에서 전송할 데이터가 존재하여 송신 스트로브(TX STB*) 신호가 발생되고 버스 점유가 허가됨에 따라 버스점유결정부(40)에서 발생하는 어서트 준비 플래그(Assert Ready Flag), (I)는 버스점유후 SIO(60)에서 DMA(80)로의 데이터 전송 요구신호(STXREQ*)를 DMA(80)로 연결시켜 주기위하여 전송제어부(70)로 발생되는 송신준비 플래그(TX Ready Flag)이며, (J)는 송신완료신호(TX DONE*:F)가 인식된 시점부터 임의의 설정시간까지 프레임 갭 제어부(50)에서 버스점유결정부(40)로 발생하는 TX COMP*신호의 파형이다. (K)는 임의로 설정한 프레임 갭 타임이 되었을 경우 프레임 갭 제어부(50)에서 버스점유결정부(40)로 발생하는 버스 릴리즈 신호(BUS RES*)의 파형이다. (L)은 최종 멀티프레임(LMULTI*)의 파형으로, 프레임카운터(10)에서 버스점유결정부(40)로 발생하여 현재 점유하고 있는 버스를 계속 유지할 것인지를 결정한다.

Claims

글로벌 버스의 멀티프레임 전송제어회로에 있어서, 프로세서가 버스로 전송할 데이터가 있음을 나타내는 신호를 발생하기 위한 데이터 전송요구부(30), 프로세서에 버스점유기회를 부여해주는 버스점유허가부(20), 각프로세서에 버스점유 기회가 주어지면 전송할 데이터가 있는 프로세서에 버스점유 권리를 결정하기 위한 버스점유 결정부(40), 버스점유시 전송되어지는 프레임의 개수를 카운트하는 프레임 카운터(10), 프레임과 프레임 사이의 갭을 제어하는 프레임 갭 제어부(50), 버스로 시리얼 데이터를 전송하는 SIO(60), SIO의 요구에 의해 전송할 데이터를 메모리에서 읽어 SIO로 데이터를 전송하는 DMA(80), SIO에서 DMA측으로 데이터 저송요구 신호를 제어하는 SIO/DMA간 전송제어부(70), 프레임의 전송이 완료되었음을 검출하는 프레임 전송완료 검출부(90)를 구비하는 것을 특징으로 하는 글로벌버스의 멀티 프레임 전송제어 회로.